JP2013530544A - はんだ堆積物を基板上に形成する方法 - Google Patents

はんだ堆積物を基板上に形成する方法 Download PDF

Info

Publication number
JP2013530544A
JP2013530544A JP2013517207A JP2013517207A JP2013530544A JP 2013530544 A JP2013530544 A JP 2013530544A JP 2013517207 A JP2013517207 A JP 2013517207A JP 2013517207 A JP2013517207 A JP 2013517207A JP 2013530544 A JP2013530544 A JP 2013530544A
Authority
JP
Japan
Prior art keywords
layer
solder
substrate
tin
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013517207A
Other languages
English (en)
Other versions
JP5808403B2 (ja
Inventor
ランプレヒト スヴェン
マテヤート カイ−イェンス
エーヴァート インゴ
ケニー スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2013530544A publication Critical patent/JP2013530544A/ja
Application granted granted Critical
Publication of JP5808403B2 publication Critical patent/JP5808403B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemically Coating (AREA)

Abstract

以下の工程：ｉ）少なくとも１つの内部コンタクト領域を含む基板を準備する工程、ｉｉ）少なくとも１つの内部コンタクト領域を含む基板領域全体を、基板表面に伝導性層を設けるのに適した溶液と接触させる工程、ｉｉｉ）パターン化レジスト層を形成する工程、ｉｖ）錫又は錫合金を含有するはんだ堆積物層を内部コンタクト領域上に電気めっきする工程、ｖ）パターン化レジスト層を除去する工程、ｖｉ）はんだレジスト開口部を有するはんだレジスト層を基板表面に形成する工程を有する、基板にはんだ堆積物を形成する方法を記載している。

Description

本発明は、電気めっきによるはんだ堆積物の形成、詳細にはフリップチップパッケージ、より詳細には、錫と錫合金の電気めっきはんだによって形成されたフリップチップ接合及び基板対基板はんだ接合に関する。
１９６０年初頭のＩＢＭによるフリップチップ技術の導入以来、フリップチップデバイスは、高価なセラミック基板上に実装されてきており、その場合、シリコンチップとセラミック基板との間の熱膨張不整合はあまり重要ではない。ワイヤボンディング技術に比べて、フリップチップ技術は、より高いパッケージ密度（より低いデバイスプロファイル）及びより高い電気的性能（できる限り短いリード線及びより低いインダクタンス）をより適切に提供することができる。これを基礎として、フリップチップ技術は、過去４０年間、セラミック基板上に高温はんだを用いて工業的に実施されてきた（ｃｏｎｔｒｏｌｌｅｄ−ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ、Ｃ４）。しかしながら、近年、最新の電子製品の小型化の風潮のために、高密度、高速及び低コストの半導体デバイスの需要が押し進められ、低コスト有機回路板（例えばプリント回路板又は基板）上に搭載され、シリコンチップと有機板構造との間の熱膨張不整合により誘導される熱応力を緩和するためのエポキシアンダーフィルを有するフリップチップデバイスが、明らかに爆発的な成長を積んできている。低温フリップチップ接合及び有機ベース回路板のこの顕著な出来事により、今日の産業界はフリップチップデバイスを作製するための安価な解決手段を得ることが可能になっている。
今日の低コストフリップチップ技術において、半導体集積回路（ＩＣ）チップの上面は、電気コンタクトパッドのアレイを有する。有機回路板は、コンタクトの相応するグリッドも有する。低温はんだバンプ又は他の伝導性接着材料が配置され、かつチップと回路板との間で適性に位置合わせされる。チップは、逆さまに反転され、かつ回路板上に搭載されており、該回路板において、該はんだバンプ又は伝導性接着材料が、電気的入出力（Ｉ／Ｏ）及び該チップと回路板との間の機械的相互接続を提供する。はんだバンプ接合のために、有機アンダーフィル封入剤が、熱的不整合を妨げ、かつ該はんだ接合に対する応力を低下させるために、前記チップと回路板との間のギャップ中にさらに施されていてもよい。
概して、はんだ接合によりフリップチップ実装を達成するために、金属バンプ、例えばはんだバンプ、金バンプ又は銅バンプが、チップのパッド電極表面上に一般に予備形成され、そこで該バンプは任意の形状、例えばスタッドバンプ、ボールバンプ、柱状バンプ等であってよい。相応するはんだバンプ（又は予備はんだバンプと呼ぶ）は、典型的には低温はんだを用いて、回路板のコンタクト領域上にも形成される。リフロー温度で、該チップは、はんだ接合によって該回路板にボンディングされる。アンダーフィル封入剤を施した後に、フリップチップ装置はこのようにして組み立てられる。そのような方法は、当該技術分野において十分知られており、かつはんだ接合を用いたフリップチップデバイスの典型的な例は、例えば米国特許第７，０９８．１２６号明細書（Ｈ．−Ｋ．Ｈｓｉｅｈ他）に記載されている。
現在、予備はんだバンプを回路板上に形成するための最も一般的な方法は、孔版印刷法である。孔版印刷法に関連する先立つ提案のいくつかは、米国特許第５，２０３，０７５号明細書（Ｃ．Ｇ．Ａｎｇｕｌａｓ他）、米国特許第５，４９２，２６６（Ｋ．Ｇ．Ｈｏｅｂｅｎｅｒ他）及び米国特許第５，８２８，１２８（Ｙ．Ｈｉｇａｓｈｉｇｕｃｈｉ他）に参照されることができる。フリップチップ実装のためのはんだバンピング技術には、バンプピッチとサイズ小型化の双方に関する設計考察が要求される。実地の経験によれば、孔版印刷は、バンプピッチが０．１５ｍｍ未満に減少されると実行不可能になる。対照的に、電気めっきにより堆積されたはんだバンプは、バンプピッチを０．１５ｍｍ未満にさらに縮める可能性を提供する。フリップチップボンディング用の回路板上の電気めっきバンプに関連する先立つ提案は、米国特許第５，３９１，５１４号明細書（Ｔ．Ｐ．Ｇａｌｌ他）及び米国特許第５，４８０，８３５（Ｋ．Ｇ．Ｈｏｅｂｅｎｅｒ他）に見出されることができる。該回路板上の電気めっきはんだバンピングは、孔版印刷よりも微細なバンプピッチを提供するけれども、初期実装のためのいくつかの挑戦が存在する。
はんだを有機基板上に形成する多段階プロセスは、米国特許第７，０９８，１２６号明細書（Ｈ．−Ｋ．Ｈｓｉｅｈ他）に記載されている。該方法においては、最初に、少なくとも１つのコンタクト領域を含む回路部品を有する表面を含む有機回路板が準備される。はんだマスク層が、該板表面上に配置され、かつパターン形成されてパッドを露出する。その後、金属シード層が、物理蒸着、化学蒸着、触媒銅の使用下での無電解めっき又は触媒銅の使用下での電気めっきにより該板表面にわたって堆積される。該パッドに置かれた少なくとも開口部を有するレジスト層が、該金属シード層全体に形成される。次いで、はんだ材料が、該開口部に電気めっきにより形成される。最後に、該レジストと該レジストの真下の金属シード層とが除去される。この方法を適用するために、様々のパターン形成工程が必要とされるが、このことはプロセス効率の全般的な観点から望ましくない。さらに、該方法は、隣接するコンタクト領域間の距離（ピッチ）が電子デバイスの小型化の結果として非常に小さい場合には限界がある。
金属パンプを形成するための方法は、米国２００７／０２１８６７６Ａ１号明細書に開示されている。そこに開示された方法は、伝導性層の堆積に先立つ第一のフォトレジストの塗布及び平坦化を含み、かつ過剰のはんだ材料及び伝導性層の部分を除去するためにパターン化フォトレジストを必要とする。
ボイドのないボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）はんだ接合を、例えばプリント回路板とＩＣ基板との間に形成する慣例の方法を、図１に示している。内部コンタクトパッド１０２を露出するブラインドマイクロビア（ＢＭＶ）１０４を有する基板１０３ａ、１０３ｂが、はんだレジスト層１１２で被覆されている。はんだレジスト層１１２は、はんだレジスト開口部（ＳＲＣ）１１３を形成するよう構成されている。次に、ＢＭＶ１０４は、金属層１１５、例えば銅層で共形的に被覆されている。はんだボール１１７が、ＳＲＯに取り付けられており（図１ｂ）、外層コンタクトパッド１２０を有する第二の基板１１６が、取り付けられたはんだボール１１７を有する基板上に搭載され、かつリフロープロセスに供される。リフローの間、はんだボール１１７は、はんだ接合１１８になる。ボイド１１９は、はんだ接合１１８及びＢＭＶ１０４の内部で形成され、これらは、はんだ接合１１８の機械的安定性及び伝導性を低下させ、それゆえ所望されていない。
はんだボール１１７の代わりに、公知のプロセスには、スクリーン印刷はんだペーストも用いられる。しかしながら、ボイド１１９の形成がこの場合も起こる。
特に、ボイド１１９の形成は、２００μｍ未満の直径を有するＢＭＶの未解決の問題である。
発明の概要
それに応じて、本発明の目的は、リフロー操作の間又はリフロー操作後のボイドの形成を回避し、かつ同時に数が減らされた処理工程を含む、回路板といった基板上にはんだ堆積物を形成するための方法を提供することである。さらに、本発明の目的は、非常に微細な構造上にはんだ堆積物を形成するのに適している高い均一性のはんだ材料を生じさせるめっき法を提供することである。
さらに、本発明の目的は、はんだ接合を形成するために、その後に生じる該はんだ接合の機械的安定性及び導電性を低下させる、リフロープロセスの間のはんだ材料中のボイドの形成を回避することである。
それゆえ、本発明の対象は、錫及び錫合金の電気めっき法をはんだ堆積物の均一な層を基板上に生成するために採り入れることである。そのような浴は、不所望のボイド又はディンプルを残さずに、高アスペクト比を有するリセス構造、例えばＢＭＶを充填するのに適しているべきである。
本発明の他の対象は、数が減らされためっき工程を有するはんだ堆積のための方法を提供することであり、かつ該方法は、はんだレジスト開口部が種々の寸法を有する場合ですら一般に適用可能である。同時に、外部銅層のパターニングが実行可能である。
まとめると、フリップチップ接合及び基板対基板はんだ接合を形成するための、電気めっきはんだ堆積物を基板上に製作する方法を開示している。本発明によれば、少なくとも１つのコンタクト領域を含む電気回路構成を有する表面を含む回路板といった非伝導性基板が準備される。そのようなコンタクト領域は、任意の伝導性表面領域、例えばコンタクトパッド、基板の外側に向いている回路構成の一番上の領域、又はＢＭＶによって基板表面に露出している内部コンタクトパッドであってよい。
伝導性シード層が、表面領域全体に形成される。任意に、該シード層の堆積に先立ち、拡散バリヤーがコンタクトバッド上に堆積されることができる。次に、レジスト層が、基板表面上に堆積され、かつパターン化されてコンタクトパッド及びＢＭＶのための開口部が形成される。
錫又は錫合金から成るはんだ堆積物が、電気めっきによって、パターン化レジスト層によって保護されていない領域中に堆積される。
その後、パターン化レジスト層は除去され、かつ伝導性シード層は、はんだ堆積物層によって覆われていないこれらの表面領域から除去される。次に、はんだレジスト層が、はんだ材料の層及び形成された該はんだ材料を露出するＳＲＯを有する基板表面上に堆積される。
２つの基板間でボールグリッドアレイ（ＢＧＡ）はんだ接合を得るための従来技術の方法を示す図 ２つの基板間でボイドのないＢＧＡはんだ接合を得るための本発明による方法を示す図 増大したはんだ堆積量を有する、ボイドのないＢＧＡはんだ接合を得るための本発明による方法を示す図 増大した導電性を有する、ボイドのないＢＧＡはんだ接合を得るための本発明による方法を示す図 増大した導電性を有する、ボイドのないＢＧＡはんだ接合を得るための本発明による方法を示す図 ２つの工程において堆積されたはんだ堆積物を有する、ボイドのないＢＧＡはんだ接合を得るための本発明による方法を示す図
発明の詳細な説明
本発明は、錫層又は錫合金層を電気めっきすることによってはんだ堆積物を基板上に形成する方法を提供する。本プロセスは、はんだバンプを回路板上に製作するのに特に適している。本方法は、以下により詳細に記載している。ここに示される図は、本プロセスの単なる例示に過ぎない。これらの図は、一定の比例に拡大されて描かれておらず、すなわち、それらはチップパッケージ構造又はプリント回路板における様々な層の実際の寸法又は特徴を反映していない。同じ番号は、明細書を通じて同じ要素に当てはめられる。
ここで、図２を参照して、本発明の好ましい実施態様によれば、コンタクト領域の具体例として内部コンタクトパッド１０２及びその表面上に銅層１０１を有する非伝導性基板１０３ａ／１０３ｂが準備される（図２ａ）。非伝導性基板１０３ａ／１０３ｂは、有機材料又は繊維強化有機材料又は粒子強化有機材料等、例えば、エポキシ樹脂、ポリイミド、ビスマレイミドトリアジン、シアネートエステル、ポリベンゾシクロブテン、又はそのガラス繊維複合体等から製造されていてよい回路板であることができる。ブラインドマイクロビア（ＢＭＶ）１０４が、内部コンタクトパッド１０２を露出するために機械的穴あけ又はレーザー穴あけによって形成される（図２ｂ）。前記内部コンタクトパッド１０２は、一般には金属、例えば銅より形成される。
任意に、バリヤー層（図２には示されていない）は、内部コンタクトパッド１０２に形成され、かつ例えば、ニッケルの接着剤層又は金の保護層であることができる。前記バリヤー層は、パラジウム、銀、錫、ニッケル／金スタック、ニッケル／パラジウムスタック、クロミウム／チタンスタック、パラジウム／金スタック、又はニッケル／パラジウム／金スタック等から製造されていてもよく、それらは電気めっき、無電解めっき又は化学蒸着（ＣＶＤ）、又は物理蒸着（ＰＡＤ）等によって製造されることができる。
次に、伝導性シード層１０５が、銅の外層１０１、内部コンタクトパッド１０２及びＢＭＶ１０４の壁を含む基板表面上に堆積される（図２ｃ）。一般に、該シード層は、例えば、非伝導性表面の慣例の製造業における無電解めっきによって形成され、かつ、これは当該技術分野において十分知られている。
伝導性シード層１０５は導電性であり、接着性を付与し、その上面の露出部分は電気めっきされることができ、かつ、その後に生じるはんだ堆積物金属がコンタクト領域のベース金属に移動することを防ぐ。選択的に、該金属シード層は２種の金属層から成っていてよい。第二の金属の好ましい例は銅であり、なぜなら、引き続き行われる電気めっきの適した表面を提供するからである。
非伝導性基板は、伝導性シード層の塗布による電気めっき前に活性化されることができる。種々の方法、例えばＰｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ Ｈａｎｄｂｏｏｋ，Ｃ．Ｆ．Ｃｏｏｍｂｓ．Ｊｒ．（Ｅｄ．），６ｔｈ Ｅｄｉｔｉｏｎ，ＭｃＧｒａｗ Ｈｉｌｌの第２８．５頁〜第２８．９頁及び第３０．１頁〜第３０．１１頁に記載されている方法が、前記活性化のために用いられることができる。これらのプロセスは、炭素粒子、Ｐｄコロイド又は伝導性ポリマーを有する伝導性層の形成を含んでいる。
これらのプロセスのいくつかが特許文献に記載されており、その例を下に挙げる：
欧州特許第０６１６０５３号明細書には、金属コーティングを非伝導性基板に（無電解コーティングを用いずに）塗布する方法が記載されており、該方法は、
ａ．前記基板を貴金属／ＩＶＡ族金属ゾルを含んでなる活性剤と接触させて、処理された基板を得て；
ｂ．前記処理された基板を、
（ｉ）Ｃｕ（ＩＩ）、Ａｇ、Ａｕ又はＮｉ可溶性金属塩又はその混合物、
（ｉｉ）第ＩＡ族金属水酸化物、
（ｉｉｉ）前記金属塩の金属のイオンのための、０．７３〜２１．９５の累積生成定数ｌｏｇ Ｋを有する有機材料を含んでなる錯化剤
の溶液を含んでなるｐＨ１１超〜ｐＨ１３を有する自己促進及び自己補充する浸漬金属組成物と接触させる
ことを含む。
このプロセスは、その後の電着に使用されることができる薄い伝導性層を結果生じる。このプロセスは、"Ｃｏｎｎｅｃｔ"プロセスとして当該技術分野において知られている。
米国特許第５，５０３，８７７号明細書には、非金属性基板上で金属シードを作り出すための錯化合物の使用を含む非伝導性基板のメタライゼーションが記載されている。これらの金属シードは、その後の電気めっきのための十分な伝導性を提供する。このプロセスは、いわゆる"Ｎｅｏｇａｎｔｈ"プロセスとして当該技術分野において知られている。
米国特許第５，６９３，２０９号明細書は、伝導性ピロールポリマーの使用を含む非伝導性基板のメタライゼーションのためのプロセスに関する。該プロセスは、"Ｃｏｍｐａｃｔ ＣＰ"プロセスとして当該技術分野において知られている。
欧州特許第１３９０５６８Ｂ１号明細書も、非伝導性基板の直接電解メタライゼーションに関する。該明細書は、その後の電着ための伝導性層を得るための伝導性ポリマーの使用を含んでいる。該伝導性ポリマーは、チオフェン単位を有する。該プロセスは、"Ｓｅｌｅｏ ＣＰ"プロセスとして当該技術分野において知られている。
最後に、該非伝導性基板は、パラジウムイオンを含有するコロイド溶液又はイオノゲン溶液、例えば、Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ Ｈａｎｄｂｏｏｋ，Ｃ．Ｆ．Ｃｏｏｍｂｓ．Ｊｒ．（Ｅｄ．），６ｔｈ Ｅｄｉｔｉｏｎ，ＭｃＧｒａｗ Ｈｉｌｌの第２８．９頁及び第３０．２頁〜第３０．３頁に記載されている方法で活性化されることもできる。
本発明によれば、前記伝導性シード層１０５は、単独の金属層、単独の金属合金層から成っていてよいか、又は少なくとも２つの区別される単独層のマルチレイヤーから成っていてよい。伝導性シード層として適した金属及び金属合金は、銅、錫、コバルト、ニッケル、銀、錫−鉛合金、銅−ニッケル合金、銅−クロミウム合金、銅−ルテニウム合金、銅−ロジウム合金、銅−銀合金、銅−イリジウム合金、銅−パラジウム合金、銅−白金合金、銅−金合金及び銅−希土類合金、銅−ニッケル−銀合金、銅−ニッケル−希土類合金から成る群から選択されている。銅及び銅合金が、伝導性シード層１０５として好ましい。
本発明の好ましい実施態様によれば、前記伝導性シード層１０５は、無電解めっき方法によって形成されることもでき、その際、該触媒金属は、貴金属を使用しないが、しかし銅を触媒金属として使用する。そのような触媒銅を非伝導性表面上に形成するための典型的な例は、米国特許第３，９９３，４９１号明細書及び同第３，９９３，８４８号明細書に見出されることができる。
前記伝導性シード層１０５の厚さは、好ましくは０．１ｍｍ未満、より好ましくは０．０００１ｍｍ〜０．００５ｍｍである。はんだ材料中の前記シード層１０５の溶解度に依存して、前記シード層１０５は、該はんだ堆積物中に完全に溶解することができるか、又はリフロープロセス後になお少なくとも部分的に存在することができる。
本発明の好ましい実施態様において、前記シード層１０５は銅から成る。リフロー操作の間、前記シード層１０５は、はんだ堆積物層１０８に完全に溶解され、かつ均質な錫−銅合金を形成する。該シード層１０５の目標厚さは、堆積されるはんだ材料１０８の量に依存して、リフロー後に錫−銅合金を得るために調整されることができ、該合金は鉛不含の典型的なはんだ材料の合金、銅３質量％を有する錫−銅合金に類似している。
本発明の他の実施態様において、銅−ニッケル合金が、伝導性シード層１０５として無電解めっきによって堆積される。リフロー操作の間、伝導性シード層１０５は、はんだ堆積物層１０８中に溶解され、かつ均質な錫−銅−ニッケル合金を形成する。また、前記シード層１０５の厚さを調節し、かつ前記シード層１０５中のニッケル含量を、後に堆積されるはんだ堆積物層１０８の予想される量に対して調整することで、典型的なＳｎ−Ｃｕ−Ｎｉはんだ材料の組成に類似する、目的の錫−銅−ニッケル合金組成がリフロー後に生じる。
より薄いシード層１０５が好ましく、なぜなら、より薄いシード層は、より迅速にエッチング溶液中で除去されることができ、エッチング溶液中に浸漬される前記非伝導性基板１０３ａ／１０３ｂのために必要とされる時間がより短縮されるからである。
ここで、図２ｄを参照して、レジスト層１０６が基板上に堆積され、かつ当該技術分野において公知の技法によってパターン化される。パターン化後に、ＢＭＶが露出される。
次に、はんだ堆積物層１０８が、ＢＭＶ１０４中に電気めっきによって形成される（図２ｅ）。
本発明の１つの実施態様において、この処理工程はまた、伝導性層１０５で被覆された外部銅層１０１に開口部１０７の形成によりレジストパターンを形成することを可能にする（図２ｄ）。この実施態様は、ＢＭＶ１０４中にはんだ堆積物層を製造しながら外部回路１１０を作ることを可能にする（図２ｈ）。この場合、はんだ材料は、外部回路１１０の形成に必要なパターン化金属レジスト層１０９としても用いられる。
本発明の好ましい実施態様に従って、前記はんだ材料１０８は、錫又は、錫と、鉛、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、アルミニウム、マグネシウム、インジウム、テルリウム、及びガリウムから成る群から選択された元素との混合物より成る錫合金である。
錫めっき浴及び錫合金めっき浴が当該技術分野において公知である。通常用いられる錫めっき浴組成又は錫合金めっき浴組成及びめっきのためのプロセスパラメーターを以下に記載する。
該浴の他の成分の中には、Ｓｎ2+イオン源、酸化防止剤及び界面活性剤が添加されていてよい。
Ｓｎ2+イオン源は、可溶性の錫含有アノードであってよいか、又は、不溶性アノードが用いられる場合には、可溶性Ｓｎ2+イオン源であってよい。メタンスルホン酸錫、Ｓｎ（ＭＳＡ）2は、その高い溶解度ゆえに、好ましいＳｎ2+イオン源である。典型的に、Ｓｎ2+イオン源の濃度は、該浴中にＳｎ2+イオン約１０ｇ／ｌ〜約１００ｇ／ｌ、好ましくは約１５ｇ／Ｌ〜約９５ｇ／Ｌ、より好ましくは約４０ｇ／ｌ〜約６０ｇ／ｌを供給するのに十分である。例えば、Ｓｎ（ＭＳＡ）2が、Ｓｎ2+イオン約３０ｇ／ｌ〜約６０ｇ／ｌを該めっき浴に供給するために添加されてよい。
好ましい合金は、錫銀合金である。そのような場合において、該めっき浴は付加的に可溶性銀塩を含有し、通常使用されるのは、硝酸塩、酢酸塩、及び好ましくはメタンスルホン酸塩である。典型的に、Ａｇ+イオン源の濃度は、該浴中にＡｇ+イオン約０．１ｇ／ｌ〜約１．５ｇ／ｌ、好ましくは約０．３ｇ／ｌ〜約０．７ｇ／ｌ、より好ましくは約０．４ｇ／ｌ〜約０．６ｇ／ｌを供給するのに十分である。例えば、Ａｇ（ＭＳＡ）が、Ａｇ+イオン約０．２ｇ／ｌ〜約１．０ｇ／ｌを該めっき浴に供給するために添加されてよい。
酸化防止剤が、本発明の浴に、該浴を溶液中のＳｎ2+イオンの酸化に対して安定化させるために添加されてよい。好ましい酸化防止剤、例えばヒドロキノン、カテコール、ヒドロキシル置換ピリジン及びアミノ置換ピリジン及びヒドロキシル安息香酸、ジヒドロキシル安息香酸又はトリヒドロキシル安息香酸のいずれかが、約０．１ｇ／ｌ〜約１０ｇ／ｌ、好ましくは約０．５ｇ／ｌ〜約３ｇ／ｌの濃度で添加されてよい。例えば、ヒドロキノンが、該浴に約２ｇ／ｌの濃度で添加されてよい。
界面活性剤が、該基板の濡れを促進するために添加されてよい。該界面活性剤は、三次元成長を抑制することができる温和な堆積防止剤として、それによってフィルムのモルホロジー及びトポグラフィーを改善するまでに役立つものと思われる。それは粒度の精製にも役立てられ、これはより均一なバンプを生じさせる。例示的なアニオン界面活性剤には、アルキルホスホン酸塩、アルキルエーテルリン酸塩、アルキル硫酸塩、アルキルエーテル硫酸塩、アルキルスルホン酸塩、アルキルエーテルスルホン酸塩、カルボン酸エーテル、カルボン酸エステル、アルキルアリールスルホン酸塩、アリールアルキルエーテルスルホン酸塩、アリールスルホン酸塩及びスルホコハク酸塩が含まれる。
本発明の電解めっき浴は、好ましくは、アノード不動態化を抑制し、より良好なカソード効率を達成し、かつ、より延性の堆積物を達成するために、酸性ｐＨを有する。それに応じて、該浴のｐＨは、好ましくは約０〜約３である。好ましい実施態様において、該浴のｐＨは０である。それに応じて、好ましい酸性ｐＨは、硝酸、酢酸、メタンスルホン酸を用いて達成されることができる。好ましい１つの実施態様において、該酸は、メタンスルホン酸である。該酸の濃度は、好ましくは約５０ｇ／ｌ〜約２００ｇ／ｌ、より好ましくは約７０ｇ／ｌ〜約１２０ｇ／ｌである。例えば、メタンスルホン酸約５０ｇ／ｌ〜約１６０ｇ／ｌが、該電気めっき浴に、ｐＨ０の浴を達成し、かつ該伝導性電解質として作用するために添加されることができる。
典型的な浴組成は、例えばＪｏｒｄａｎ：Ｔｈｅ Ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｔｉｎ ａｎｄ ｉｔｓ Ａｌｌｏｙｓ，１９９５，ｐ．７１〜８４に開示されている。
はんだ溜りめっき用の錫及び錫合金のめっきは、直流（ＤＣ）又はパルスめっきにより実施されることができる。パルスめっき技術は、図２〜６に示されるように本発明の構造を充填するのに特に適している。パルスめっきの利点は、より微細な粒度、ひいてはより良好なはんだ付け特性を有する錫堆積物でのより良好な表面分布均一性及び改善された結晶構造である。また、より高い適用可能な電流密度、ひいてはより高い処理量がパルスめっきにより、ＤＣめっきに比べて得られることができる。
一般的に、１〜２０Ａ／ｄｍ2の有効電流密度での電流パルスが印加されることができる。選択的に、１〜３Ａ／ｄｍ2の電流密度でのＤＣによる該浴の操作が実施されることができる。
例えば、錫パルスめっきを３Ａ／ｄｍ2の電流密度で適用すると、３０分以内に４０μｍの錫堆積物の平均厚さが生じる。該表面上の厚さ変化は±１５％に過ぎない。１Ａ／ｄｍ2のみの最大電流密度でのＤＣめっきを適用すると、得ることができる。４０μｍの錫堆積物の厚さを得るためのめっき時間は８６分である。該表面上の変化は±３３％であり、それゆえパルスめっきの場合よりもはるかに高い。
好ましいパルスパラメーターは次のとおりである：
少なくとも１つの順電流パルスの期間対少なくとも１つの逆電流パルスの期間の比は、少なくとも１：０〜１：７、好ましくは少なくとも１：０．５〜１：４、より好ましくは少なくとも１：１〜１：２．５に調節される。
少なくとも１つの順電流パルスの期間は、好ましくは少なくとも５ｍｓ〜１０００ｍｓに調節されることができる。
少なくとも１つの逆電流パルスの期間は、好ましくは０．２〜５ｍｓ、最も好ましくは０．５〜１．５ｍｓに調節される。
加工物における少なくとも１つの順電流パルスのピーク電流密度は、好ましくは、１〜３０Ａ／ｄｍ2の値に調節される。特に好ましいのは、水平プロセスにおける約２〜８Ａ／ｄｍ2の加工物における少なくとも１つの順電流パルスのピーク電流密度である。垂直プロセスにおいては、該加工物における少なくとも１つの順電流パルスの最も好ましいピーク電流密度は、１〜５Ａ／ｄｍ2である。
加工物における少なくとも１つの逆電流パルスのピーク電流密度は、好ましくは、０〜６０Ａ／ｄｍ2の値に調節される。特に好ましいのは、水平プロセスにおける約０〜２０Ａ／ｄｍ2の該加工物における少なくとも１つの逆電流パルスのピーク電流密度である。垂直プロセスにおいては、該加工物における少なくとも１つの順電流パルスの最も好ましいピーク電流密度は、０〜１２Ａ／ｄｍ2である。
ここで、再び図２を参照して：次の工程において、レジスト層１０６が、はんだ堆積物層１０８、外部銅層１０１、伝導性シード層１０５及び任意にパターン化金属レジスト層１０９を残して、当該技術分野において公知の技法によって除去される（図２ｅ）。
図２ｇを参照して、はんだ堆積物層１０８によって保護されていない伝導性シード層１０５及び外部銅層１０１及び任意にパターン化金属レジスト層１０９も除去される。
該除去は、好ましくは、はんだ堆積物層１０８によって覆われていない伝導性シード層１０５及び外部銅層１０１及び任意にパターン化金属レジスト層１０９を完全に化学エッチングすることによって実行される。はんだ堆積物層１０８は、はんだ堆積物層１０８によって覆われていない伝導性シード層１０５及び外部銅層１０１を除去する場合にエッチレジストの機能を有する。したがって、付加的なエッチレジスト又はマスク、例えばフォトレジストは必要とされない。ストリッピングとしても公知である、銅及び銅合金のエッチングは、電解的又は化学的に実施されることができる。
一般的に、伝導性シード層１０５及び外部銅層１０１は、同じエッチング溶液を用いた単独エッチング工程において除去されることができ、その一方で、はんだ堆積物層１０８は、エッチレジストとして役立てられる。適したエッチング溶液が、ルーチン実験を適用することで選択されることができる。
典型的な銅及び銅合金のためのエッチング又はストリッピング組成物は、例えば、Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ Ｈａｎｄｂｏｏｋ，Ｃ．Ｆ．Ｃｏｏｍｂｓ．Ｊｒ．（Ｅｄ．），６ｔｈ Ｅｄｉｔｉｏｎ，ＭｃＧｒａｗ Ｈｉｌｌの第３４．６頁〜第３４．１８頁に記載されている。
典型的な銅及び銅合金のためのエッチング組成物は、過硫酸塩と硫酸の混合物、カロー酸、過酸化物と鉱酸の混合物、ＣｕＣｌ2、過酸化物及び鉱酸の混合物、ＣｕＣｌ2とアンモニアの混合物である。
次に、任意にパターン化された金属レジスト層１０９が、エッチング又はストリッピングによって除去される（図２ｇ及び２ｈ）。
典型的な錫及び錫合金のためのエッチング又はストリッピング組成物は、例えば、Ｊｏｒｄａｎ：Ｔｈｅ Ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｔｉｎ ａｎｄ ｉｔｓ Ａｌｌｏｙｓ，１９９５，ｐ．３７３〜３７７に開示されている。
電解ストリッピング法の間に、錫又はその合金は、１０質量％ＮａＯＨ溶液中で７０〜９０℃でアノード溶解される。
化学的なストリッピングは、一般的に、ＮａＯＨ（約１０質量％）といった強塩基を含有する溶液中で７０〜９０℃の高められた温度で実施される。有機添加剤、特にｐ−ニトロフェノールといったニトロ芳香族化合物が、該溶液に添加されてよい。
選択的に、化学的なストリッピングは、次の溶液中で実施されることができる：
− 過酸化水素、しばしばフッ化物が添加される、
− 硝酸及び硝酸塩をベースとする系、硝酸塩５〜４０質量％、
− ＨＣｌ／塩化銅をベースとする系、塩化銅２．５ｍｇ／ｌの初期濃度を有するＨＣｌ ５〜２０質量％を含有する。
任意に、パターン化金属レジスト層１０９は除去され、かつ同時にはんだ堆積物層１０８の一部も除去される（図２ｈ）。この場合、はんだ堆積物層１０８は、外部銅層１０１の非エッチ部によって形成された銅のアニュラーリング１１１によって機械的に安定化される。
図２ｉを参照して、はんだレジスト層１１２が基板表面上に堆積され、次いでパターン化され、開口部１１３が形成されはんだ堆積物層１０８が露出され、該層１１２は、パターン化外部銅層１１０を保護し、かつ絶縁を付与する。機械的穴あけ及びレーザー穴あけの双方とも、このために適用されることができる。レーザー穴あけは、≦１５０μｍの直径を有する開口部１１３を形成するための好ましい方法である。ＵＶタイプ又はＣＯ2タイプのいずれかのレーザー穴あけ法が適用可能である。
図２ｉに従った構造中の開口部１１３は、ＳＲＯ（はんだレジスト開口部）で表され、これは、約５〜１，０００μｍ、好ましくは１０〜５００μｍ、さらにより好ましくは２０〜２５０μｍの寸法を有する。該ＳＲＯの高さは、５〜２５０μｍ、好ましくは１０〜５０μｍの間で変化する。隣接するコンタクト領域の中心点間の距離はピッチで表され、かつＩＣ基板の場合は９０〜３００μｍの範囲にあり、プリント回路の場合は１５０〜１，０００μｍの範囲にある。
はんだレジスト層１１２は、公知の技法によって堆積される。本発明に適用可能な例は、スクリーン印刷法及び／又は写真印刷法である。多様なタイプのはんだマスクが、本発明により使用されることができる：ＵＶ−硬化はんだマスク、熱硬化可能な２成分はんだマスク及び写真現像型はんだマスク。
次に、はんだボール１１７又ははんだペーストがＳＲＯ１１３及び堆積物層１０８に取り付けられ（図２ｊ）、かつ外層コンタクトパッド１２０を有する第二の基板にリフロー操作によってはんだ付けされる（図２ｋ）。結果生じるはんだ接合１１８はボイドを含まない。
このプロセスシーケンスは、図２に従った基板について詳細に記載しているけれども、そのようなものに限定されず、また全ての種類の基板に適用されることができる。それに応じて処理されることができる本発明のいくつかの付加的な好ましい実施態様が、図３〜６に示されている。本発明のさらに別の実施態様においては、高いはんだ堆積物層１０８及び外部回路構成が形成される（図３）：錫エッチレジスト層１１４が、基板表面上に堆積され、かつ、はんだ堆積物層１０８のみがレジスト層によって保護されるようにパターン化される（図３ｇ２）。次いで、パターン化金属レジスト層１０９は、レジスト層１１４で保護されたはんだ堆積物層１０８を維持しながら除去される（図３ｇ３）。次にレジスト層１１４が除去される。
本発明のさらに別の実施態様においては、レジスト層１１４が、図３ｇ２に示されるようにはんだ堆積物層１０８の上に堆積される代わりに、パターン化金属レジスト層１０９の上に堆積される。次いで、付加的なはんだ材料が電気めっきによってはんだ堆積物層１０８に堆積され、その後にレジスト層１１４の除去及びパターン化レジスト層１０９の除去が行われる。
ここで図４を参照して、金属１１５の相似被覆が伝導性シード層１０５の上に設けられる（図４ｃ２）。好ましい金属１１５は、電気めっきによって堆積される銅又は銅合金である。次に、レジスト層１０６が基板表面に取り付けられ、当該技術分野において公知の技法によってパターン化されて、共形的に被覆されたＢＭＶ１０４及び任意に金属レジストの開口部１０７が露出される（図４ｄ）。次いで、はんだ堆積物層１０８が、共形的に被覆されたＢＭＶ１０４中にめっきされ、かつ任意にパターン化金属レジスト層１０９として任意の開口部１０７中にめっきされる（図４ｅ）。
本発明のさらに別の実施態様においては（図５）、レジスト層１０６が基板表面に取り付けられ、かつパターン化されて、ＢＭＶ１０４及び任意に金属レジスト層の開口部１０７が露出される（図５ｄ）。次に、ＢＭＶ１０４は、最も好ましくは銅又は銅合金の電気めっき層である付加的な金属層１１５で共形的に被覆される（図５ｄ２）。任意に、付加的な金属層１１５が、金属レジスト層１０７の任意の開口部中に堆積される。はんだ堆積物層１０８は、次いで電気めっきによって、共形的に被覆されたＢＭＶ１０４中に堆積される（図５ｅ）。
本発明のさらに別の実施態様においては（図６）、介在的なはんだ堆積物最上層１２１が、はんだ堆積物層１０８上に堆積され、かつ任意に介在的なパターン化金属レジスト最上層１２２がパターン化金属レジスト層１０９上に堆積される（図６ｅ２）。介在的なはんだ堆積物最上層１２１及び介在的な金属レジスト最上層は、好ましくは、銀、銅、ニッケル及び前記金属と錫との合金から成る群から選択された金属から成る。介在的なはんだ堆積物最上層１２１は、リフロー操作の間のはんだ堆積物層１０８による合金形成の溜めとして機能する。例えば、銀から成る介在的なはんだ堆積物層１２１と錫から成るはんだ堆積物層１０８とは、リフロー操作の間に均一な錫−銀合金を形成する。はんだ堆積物層１０８の量及び組成に対する介在的なはんだ堆積物最上層１２１の厚さと組成が、所望の組成及び特性を有するはんだ材料を得るために利用されることができる。
次の例はさらに、本発明を説明する。
プロセスシーケンスは、図２に従う。
図２ａに従った外部銅層１０１及び内部層コンタクトパッド１０２を有するＰＣＢ基板を用いる。
次の工程において、開口部１０４を紫外線で穴あけする（図２ｂ）。
開口部４内部のスミアを、スミア除去プロセス、例えば、ａ）プラスチック材料をブチルグリコールベースの膨潤剤中で膨潤させる工程、ｂ）過マンガン酸カリウムベースの組成物を用いて過マンガンエッチングを行う工程、及び過酸化水素を有する還元溶液で還元する工程を含む、過マンガン酸アルカリ処理によって除去する。
次に、銅の伝導性シード層１０５を、基板表面全体に形成する（図２ｃ）。このために該表面を、イオノゲン性パラジウムを含有する酸性溶液と、次いで無電解銅めっきのための溶液とまず接触させる。
次いで、ドライフィルムフォトレジスト１０６（ＰＭ ２５０、ＤｕＰｏｎｔ）を、外部銅層１０１上に積層する。このドライフィルムフォトレジストを標準的な方法でパターン化して開口部１０４を露出する（図２ｄ）。
その後、錫はんだ堆積物１０８を及びパターン化金属レジスト層１０９を、以下
Ｓｎ（ＭＳＡ）2としてのＳｎ2+４５ｇ／ｌ、ＭＳＡ（７０％溶液）６０ｍｌ／ｌ、ヒドロキノン２ｇ／ｌ及びベンザルアセトン１００ｍｇ／ｌ
を含有する浴から伝導性層上にめっきする（図２ｅ）。
該浴のｐＨは０であり、温度は２５℃である。めっきは７分間にわたる。パルスめっきを、次のパラメーターを適用しながら使用する：
順電流パルスの平均電流密度：２Ａ／ｄｍ2；
順電流パルスの期間：２０ｍｓ；
逆電流パルスの平均電流密度：０Ａ／ｄｍ2（逆パルスなし、休止パルスのみ）；
逆電流パルスの期間：４ｍｓ。
図２による開口部１０８を、いかなるボイド形成も伴うことなく、錫はんだ堆積物で完全に充填する。さらに、開口部１０７を、パターン化金属レジスト層１０９で充填する。
次いで、パターン化ドライフィルムレジスト１０６を、炭酸カリウム２質量％の水溶液で除去する（図２ｆ）。
構造化された銅層１１０及び銅リング１１１を、ＨＣｌ ２００ｍｌ／ｌ（３２％）及びＣｕＣｌ2・２Ｈ2Ｏ １６０ｇ／ｌを有するエッチング組成物による銅層１０１及び伝導性シード層１０５のエッチングによって形成する。このために基板を、ノズルのアレイを有する水平配置において４５℃の温度でエッチング組成物と接触させる。接触時間は約３０秒である。はんだ堆積物層１０８は、金属レジストの機能を有する。したがって、構造化された銅層１１０及び銅リング１１１の形成のために、付加的なエッチレジスト又はマスク、例えばフォトレジストは使用されない。
パターン化金属レジスト層１０９及びはんだ堆積物層の部分１０８を、次の工程において、硝酸３０体積％を含有する溶液中で４０℃の温度にて１分間処理することによって除去する（図２ｈ）。
次に、２５μｍの厚さを有するはんだレジスト層１１２（Ｌａｃｋｗｅｒｋｅ Ｐｅｔｅｒｓ，ＥＬＰＥＭＥＲ ＳＤ ２４６７ ＳＧ−ＤＧ（５２５））を、構造化された銅層１１０及び非伝導性基板１０３ａの隣接表面上に堆積する。はんだレジスト層をフォト構造化し、はんだ堆積物層１０８を露出する（図２ｉ）。
錫はんだ堆積物１０８はボイドを含んでおらず、非常に均質な表面分布を示し、かつウイスカーフリーである。該基板は、チップ又は回路にはんだ付けされることに適している。
リフロー１１８はんだ付け後に生じるはんだ接合はボイドフリーである。
１０１ 外部層銅層
１０２ 内部層コンタクトパッド
１０３ａ 外部非伝導性基板層
１０３ｂ 内部非伝導性基板層
１０４ 内部層コンタクトパッドの開口部（ＢＭＶ）
１０５ 伝導性シード層
１０６ めっきレジスト層
１０７ 金属レジストの開口部
１０８ はんだ堆積物層
１０９ パターン化金属レジスト層
１１０ パターン化外部層銅層
１１１ 銅リング
１１２ はんだレジスト層
１１３ はんだレジスト開口部
１１４ 錫エッチレジスト層
１１５ 付加的な金属層
１１６ プリント回路板又はＩＣ基板
１１７ はんだボール
１１８ リフロー後のはんだ接合
１１９ はんだ接合中のはんだ
１２０ 外部層コンタクトパッド
１２１ 介在的なはんだ堆積物最上層
１２２ 介在的なパターン化金属レジスト最上層

Claims (11)

  1. はんだ堆積物を基板上に形成する方法であって、以下の工程：
    ａ．少なくとも１つの内部層コンタクトパッド１０２を含む、銅表面又は銅合金表面１０１を含む基板を準備する工程、
    ｂ．該銅表面１０１を貫通する少なくとも１つの内部層コンタクトパッド１０２のための開口部１０４を形成する工程、
    ｃ．該開口部１０４及び該少なくとも１つの内部層コンタクトパッド１０２を含む基板表面全体を、伝導性層１０５を該基板表面上に設けるのに適した溶液と接触させる工程、
    ｄ．レジスト層１０６を堆積及びパターン化し、それによって、該少なくとも１つの内部層コンタクトパッド１０２を露出する工程、
    ｅ．錫又は錫合金から成るはんだ堆積物層１０８を該開口部１０４中に電気めっきする工程、
    ｆ．該レジスト層１０６を除去する工程、
    ｇ．該はんだ堆積物層１０８によって覆われていない剥き出しの伝導性層１０５及び錫層又は錫合金層によって覆われていない該伝導性層１０５の下の銅表面又は銅合金表面をエッチングによって除去する工程、その際、該はんだ堆積物層１０８は、エッチレジストの機能を有する、
    ｈ．該はんだレジスト層１１２を塗布し、かつ該はんだレジスト開口部１１３を形成して該はんだ堆積物層１０８を露出する工程
    を含む方法。
  2. 工程ｄ．において、金属レジスト１０７のための開口部も形成し、該開口部を、工程ｅ）において、錫又は錫合金の電気めっきによってパターン化金属レジスト層１０９で充填する、請求項１記載の方法。
  3. 付加的な処理工程
    ｇ２．錫エッチレジスト層１１４を、前記はんだ堆積物層１０８上に堆積させ、かつ層１０９を除去する工程、及び
    ｇ３．該錫エッチレジスト層１１４を、前記はんだ堆積物層１０８から除去する工程
    を施す、請求項２記載の方法。
  4. 金属レジスト層１０９をエッチングによって除去する、請求項１から３までのいずれか１項記載の方法。
  5. 付加的な金属層１１５を、請求項１における工程ｃ．と工程ｄ．との間で堆積させる、請求項１記載の方法。
  6. 付加的な金属層１１５を、請求項１における工程ｄ．と工程ｅ．との間で堆積させる、請求項１記載の方法。
  7. 介在的なはんだ堆積物最上層１２１を、前記はんだ堆積物層１０８上に堆積させる、請求項１から６までのいずれか１項記載の方法。
  8. 前記伝導性シード層１０５を、銅、ニッケル、銀、それらの合金並びに前記の金属及び合金のマルチレイヤーの群から選択している、請求項１から７までのいずれか１項記載の方法。
  9. リフロー処理を、取り付けられたはんだ堆積物層１０８及びはんだレジスト層１１２を有する基板に施す、請求項１から８までのいずれか１項記載の方法。
  10. 前記内部層コンタクトパッド１０２が、バイア又はトレンチを有する、請求項１から９までのいずれか１項記載の方法。
  11. 前記基板が、プリント回路板、ＩＣ基板又はインターポーザーである、請求項１から１０までのいずれか１項記載の方法。
JP2013517207A 2010-07-05 2011-06-23 はんだ堆積物を基板上に形成する方法 Expired - Fee Related JP5808403B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10168468.6 2010-07-05
EP10168468A EP2405468A1 (en) 2010-07-05 2010-07-05 Method to form solder deposits on substrates
PCT/EP2011/060580 WO2012004137A2 (en) 2010-07-05 2011-06-23 Method to form solder deposits on substrates

Publications (2)

Publication Number Publication Date
JP2013530544A true JP2013530544A (ja) 2013-07-25
JP5808403B2 JP5808403B2 (ja) 2015-11-10

Family

ID=43385592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013517207A Expired - Fee Related JP5808403B2 (ja) 2010-07-05 2011-06-23 はんだ堆積物を基板上に形成する方法

Country Status (8)

Country Link
US (1) US8871631B2 (ja)
EP (2) EP2405468A1 (ja)
JP (1) JP5808403B2 (ja)
KR (1) KR101842730B1 (ja)
CN (1) CN103026475B (ja)
ES (1) ES2565214T3 (ja)
TW (1) TWI564977B (ja)
WO (1) WO2012004137A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181906A1 (ja) * 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金めっき液、及びバンプの形成方法
JP2019163507A (ja) * 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金めっき液
JP2019173162A (ja) * 2018-03-26 2019-10-10 三菱マテリアル株式会社 錫又は錫合金めっき液及び該液を用いたバンプの形成方法
US11053600B2 (en) 2018-03-20 2021-07-06 Mitsubishi Materials Corporation Tin or tin alloy plating solution and bump forming method

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
TWI521622B (zh) * 2014-05-07 2016-02-11 中原大學 金屬凸塊之形成方法
CN106486445A (zh) * 2015-09-02 2017-03-08 力成科技股份有限公司 封装基板及半导体封装结构
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US10049996B2 (en) * 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10727391B2 (en) 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig
CN115332117A (zh) * 2022-08-12 2022-11-11 苏州通富超威半导体有限公司 球栅阵列封装方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267377A (ja) * 2000-01-12 2001-09-28 Sumitomo Metal Mining Co Ltd 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法
US20070218676A1 (en) * 2006-03-17 2007-09-20 Advanced Semiconductor Engineering Inc. Method for forming metal bumps
WO2010046235A1 (en) * 2008-10-21 2010-04-29 Atotech Deutschland Gmbh Method to form solder deposits on substrates

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993491A (en) 1973-12-07 1976-11-23 Surface Technology, Inc. Electroless plating
US3993848A (en) 1975-02-18 1976-11-23 Surface Technology, Inc. Catalytic primer
US5693209A (en) 1989-09-14 1997-12-02 Atotech Deutschland Gmbh Process for metallization of a nonconductor surface
US5503877A (en) 1989-11-17 1996-04-02 Atotech Deutschalnd Gmbh Complex oligomeric or polymeric compounds for the generation of metal seeds on a substrate
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
DE69426732T3 (de) 1993-03-18 2010-11-25 Atotech Deutschland Gmbh Sich selbstbeschleunigendes und sich selbst auffrischendes Verfahren zur Tauchbeschichtung ohne Formaldehyd
US5480835A (en) 1993-05-06 1996-01-02 Motorola, Inc. Electrical interconnect and method for forming the same
US5391514A (en) 1994-04-19 1995-02-21 International Business Machines Corporation Low temperature ternary C4 flip chip bonding method
US5492266A (en) 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
JP3310499B2 (ja) 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
US20010007373A1 (en) * 2000-01-12 2001-07-12 Yoshinori Kadota Tape carrier for semiconductor device and method of producing same
DE10124631C1 (de) 2001-05-18 2002-11-21 Atotech Deutschland Gmbh Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
TW508987B (en) 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TWI264253B (en) * 2004-10-12 2006-10-11 Phoenix Prec Technology Corp Method for fabricating conductive connection structure of circuit board
TWI270329B (en) * 2005-04-04 2007-01-01 Phoenix Prec Technology Corp Method for fabricating conducting bump structures of circuit board
TWI308382B (en) * 2006-07-25 2009-04-01 Phoenix Prec Technology Corp Package structure having a chip embedded therein and method fabricating the same
KR101278526B1 (ko) * 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
FR2935130B1 (fr) 2008-08-25 2011-04-08 Airbus France Hublot, notamment hublot pour cabine d'aeronef

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267377A (ja) * 2000-01-12 2001-09-28 Sumitomo Metal Mining Co Ltd 半導体装置用テープキャリアおよび半導体装置とそれらの製造方法
US20070218676A1 (en) * 2006-03-17 2007-09-20 Advanced Semiconductor Engineering Inc. Method for forming metal bumps
WO2010046235A1 (en) * 2008-10-21 2010-04-29 Atotech Deutschland Gmbh Method to form solder deposits on substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181906A1 (ja) * 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金めっき液、及びバンプの形成方法
JP2019163507A (ja) * 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金めっき液
WO2019181905A1 (ja) * 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金のめっき液、バンプの形成方法、回路基板の製造方法
US11053600B2 (en) 2018-03-20 2021-07-06 Mitsubishi Materials Corporation Tin or tin alloy plating solution and bump forming method
JP2019173162A (ja) * 2018-03-26 2019-10-10 三菱マテリアル株式会社 錫又は錫合金めっき液及び該液を用いたバンプの形成方法

Also Published As

Publication number Publication date
CN103026475B (zh) 2016-05-18
EP2591497A2 (en) 2013-05-15
ES2565214T3 (es) 2016-04-01
WO2012004137A2 (en) 2012-01-12
US20130168438A1 (en) 2013-07-04
EP2591497B1 (en) 2016-01-06
CN103026475A (zh) 2013-04-03
WO2012004137A3 (en) 2012-03-01
JP5808403B2 (ja) 2015-11-10
TW201209946A (en) 2012-03-01
US8871631B2 (en) 2014-10-28
TWI564977B (zh) 2017-01-01
KR20130084652A (ko) 2013-07-25
EP2405468A1 (en) 2012-01-11
KR101842730B1 (ko) 2018-03-27

Similar Documents

Publication Publication Date Title
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
US8507376B2 (en) Method to form solder deposits on substrates
EP2601822B1 (en) Method to form solder deposits and non-melting bump structures on substrates
EP2180770A1 (en) Method to form solder deposits on substrates
EP2244285A1 (en) Method to form solder deposits on substrates
EP2416634A1 (en) Method to form solder deposits on substrates
US20190350088A1 (en) Method of forming a solderable solder deposit on a contact pad
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates
JP2004320064A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150908

R150 Certificate of patent or registration of utility model

Ref document number: 5808403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees