JPH11168120A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11168120A JPH11168120A JP9332685A JP33268597A JPH11168120A JP H11168120 A JPH11168120 A JP H11168120A JP 9332685 A JP9332685 A JP 9332685A JP 33268597 A JP33268597 A JP 33268597A JP H11168120 A JPH11168120 A JP H11168120A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating layer
- bump
- inner lead
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 テープキャリアパッケージの半導体装置にお
けるインナーリードボンディング性を向上させる。 【解決手段】 ベーステープ２０上に形成したリード３
０におけるアウターリード３０ｂにはリードメッキ層３
２を形成する。一方、リード３０におけるインナーリー
ド３０ａには、リードメッキ層３２を形成しない。ＩＣ
チップ１０のバンプ１２上にバンプメッキ層１４を形成
する。インナーリードボンディング時には、インナーリ
ード３０ａとバンプメッキ層１４を熱圧着させる。これ
により、インナーリード３０ａにおけるインナーリード
クラックの発生等を抑制し、インナーリードボンディン
グ性の向上を図ることができる。
けるインナーリードボンディング性を向上させる。 【解決手段】 ベーステープ２０上に形成したリード３
０におけるアウターリード３０ｂにはリードメッキ層３
２を形成する。一方、リード３０におけるインナーリー
ド３０ａには、リードメッキ層３２を形成しない。ＩＣ
チップ１０のバンプ１２上にバンプメッキ層１４を形成
する。インナーリードボンディング時には、インナーリ
ード３０ａとバンプメッキ層１４を熱圧着させる。これ
により、インナーリード３０ａにおけるインナーリード
クラックの発生等を抑制し、インナーリードボンディン
グ性の向上を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にテープキャリアパッケージ（Ta
pe Carrier Package：ＴＣＰ）のインナーリードボンデ
ィング（Inner Lead Bonding：ＩＬＢ）性を向上させた
半導体装置及びその製造方法に関する。
の製造方法に関し、特にテープキャリアパッケージ（Ta
pe Carrier Package：ＴＣＰ）のインナーリードボンデ
ィング（Inner Lead Bonding：ＩＬＢ）性を向上させた
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図４は、従来の半導体装置におけるイン
ナーリードボンディング工程を示す、デバイスホール付
近の断面図である。
ナーリードボンディング工程を示す、デバイスホール付
近の断面図である。
【０００３】この図４（ａ）からわかるように、ＩＣチ
ップ１０上には、複数のバンプ１２、１２…が形成され
ている。このバンプ１２は金（Ａｕ）から構成されてい
る。
ップ１０上には、複数のバンプ１２、１２…が形成され
ている。このバンプ１２は金（Ａｕ）から構成されてい
る。
【０００４】ベーステープ２０には、デバイスホール２
２とアウターリードホール２４、２４が開口されてい
る。このベーステープ２０上には複数のリード３０が形
成され、接着剤２６で貼り付けられている。このリード
３０の表面には、メッキ層４０が形成されている。リー
ド３０は銅（Ｃｕ）から構成されており、メッキ層４０
はスズ（Ｓｎ）から構成されている。このため、リード
３０とメッキ層４０との間には、メッキ拡散層（Ｓｎ−
Ｃｕ）４２が形成されている。また、リード３０におけ
るデバイスホール２２の内側部分はインナーリード３０
ａをなしており、リード３０におけるデバイスホール２
２の外側部分はアウターリード３０ｂをなしている。
２とアウターリードホール２４、２４が開口されてい
る。このベーステープ２０上には複数のリード３０が形
成され、接着剤２６で貼り付けられている。このリード
３０の表面には、メッキ層４０が形成されている。リー
ド３０は銅（Ｃｕ）から構成されており、メッキ層４０
はスズ（Ｓｎ）から構成されている。このため、リード
３０とメッキ層４０との間には、メッキ拡散層（Ｓｎ−
Ｃｕ）４２が形成されている。また、リード３０におけ
るデバイスホール２２の内側部分はインナーリード３０
ａをなしており、リード３０におけるデバイスホール２
２の外側部分はアウターリード３０ｂをなしている。
【０００５】次に、図４（ｂ）からわかるように、ＩＣ
チップ１０のバンプ１２と、インナーリード３０ａと
を、接合させる。すなわち、インナーリード３０ａを加
熱したボンディング用のツールで加圧することにより、
バンプ１２とメッキ層４０とを接合させる。以上によ
り、ＩＣチップ１０とインナーリード３０ａとを接合さ
せる、インナーリードボンディング工程が、完了する。
チップ１０のバンプ１２と、インナーリード３０ａと
を、接合させる。すなわち、インナーリード３０ａを加
熱したボンディング用のツールで加圧することにより、
バンプ１２とメッキ層４０とを接合させる。以上によ
り、ＩＣチップ１０とインナーリード３０ａとを接合さ
せる、インナーリードボンディング工程が、完了する。
【０００６】
【発明が解決しようとする課題】上述したところからわ
かるように、テープキャリアパッケージにおけるインナ
ーリードボンディングの際には、金（Ａｕ）から構成さ
れたバンプ１２と、スズ（Ｓｎ）メッキされたインナー
リード３０ａとを、接合するのが一般的である。このよ
うな素材を用いるのは、比較的信頼性が高く、接合が容
易で、且つ、コスト的なメリットも高いことによるもの
である。しかし、このような従来のインナーリードボン
ディングには、次のような問題が生じていた。
かるように、テープキャリアパッケージにおけるインナ
ーリードボンディングの際には、金（Ａｕ）から構成さ
れたバンプ１２と、スズ（Ｓｎ）メッキされたインナー
リード３０ａとを、接合するのが一般的である。このよ
うな素材を用いるのは、比較的信頼性が高く、接合が容
易で、且つ、コスト的なメリットも高いことによるもの
である。しかし、このような従来のインナーリードボン
ディングには、次のような問題が生じていた。
【０００７】第１に、インナーリードボンディング時
に、インナーリードクラックが発生してしまうという問
題があった。すなわち、図４（ｂ）からわかるように、
インナーリード３０ａとメッキ層４０との間に、メッキ
拡散層４２が形成されている。このメッキ拡散層４２
は、スズ（Ｓｎ）と銅（Ｃｕ）の合金として構成されて
おり、このため機械的に非常にもろい性質を有してい
る。インナーリード３０ａは、テープキャリアパッケー
ジにおけるインナーリードボンディング後には、屈曲す
る。このため、メッキ拡散層４２にクラック（ひび）が
発生するという問題があった。
に、インナーリードクラックが発生してしまうという問
題があった。すなわち、図４（ｂ）からわかるように、
インナーリード３０ａとメッキ層４０との間に、メッキ
拡散層４２が形成されている。このメッキ拡散層４２
は、スズ（Ｓｎ）と銅（Ｃｕ）の合金として構成されて
おり、このため機械的に非常にもろい性質を有してい
る。インナーリード３０ａは、テープキャリアパッケー
ジにおけるインナーリードボンディング後には、屈曲す
る。このため、メッキ拡散層４２にクラック（ひび）が
発生するという問題があった。
【０００８】第２に、インナーリードボンディングの際
にＳｎノジュール１３が発生し、隣接するバンプ１２が
ショートしてしまうという問題があった。すなわち、ス
ズのメッキ層４０はインナーリード３０ａの表面全体に
形成される。しかし、インナーリード３０ａの形状はそ
れぞれ異なるので、このインナーリード３０ａの形状に
よってスズの絶対量にどうしてもばらつきが生じる。つ
まり、インナーリード３０ａに付着するメッキ量にばら
つきが生じる。したがって、インナーリード３０ａに付
着するメッキ量を管理することは非常に困難なことであ
る。このため、余剰に付着したメッキにより、インナー
リードボンディングの際に、Ｓｎノジュール１３が発生
するという問題があった。このＳｎノジュール１３と
は、インナーリードボンディングの際にバンプ１２の周
辺に形成されるスズの塊のことである。インナーリード
３０ａに付着したスズの絶対量や、インナーリードボン
ディングの際の熱の伝わり具合によって、発生状態（大
きさ／形状）が異なる。特に、バンプ１２の間隔が狭い
微細パッド製品等では、このＳｎノジュール１３が、隣
接するバンプ１２とのショートの原因となるという問題
があった。つまり、インナーリード３０ａに付着したス
ズの余剰分がＳｎノジュール１３となり、ショートの原
因となるという問題があった。
にＳｎノジュール１３が発生し、隣接するバンプ１２が
ショートしてしまうという問題があった。すなわち、ス
ズのメッキ層４０はインナーリード３０ａの表面全体に
形成される。しかし、インナーリード３０ａの形状はそ
れぞれ異なるので、このインナーリード３０ａの形状に
よってスズの絶対量にどうしてもばらつきが生じる。つ
まり、インナーリード３０ａに付着するメッキ量にばら
つきが生じる。したがって、インナーリード３０ａに付
着するメッキ量を管理することは非常に困難なことであ
る。このため、余剰に付着したメッキにより、インナー
リードボンディングの際に、Ｓｎノジュール１３が発生
するという問題があった。このＳｎノジュール１３と
は、インナーリードボンディングの際にバンプ１２の周
辺に形成されるスズの塊のことである。インナーリード
３０ａに付着したスズの絶対量や、インナーリードボン
ディングの際の熱の伝わり具合によって、発生状態（大
きさ／形状）が異なる。特に、バンプ１２の間隔が狭い
微細パッド製品等では、このＳｎノジュール１３が、隣
接するバンプ１２とのショートの原因となるという問題
があった。つまり、インナーリード３０ａに付着したス
ズの余剰分がＳｎノジュール１３となり、ショートの原
因となるという問題があった。
【０００９】第３に、スズメッキにおけるウィスカーの
発生を抑制しきれないという問題があった。すなわち、
スズメッキにはウィスカーが発生する場合がある。この
ウィスカーとは、圧力や応力を受けるとスズメッキの表
面からひげ結晶が発生し、ショートを引き起こすことを
いう。このウィスカー対策としては、アニール処理を施
すのが一般的である。しかし、アニール処理を施すと、
上述したインナーリードクラックが発生しやすくなると
いう問題がある。また、適切な接合を得るためには、ア
ニール処理にも限界がある。このため、完全なウィスカ
ー対策は実現できていないのが、現状である。このよう
にウィスカー対策が不十分であるということから、製品
の使用期限が短くなるという問題もあった。
発生を抑制しきれないという問題があった。すなわち、
スズメッキにはウィスカーが発生する場合がある。この
ウィスカーとは、圧力や応力を受けるとスズメッキの表
面からひげ結晶が発生し、ショートを引き起こすことを
いう。このウィスカー対策としては、アニール処理を施
すのが一般的である。しかし、アニール処理を施すと、
上述したインナーリードクラックが発生しやすくなると
いう問題がある。また、適切な接合を得るためには、ア
ニール処理にも限界がある。このため、完全なウィスカ
ー対策は実現できていないのが、現状である。このよう
にウィスカー対策が不十分であるということから、製品
の使用期限が短くなるという問題もあった。
【００１０】第４に、実装工程、つまりアウターリード
ボンディング（Outer Lead Bonding：ＯＬＢ）の際に、
半田ヌレ性に支障をきたす場合があるという問題があっ
た。すなわち、スズメッキの厚さ、つまりメッキ層４０
の厚さには、上限がある。これは、上述のインナーリー
ドクラックの発生を抑制するとともに、Ｓｎノジュール
１３の発生を防止する必要があるためである。このた
め、実装工程の際にメッキ層４０の量が不十分となり、
半田ヌレ性に支障が生じるという問題があった。
ボンディング（Outer Lead Bonding：ＯＬＢ）の際に、
半田ヌレ性に支障をきたす場合があるという問題があっ
た。すなわち、スズメッキの厚さ、つまりメッキ層４０
の厚さには、上限がある。これは、上述のインナーリー
ドクラックの発生を抑制するとともに、Ｓｎノジュール
１３の発生を防止する必要があるためである。このた
め、実装工程の際にメッキ層４０の量が不十分となり、
半田ヌレ性に支障が生じるという問題があった。
【００１１】そこで、本発明は、インナーリードボンデ
ィング時にインナーリードクラックが発生するのを抑制
し、信頼性の高い半導体装置及びその製造方法を提供す
ることを目的とする。また本発明は、インナーリードボ
ンディング時にＳｎノジュールが発生するのを抑制し、
ショート不良が生じないようにした半導体装置及びその
製造方法を提供することを目的とする。さらに本発明
は、ウィスカーの発生を抑制するためにアニール処理を
十分に施すことのできる半導体装置及びその製造方法を
提供することを目的とする。また本発明は、メッキ層を
厚く形成することを可能にし、アウターリードボンディ
ングの際の実装性を向上させた半導体装置及びその製造
工程を提供することを目的とする。
ィング時にインナーリードクラックが発生するのを抑制
し、信頼性の高い半導体装置及びその製造方法を提供す
ることを目的とする。また本発明は、インナーリードボ
ンディング時にＳｎノジュールが発生するのを抑制し、
ショート不良が生じないようにした半導体装置及びその
製造方法を提供することを目的とする。さらに本発明
は、ウィスカーの発生を抑制するためにアニール処理を
十分に施すことのできる半導体装置及びその製造方法を
提供することを目的とする。また本発明は、メッキ層を
厚く形成することを可能にし、アウターリードボンディ
ングの際の実装性を向上させた半導体装置及びその製造
工程を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、デバイスホールが開口
されたベーステープと、前記ベーステープ上に形成され
たリードであって、前記デバイスホールの内側に位置し
てリードメッキ層が形成されていないインナーリード
と、前記デバイスホールの外側に位置してリードメッキ
層が形成されたアウターリードとを有する、リードと、
前記デバイスホール部分に位置するＩＣチップと、前記
ＩＣチップ上に形成されたバンプと、前記バンプ上に形
成されたバンプメッキ層であって、前記インナーリード
と接合された、バンプメッキ層と、を備えたことを特徴
とするものである。
め、本発明に係る半導体装置は、デバイスホールが開口
されたベーステープと、前記ベーステープ上に形成され
たリードであって、前記デバイスホールの内側に位置し
てリードメッキ層が形成されていないインナーリード
と、前記デバイスホールの外側に位置してリードメッキ
層が形成されたアウターリードとを有する、リードと、
前記デバイスホール部分に位置するＩＣチップと、前記
ＩＣチップ上に形成されたバンプと、前記バンプ上に形
成されたバンプメッキ層であって、前記インナーリード
と接合された、バンプメッキ層と、を備えたことを特徴
とするものである。
【００１３】また、本発明に係る半導体装置の製造方法
は、デバイスホールが開口されたベーステープにリード
を形成し、前記リードのうち前記デバイスホールの内側
に位置する部分をインナーリードとし、前記リードのう
ち前記デバイスホールの外側に位置する部分をアウター
リードとする工程と、前記インナーリードにはリードメ
ッキ層を形成しないように、前記アウターリードにリー
ドメッキ層を形成する工程と、ＩＣチップ上にバンプを
形成する工程と、前記バンプ上にバンプメッキ層を形成
する工程と、前記インナーリードと前記バンプメッキ層
とを接合する工程と、を備えたことを特徴とするもので
ある。
は、デバイスホールが開口されたベーステープにリード
を形成し、前記リードのうち前記デバイスホールの内側
に位置する部分をインナーリードとし、前記リードのう
ち前記デバイスホールの外側に位置する部分をアウター
リードとする工程と、前記インナーリードにはリードメ
ッキ層を形成しないように、前記アウターリードにリー
ドメッキ層を形成する工程と、ＩＣチップ上にバンプを
形成する工程と、前記バンプ上にバンプメッキ層を形成
する工程と、前記インナーリードと前記バンプメッキ層
とを接合する工程と、を備えたことを特徴とするもので
ある。
【００１４】
【発明の実施の形態】本発明はテープキャリアパッケー
ジに係る半導体装置において、アウターリードにメッキ
を施し、インナーリードにはメッキを施さないようにす
るとともに、ＩＣチップのバンプ上にメッキを施し、こ
のバンプ上のメッキを介して、インナーリードとバンプ
とを接合することにより、インナーリードボンディング
性を向上させたものである。以下、図面を参照しつつ、
より詳しく説明する。
ジに係る半導体装置において、アウターリードにメッキ
を施し、インナーリードにはメッキを施さないようにす
るとともに、ＩＣチップのバンプ上にメッキを施し、こ
のバンプ上のメッキを介して、インナーリードとバンプ
とを接合することにより、インナーリードボンディング
性を向上させたものである。以下、図面を参照しつつ、
より詳しく説明する。
【００１５】図１は本発明の一実施形態に係る半導体装
置のインナーリードボンディング工程を示す断面図であ
り、デバイスホール付近の断面を示す図である。図２は
インナーリードボンディング完了後における半導体装置
の平面図であり、図３は図２におけるデバイスホールの
コーナー部分を拡大した平面図である。
置のインナーリードボンディング工程を示す断面図であ
り、デバイスホール付近の断面を示す図である。図２は
インナーリードボンディング完了後における半導体装置
の平面図であり、図３は図２におけるデバイスホールの
コーナー部分を拡大した平面図である。
【００１６】図１（ａ）からわかるように、ＩＣチップ
１０上には、複数のバンプ１２、１２…が形成されてい
る。図２からわかるように、このバンプ１２はＩＣチッ
プ１０の外周部分を一周するように設けられている。こ
のバンプ１２は金（Ａｕ）から構成されている。図１
（ａ）からわかるように、このバンプ１２の上側にはバ
ンプメッキ層１４が形成されている。このバンプメッキ
層１４はスズ（Ｓｎ）から構成されている。これらバン
プ１２とバンプメッキ層１４とは、次のような工程で形
成される。まず、ＩＣチップ１０上に全面的にレジスト
を塗布する。このレジストは金及びスズの両メッキ液に
対応できるものを選択する必要がある。続いて、このレ
ジストを露光、現像してパターニングすることにより、
バンプ１２の形成予定領域にレジスト開孔を形成する。
次に、電解メッキをすることにより金からなるバンプ１
２を形成する。さらにもう一度電解メッキをすることに
よりスズからなるバンプメッキ層１４を形成する。この
バンプメッキ層１４を形成する工程があることが、従来
のバンプ形成工程と異なる。そして、レジストを剥離す
ることにより、図１（ａ）に示すようなバンプ１２とバ
ンプメッキ層１４とが形成される。
１０上には、複数のバンプ１２、１２…が形成されてい
る。図２からわかるように、このバンプ１２はＩＣチッ
プ１０の外周部分を一周するように設けられている。こ
のバンプ１２は金（Ａｕ）から構成されている。図１
（ａ）からわかるように、このバンプ１２の上側にはバ
ンプメッキ層１４が形成されている。このバンプメッキ
層１４はスズ（Ｓｎ）から構成されている。これらバン
プ１２とバンプメッキ層１４とは、次のような工程で形
成される。まず、ＩＣチップ１０上に全面的にレジスト
を塗布する。このレジストは金及びスズの両メッキ液に
対応できるものを選択する必要がある。続いて、このレ
ジストを露光、現像してパターニングすることにより、
バンプ１２の形成予定領域にレジスト開孔を形成する。
次に、電解メッキをすることにより金からなるバンプ１
２を形成する。さらにもう一度電解メッキをすることに
よりスズからなるバンプメッキ層１４を形成する。この
バンプメッキ層１４を形成する工程があることが、従来
のバンプ形成工程と異なる。そして、レジストを剥離す
ることにより、図１（ａ）に示すようなバンプ１２とバ
ンプメッキ層１４とが形成される。
【００１７】ベーステープ２０にはデバイスホール２２
とアウターリードホール２４、２４が開口形成されてい
る。図２からわかるように、デバイスホール２２はベー
ステープ２０の中心付近に１つだけ形成されている。ア
ウターリードホール２４、２４は、このデバイスホール
２２の両側に、それぞれ、若干の距離をおいて形成され
ている。ベーステープ２０の図中上下の縁部分にはスプ
ロケットホール２８、２８…が形成されている。図１
（ａ）からわかるように、ベーステープ２０の表面、つ
まり、図中上側の面には接着剤２６が塗布されている。
とアウターリードホール２４、２４が開口形成されてい
る。図２からわかるように、デバイスホール２２はベー
ステープ２０の中心付近に１つだけ形成されている。ア
ウターリードホール２４、２４は、このデバイスホール
２２の両側に、それぞれ、若干の距離をおいて形成され
ている。ベーステープ２０の図中上下の縁部分にはスプ
ロケットホール２８、２８…が形成されている。図１
（ａ）からわかるように、ベーステープ２０の表面、つ
まり、図中上側の面には接着剤２６が塗布されている。
【００１８】図２からわかるように、ベーステープ２０
上には、複数のリード３０、３０…が形成されている。
これら複数のリード３０は銅（Ｃｕ）から構成されてい
る。図１（ａ）からわかるように、リード３０における
デバイスホール２２の内側部分は、インナーリード３０
ａを構成しており、リード３０におけるデバイスホール
２２の外側部分はアウターリード３０ｂを構成してい
る。アウターリード３０ｂにはリードメッキ層３２が形
成されている。このリードメッキ層３２はスズ（Ｓｎ）
から構成されている。これらリードメッキ層３２とリー
ド３０との間には、不可避的にメッキ拡散層（Ｓｎ−Ｃ
ｕ）３４が形成されている。これに対して、インナーリ
ード３０ａにはメッキ層は形成されていない。すなわ
ち、銅からなるインナーリード３０ａが露出している。
上には、複数のリード３０、３０…が形成されている。
これら複数のリード３０は銅（Ｃｕ）から構成されてい
る。図１（ａ）からわかるように、リード３０における
デバイスホール２２の内側部分は、インナーリード３０
ａを構成しており、リード３０におけるデバイスホール
２２の外側部分はアウターリード３０ｂを構成してい
る。アウターリード３０ｂにはリードメッキ層３２が形
成されている。このリードメッキ層３２はスズ（Ｓｎ）
から構成されている。これらリードメッキ層３２とリー
ド３０との間には、不可避的にメッキ拡散層（Ｓｎ−Ｃ
ｕ）３４が形成されている。これに対して、インナーリ
ード３０ａにはメッキ層は形成されていない。すなわ
ち、銅からなるインナーリード３０ａが露出している。
【００１９】リードメッキ層３２はマスキング法等によ
りインナーリード３０ａには、メッキを施さないように
して形成される。例えば、まず、図２からわかるよう
に、デバイスホール２２とアウターホール２４とスプロ
ケットホール２８とが形成されたベーステープ２０に、
電解銅箔をラミネートする。続いて、この電解銅箔をフ
ォトエッチングにより所定パターンにエッチングする。
これによりリード３０が得られる。次に、図１（ａ）か
らわかるように、リード３０のうちのインナーリード３
０ａの部分に、メッキレジストを塗布する。続いて、こ
れを無電解Ｓｎ熱気液に浸漬させてリードメッキ層３２
を形成する。次に、メッキレジストを剥離する。これに
より、アウターリード３０ｂにのみリードメッキ層３２
が形成される。
りインナーリード３０ａには、メッキを施さないように
して形成される。例えば、まず、図２からわかるよう
に、デバイスホール２２とアウターホール２４とスプロ
ケットホール２８とが形成されたベーステープ２０に、
電解銅箔をラミネートする。続いて、この電解銅箔をフ
ォトエッチングにより所定パターンにエッチングする。
これによりリード３０が得られる。次に、図１（ａ）か
らわかるように、リード３０のうちのインナーリード３
０ａの部分に、メッキレジストを塗布する。続いて、こ
れを無電解Ｓｎ熱気液に浸漬させてリードメッキ層３２
を形成する。次に、メッキレジストを剥離する。これに
より、アウターリード３０ｂにのみリードメッキ層３２
が形成される。
【００２０】図１（ａ）からわかるように、インナーリ
ードボンディング時には、ＩＣチップ１０はデバイスホ
ール２２の内側で且つインナーリード３０ａの下側に位
置するよう配置する。そして、図１（ｂ）からわかるよ
うに、ボンディングツールにて通常の熱圧着を行う。す
なわち、インナーリード３０ａの先端部分と、バンプ１
２とを、接合する。この接合は、銅から形成されたイン
ナーリード３０ａと、バンプ１２上のスズから形成され
たバンプメッキ層１４との間に、これらの合金層からな
る接合部が形成されることによりなされる。この接合後
は、インナーリード３０ａの部分は、熱圧着により屈曲
した形状になる。図２からわかるように、このインナー
リードボンディングがされると、複数あるバンプ１２
と、複数あるインナーリード３０ａとが、それぞれ接合
される。この図２におけるデバイスホール２２のコーナ
ー部の拡大図である図３からわかるように、図中左右方
向に延出するインナーリード３０ａとともに、図中上下
方向に延出するインナーリード３０ａも接合される。以
上によりインナーリードボンディング工程は完了し、次
工程である保護膜の形成、電気検査、パンチング、アウ
ターリードボンディング等の工程に入ることができる。
ードボンディング時には、ＩＣチップ１０はデバイスホ
ール２２の内側で且つインナーリード３０ａの下側に位
置するよう配置する。そして、図１（ｂ）からわかるよ
うに、ボンディングツールにて通常の熱圧着を行う。す
なわち、インナーリード３０ａの先端部分と、バンプ１
２とを、接合する。この接合は、銅から形成されたイン
ナーリード３０ａと、バンプ１２上のスズから形成され
たバンプメッキ層１４との間に、これらの合金層からな
る接合部が形成されることによりなされる。この接合後
は、インナーリード３０ａの部分は、熱圧着により屈曲
した形状になる。図２からわかるように、このインナー
リードボンディングがされると、複数あるバンプ１２
と、複数あるインナーリード３０ａとが、それぞれ接合
される。この図２におけるデバイスホール２２のコーナ
ー部の拡大図である図３からわかるように、図中左右方
向に延出するインナーリード３０ａとともに、図中上下
方向に延出するインナーリード３０ａも接合される。以
上によりインナーリードボンディング工程は完了し、次
工程である保護膜の形成、電気検査、パンチング、アウ
ターリードボンディング等の工程に入ることができる。
【００２１】以上のように、本実施形態に係る半導体装
置は、図１からわかるように、アウターリード３０ｂに
はリードメッキ層３２を形成し、インナーリード３０ｂ
にはリードメッキ層３２を形成しないこととした。そし
て、熱圧着に必要なスズは、バンプ１２上にバンプメッ
キ層１４として形成することとした。このように、イン
ナーリード３０ａにスズメッキが施されていないので、
このインナーリード３０ａにはメッキ拡散層（Ｓｎ−Ｃ
ｕ）３４が形成されない。したがって、機械的にもろい
メッキ拡散層３４を原因とする、インナーリードクラッ
クの発生を抑制することができる。すなわち、インナー
リード３０ａに機械的にもろいメッキ拡散層３４が形成
されていないため、インナーリード３０ａを屈曲させた
場合にも、柔軟に変形することができ、インナーリード
クラックの発生を抑制することができる。
置は、図１からわかるように、アウターリード３０ｂに
はリードメッキ層３２を形成し、インナーリード３０ｂ
にはリードメッキ層３２を形成しないこととした。そし
て、熱圧着に必要なスズは、バンプ１２上にバンプメッ
キ層１４として形成することとした。このように、イン
ナーリード３０ａにスズメッキが施されていないので、
このインナーリード３０ａにはメッキ拡散層（Ｓｎ−Ｃ
ｕ）３４が形成されない。したがって、機械的にもろい
メッキ拡散層３４を原因とする、インナーリードクラッ
クの発生を抑制することができる。すなわち、インナー
リード３０ａに機械的にもろいメッキ拡散層３４が形成
されていないため、インナーリード３０ａを屈曲させた
場合にも、柔軟に変形することができ、インナーリード
クラックの発生を抑制することができる。
【００２２】また、形状の安定したバンプ１２上に、ス
ズメッキを施すこととなるので、スズの絶対量の管理が
容易になる。すなわち、インナーリード３０ａにスズメ
ッキを施す場合、このインナーリード３０ａの幅や厚さ
が変動し、個々の寸法のばらつきも大きいことから、ス
ズの絶対量の管理が困難である。これに対して、バンプ
１２は形状が一定しているので、余剰なスズをメッキし
ないように管理することができる。このため、Ｓｎノジ
ュールの生成を回避することができ、ショート不良が発
生するのを抑制することができる。
ズメッキを施すこととなるので、スズの絶対量の管理が
容易になる。すなわち、インナーリード３０ａにスズメ
ッキを施す場合、このインナーリード３０ａの幅や厚さ
が変動し、個々の寸法のばらつきも大きいことから、ス
ズの絶対量の管理が困難である。これに対して、バンプ
１２は形状が一定しているので、余剰なスズをメッキし
ないように管理することができる。このため、Ｓｎノジ
ュールの生成を回避することができ、ショート不良が発
生するのを抑制することができる。
【００２３】さらに、接合に必要となるスズは、ＩＣチ
ップ１０側に存在するため、従来のようなアニール処理
の制約もなくなる。すなわち、インナーリード３０に対
して、必要にして十分なアニール処理を施すことが可能
となる。このため、ウィスカーの発生を防止することが
できる。つまり、十分なウィスカー対策が可能となる。
なお、リード３０が形成されたベーステープ２０側のア
ニール処理は、インナーリード３０ａの酸化を防止する
ために、不活性ガス雰囲気中で実施することが、インナ
ーリードボンディング性の向上のためには、より望まし
い。
ップ１０側に存在するため、従来のようなアニール処理
の制約もなくなる。すなわち、インナーリード３０に対
して、必要にして十分なアニール処理を施すことが可能
となる。このため、ウィスカーの発生を防止することが
できる。つまり、十分なウィスカー対策が可能となる。
なお、リード３０が形成されたベーステープ２０側のア
ニール処理は、インナーリード３０ａの酸化を防止する
ために、不活性ガス雰囲気中で実施することが、インナ
ーリードボンディング性の向上のためには、より望まし
い。
【００２４】しかも、インナーリード３０ａにおけるイ
ンナーリードクラックの発生を考慮しなくてもすむの
で、アウターリード３０ｂに十分な量のリードメッキ層
３２を形成することができる。つまり、スズメッキの厚
膜化が可能となる。このため、アウターリードボンディ
ングの際に、十分な半田ヌレ性を得ることができ、安定
した実装性を確保することができる。
ンナーリードクラックの発生を考慮しなくてもすむの
で、アウターリード３０ｂに十分な量のリードメッキ層
３２を形成することができる。つまり、スズメッキの厚
膜化が可能となる。このため、アウターリードボンディ
ングの際に、十分な半田ヌレ性を得ることができ、安定
した実装性を確保することができる。
【００２５】なお、本発明は上記実施形態に限定され
ず、種々に変形可能である。例えば、リードメッキ層３
２やバンプメッキ層１４の素材として金（Ａｕ）を用い
ることもでき、また、バンプ１２の素材として銅（Ｃ
ｕ）を用いることもできる。
ず、種々に変形可能である。例えば、リードメッキ層３
２やバンプメッキ層１４の素材として金（Ａｕ）を用い
ることもでき、また、バンプ１２の素材として銅（Ｃ
ｕ）を用いることもできる。
【００２６】
【発明の効果】本発明によれば、リードメッキ層が形成
されていないインナーリードと、リードメッキ層が形成
されたアウターリードとで、リードを構成するととも
に、ＩＣチップのバンプ上にバンプメッキ層を形成し、
このバンプメッキ層を介して、これらインナーリードと
バンプとを接合するようにしたので、インナーリードボ
ンディング性の向上を図ることができる。
されていないインナーリードと、リードメッキ層が形成
されたアウターリードとで、リードを構成するととも
に、ＩＣチップのバンプ上にバンプメッキ層を形成し、
このバンプメッキ層を介して、これらインナーリードと
バンプとを接合するようにしたので、インナーリードボ
ンディング性の向上を図ることができる。
【図１】本発明の一実施形態に係る半導体装置のインナ
ーリードボンディング工程をインナーリード近傍を拡大
して示す図であり、（ａ）はインナーリードボンディン
グ前の状態を示し、（ｂ）はインナーリードボンディン
グ後の状態を示している。
ーリードボンディング工程をインナーリード近傍を拡大
して示す図であり、（ａ）はインナーリードボンディン
グ前の状態を示し、（ｂ）はインナーリードボンディン
グ後の状態を示している。
【図２】インナーリードボンディング後の半導体装置を
平面的に示す図である。
平面的に示す図である。
【図３】インナーリードボンディング後の半導体装置に
おけるデバイスホールのコーナー部を拡大して平面的に
示す図である。
おけるデバイスホールのコーナー部を拡大して平面的に
示す図である。
【図４】従来の半導体装置におけるインナーリードボン
ディング工程をインナーリード近傍を拡大して示す図で
あり、（ａ）はインナーリードボンディング前の状態を
示し、（ｂ）はインナーリードボンディング後の状態を
示している。
ディング工程をインナーリード近傍を拡大して示す図で
あり、（ａ）はインナーリードボンディング前の状態を
示し、（ｂ）はインナーリードボンディング後の状態を
示している。
１０ ＩＣチップ １２ バンプ １４ バンプメッキ層 ２０ ベーステープ ２２ デバイスホール ２４ アウターリードホール ２６ 接着剤 ２８ スプロケットホール ３０ リード ３０ａ インナーリード ３０ｂ アウターリード ３２ リードメッキ層 ３４ メッキ拡散層
Claims (5)
- 【請求項１】デバイスホールが開口されたベーステープ
と、 前記ベーステープ上に形成されたリードであって、前記
デバイスホールの内側に位置してリードメッキ層が形成
されていないインナーリードと、前記デバイスホールの
外側に位置してリードメッキ層が形成されたアウターリ
ードとを有する、リードと、 前記デバイスホール部分に位置するＩＣチップと、 前記ＩＣチップ上に形成されたバンプと、 前記バンプ上に形成されたバンプメッキ層であって、前
記インナーリードと接合された、バンプメッキ層と、 を備えたことを特徴とする半導体装置。 - 【請求項２】前記リードは銅から形成されており、 前記リードメッキ層と前記バンプメッキ層とは、スズか
ら構成されている、 ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】デバイスホールが開口されたベーステープ
にリードを形成し、前記リードのうち前記デバイスホー
ルの内側に位置する部分をインナーリードとし、前記リ
ードのうち前記デバイスホールの外側に位置する部分を
アウターリードとする工程と、 前記インナーリードにはリードメッキ層を形成しないよ
うに、前記アウターリードにリードメッキ層を形成する
工程と、 ＩＣチップ上にバンプを形成する工程と、 前記バンプ上にバンプメッキ層を形成する工程と、 前記インナーリードと前記バンプメッキ層とを接合する
工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項４】前記バンプと前記バンプメッキ層とを形成
する工程は、 前記ＩＣチップ上にレジストを塗布する工程と、 前記レジストを露光、現像して、所定のパターンにパタ
ーニングする工程と、 前記ＩＣチップに電解メッキを施すことにより、前記バ
ンプを形成する工程と、 前記ＩＣチップにさらに電解メッキを施すことにより、
前記バンプ上にバンプメッキ層を形成する工程と、 前記レジストを剥離する工程と、 を備えたことを特徴とする請求項３に記載の半導体装置
の製造方法。 - 【請求項５】前記リードを形成する工程では、銅を用い
て前記リードを形成し、 前記リードメッキ層を形成する工程では、スズを用いて
前記リードメッキ層を形成し、 前記バンプを形成する工程では、金を用いて前記バンプ
を形成し、 前記バンプメッキ層を形成する工程では、スズを用いて
前記バンプメッキ層をを形成する、 ことを特徴とする請求項３又は請求項４に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332685A JPH11168120A (ja) | 1997-12-03 | 1997-12-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9332685A JPH11168120A (ja) | 1997-12-03 | 1997-12-03 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11168120A true JPH11168120A (ja) | 1999-06-22 |
Family
ID=18257743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9332685A Pending JPH11168120A (ja) | 1997-12-03 | 1997-12-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11168120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7043382B2 (en) | 2003-02-18 | 2006-05-09 | Samsung Electronics Co., Ltd. | Low voltage swing bus analysis method using static timing analysis tool |
-
1997
- 1997-12-03 JP JP9332685A patent/JPH11168120A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7043382B2 (en) | 2003-02-18 | 2006-05-09 | Samsung Electronics Co., Ltd. | Low voltage swing bus analysis method using static timing analysis tool |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| JP2894254B2 (ja) | 半導体パッケージの製造方法 | |
| JPH1012765A (ja) | 半導体パッケージ及び製造方法 | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10308419A (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| US5311056A (en) | Semiconductor device having a bi-level leadframe | |
| JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
| US6024274A (en) | Method for tape automated bonding to composite bumps | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JPH11168120A (ja) | 半導体装置及びその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP4012527B2 (ja) | 電子部品の製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP4033090B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP2718146B2 (ja) | 電子部品の製造方法 | |
| JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0510365Y2 (ja) | ||
| JPH06232317A (ja) | 多端子電子部品とその製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH1154553A (ja) | バンプを有する電子部品及びその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |