JP4033090B2 - 半導体装置用テープキャリアの製造方法 - Google Patents

半導体装置用テープキャリアの製造方法 Download PDF

Info

Publication number
JP4033090B2
JP4033090B2 JP2003321895A JP2003321895A JP4033090B2 JP 4033090 B2 JP4033090 B2 JP 4033090B2 JP 2003321895 A JP2003321895 A JP 2003321895A JP 2003321895 A JP2003321895 A JP 2003321895A JP 4033090 B2 JP4033090 B2 JP 4033090B2
Authority
JP
Japan
Prior art keywords
tape
heat
pet
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003321895A
Other languages
English (en)
Other versions
JP2005093544A (ja
Inventor
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003321895A priority Critical patent/JP4033090B2/ja
Publication of JP2005093544A publication Critical patent/JP2005093544A/ja
Application granted granted Critical
Publication of JP4033090B2 publication Critical patent/JP4033090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子部品素子を搭載するTAB(Tape Automated Bonding)テープ、BGA(Ball Grid Array)テープ、COF(Chip On Film)テープ等の半導体装置用テープキャリアの製造方法に関し、特に、安価なポリエチレンテレフタラート(PET)を絶縁性基材に用いることを可能とし、生産性の高い半導体装置用テープキャリアの製造方法に関する。
今日、パソコンや携帯電話などに見られるように、各種電子機器の小形化、高機能化、高速化などの性能の進歩は目覚しいものがある。これらを支えているのはLSI(Large Scale Integration)を初めとする各種半導体デバイスと実装技術の革新である。このため、パッケージ技術の果たす役割が以前にも増して一層重要となってきている。
従来、パッケージはQFP(Quad Flat Package)、TSOP(Thin Small Outline Package)などのプラスチックパッケージが主流であった。しかし、更なる実装密度向上の要求から、最近はBGAに代表されるエリアアレイ端子形パッケージが高密度実装パッケージの中心になってきている。
TABは、元々は規格化されたフォーマットで作られた長尺のフィルムキャリア(TABテープ)を用いて、バンプ付きICチップを連続的に組み込んでいくボンディング技術を指す言葉である。TABテープは、これまでLCDドライバーIC用途を中心に発展してきたが、LSIの高集積化、多ピン化、高速化の進展に対応したBGA等のエリアアレイタイプパッケージの実用化に伴い、これらの用途においても中心的な電子部品搭載基板の―つに成長してきている。
最も一般的な従来のTABテープの製造方法は、以下の通りである。耐熱性絶縁フィルムとして、耐薬品性、機械的強度にも優れたポリイミドテープが用いられる。熱硬化性接着剤を塗布したポリイミドテープにコマ送り穴(スプロケットホール)、デバイスホール、アウターリードホール等の各穴をパンチングで開口する。次に、熱硬化性接着剤と銅箔を熱を加えながら貼り合せる(ラミネート)。この上にフォトレジストを塗布した後、露光および現像を行い、必要なパターンの形に耐薬品性のレジスト膜を形成する。これに塩化第二鉄、塩化第二銅水溶液等のエッチング液をスプレーして不要な銅箔を溶解除去し、微細銅箔パターンを形成するのである。必要に応じて絶縁性レジスト膜を塗布した後、パッケージ組立に必要なスズめっき、金めっきなどのめっき処理を施し、TABテープが完成する。
TABテープとICの電極パッドの接合方法は、TABテープのフライングリードとアルミニウム電極上の金バンプとの一括熱圧着によるILB(Inner Lead Bonding)法が一般的である。このためTABテープのIC搭載部には開口(デバイスホール)が開けられ、インナーリードを突出させるフライングリード構造となる。
液晶は今や携帯端末に積極的に使用されるようになってきたため、テープ材における配線微細化の要求が益々増大している。インナーリードピンピッチが狭くなると、主にリードの変形のため、フライングリードの製造が困難になってくる。そこでポリイミドテープ上のめっき処理済み銅箔配線にICをフリップチップ(FC)接合するCOF(Chip On Film)が急速に広まり始めている。
ところでICの電極と基材上のインナーリードの接合を、従来のTAB用インナーリードボンダの改造で行う動きが活発化している。このためには、テープ面側から電極とリードを透かしてアライメントし、ボンディングする方法が採られるため、ポリイミドテープ材は透明性が要求される。
現在、COF用テープ材に有効な基材は、透明なポリイミドテープにニッケル合金をスパッタリング成膜し、これを陰極として電気めっきで銅箔を成膜する方法(メタライジング法)で製造されている。
ポリイミドテープをBGA(Ball Grid Array)用基材として用いる場合には、テープの銅箔パターンとICの電極パッドとの接続は、金ワイヤボンディング法が適用されることが多い。この場合、テープの銅箔配線パターン上にはニッケルめっきを下地めっき層として金めっきが施される。また、配線パターンの裏面のビアホール底部にも、はんだボール付けのためにニッケル下地の金めっきが施される。
一方、ポリイミドテープより安価なポリエチレンテレフタラート(PET)を用いた従来の電子部品搭載基板の製造方法が知られている(例えば、特許文献1参照。)
この従来の電子部品搭載基板の製造方法は、絶縁性基板上に印刷を繰り返して多層基板を形成する場合の絶縁性基板としてPETを用いるものであり、PET基板を予め全工程で加わる最も高い温度以上で加熱処理(例えば、160℃で5分間)することにより、その後の熱収縮を抑制することができる。
特開平10−112586号公報
しかし、基材にポリイミドを用いた従来のTABテープによると、ポリイミドは、耐熱性、耐薬品性、機械的強度が有機材料の中では際だって高く、またフィルム状に加工しやすいため、TABテープの基材としては最適であるが、ポリイミドテープの価格が高く、製品のコスト高を招くという問題がある。
特許文献1の従来例によると、枚葉式のPET基板上に印刷法で絶縁性パターンと導電性パターンを形成して多層基板を作製するものであり、生産性が悪い。
従って、本発明の目的は、安価なポリエチレンテレフタラート(PET)を絶縁性基材に用いることを可能とし、生産性の高い半導体装置用テープキャリアの製造方法を提供することにある
発明は、上記目的を達成するため、予め150〜160℃に加熱処理されて熱収縮率が低減されたポリエチレンテレフタラートテープからなる耐熱性絶縁材を作製し、前記耐熱性絶縁材上に接着剤を塗布して接着剤層を形成し、前記耐熱性絶縁材上に前記接着剤層を介して銅箔を貼り合わせることにより銅層を形成し、前記銅層をフォトエッチング法により加工して微細配線を形成することを特徴とする半導体装置用テープキャリアの製造方法を提供する。
発明によれば、耐熱性絶縁材として予め加熱処理されたポリエチレンテレフタラートテープ(PET)を用いることにより、その後の熱処理においてPETテープの熱収縮が小さくなる。また、テープ状のPETを用いることにより、生産性が高くなる。
本発明の半導体装置用テープキャリアの製造方法によれば、耐熱性絶縁材として予め加熱処理されたポリエチレンテレフタラート(PET)テープを用いることにより、その後の熱処理においてPETテープの熱収縮が小さくなる。従って、ポリイミドテープの1/10以下の価格のPETテープを基材に用いることができ、これにより材料費を低減でき、低コストのフレキシブルな半導体装置用テープキャリアを提供することができる。また、テープ状のPETを用いることにより、連続的に微細配線を形成できるので、生産性が高くなる。
本発明の実施の形態に係る半導体装置用テープキャリアとしてのTABテープの製造方法を説明する。まず、長尺状のPETテープを作製した後、PETテープの熱収縮を防止するための予備加熱処理を行う。加熱条件は、全工程で加わる最高温度よりも高い温度で行う。また、加熱温度に応じた加熱時間で行う。例えば、加熱温度150℃の場合、加熱時間は10〜30分間、加熱温度160℃の場合、加熱時間5〜10分間が望ましい。150℃を下回る温度では熱収縮を防止できるほどにPETテープは変質しない。また、160℃を超える温度では、PET自体の耐熱限界に近づくため、加熱変形を起こす場合がある。
次に、PETテープに熱硬化性接着剤を塗布し、コマ送り穴(スプロケットホール)、デバイスホール、アウターリードホール等の各穴をパンチングで開口する。次に、熱硬化性接着剤と銅箔を熱を加えながら貼り合せる(ラミネート)。この上にフォトレジストを塗布した後、露光および現像を行い、必要なパターンの形に耐薬品性のレジスト膜を形成する。これに塩化第二鉄、塩化第二銅水溶液等のエッチング液をスプレーして不要な銅を溶解除去し、微細銅箔パターンを形成する。必要に応じて絶縁性レジスト膜を塗布した後、パッケージ組立に必要なスズめっき、金めっきなどのめっき処理を施し、TABテープが完成する。
この実施の形態によれば、PETテープを加熱温度150℃、加熱時間5分で予備加熱処理することにより、収縮率は0.03%と小さくなるので、150℃程度までの組立温度であれば、PETを用いたTABテープは加熱に耐え、パッケージ組立性に影響は及ぼさない。従って、金ワイヤボンディングに超音波を併用することにより加熱温度を100〜150℃と低温度化できるので、超音波併用熱圧着の金ワイヤボンディングによりICを電気的に接続するBGA用テープ基板に適用することができる。
なお、銅箔は、耐熱性絶縁材にスパッタリング法、蒸着法、イオンプレーティング法等の乾式成膜法により薄い金属層を形成した後、金属層を陰極としてめっき法により成膜してもよい。例えば、テープキャリア上に電子部品素子をフリップチップ接合するCOFにおいては、現在ポリイミドテープに数nmの厚さのニッケル系合金膜をスパッタリング法により成膜し、これを陰極としてめっき法で銅を数μmの厚さに成膜させるメタライジング法によるテープ基材が用いられるが、この材料においてもポリイミドの代わりに、予め加熱処理を行ったPETテープを用いることができる。
また、銅箔は、耐熱性絶縁材にスパッタリング法、蒸着法、イオンプレーティング法等の乾式成膜法により成膜したものでもよい。
図1は、本発明の実施例に係るBGAタイプのLSI搭載用TABテープ基板の製造工程を示す。なお、同図は便宜上1つのLSI搭載部を示す。まず、幅70mm、厚さ100μm、長さ約40mの長尺状のPETテープ1を作製する(工程イ)。次に、そのPETテープ1をリール状に巻回した状態で150℃の恒温槽に入れて30分間加熱する(工程ロ)。次に、PETテープ1の片面に熱硬化性接着剤(巴川製紙所;Xタイプ)2を厚さ12μm塗布する(工程ハ)。次に、接着剤2付きのPETテープ1に金型を用いてスプロケットホールおよびはんだボール搭載用ビアホール3を開口する(工程ニ)。次に、PETテープ1を140℃に加熱しながら、18μm厚の銅箔(三井金属;FQ−VrLP)4をロールラミネータを用いて加圧して貼り合せ、銅箔4/接着剤2/PETテープ1の3層構成からなる複合材5を製造する(工程ホ)。
複合材5の銅箔4に液状のフォトレジストを塗布した後、露光および現像工程を経て、レジスト膜による微細配線パターン4aを描画した後、塩化第二鉄水溶液をスプレーしてレジスト膜に覆われていない銅箔露出部分をエッチング除去し(工程ヘ)、次いでレジスト膜を溶剤で剥離除去する表面処理を行い、テープの長手方向に沿って複数のLSI搭載部に微細配線パターン4aを有するテープ基板を製造する(工程ト)。最小配線ピッチは60μm(配線幅30μm、配線間隔30μm)である。その後、テープ基板上の所望の位置にソルダーレジスト(アサヒ化学研究所;CCR−232GF)をスクリーン印刷法で、厚さ35μmになるように塗布した後、露出しているリード上に電気めっき法でニッケルを約1μm成膜し、次いで金を約0.5μm成膜することで、ワイヤボンディング法による接合を行い、BGAタイプのLSI搭載用TABテープが完成する。
(参考例)
図2は、本発明の参考例に係るフリップチップ接合によるIC搭載用COFテープ基板の製造工程を示す。なお、同図は便宜上1つのIC搭載部を示す。まず、幅70mm、厚さ100μm、長さ約40mの長尺状のPETテープ1を作製する(工程イ)。次に、そのPETテープ1をリール状に巻回した状態で150℃の恒温槽に入れて30分間加熱する(工程ロ)。次に、PETテープ1をスパッタリング装置の真空チャンバーに入れて、その片面にニッケル−20%クロム膜を厚さ約10nm成膜し、更にその上に連続して銅箔のシード層6をスパッタリング法で厚さ200nm成膜する(工程ハ)。スパッタリング処理済のPETテープ1を銅めっき装置に設置し、シード層6を陰極としてめっき液中で通電し、シード層6上に銅めっき7を約8μmの厚さで施す(工程ニ)。
銅膜付きPETテープの幅方向両端にパンチング法でスプロケットホールを開口した後、フォトエッチング法で微細配線パターン4aを形成する(工程ホ)。次に、レジスト膜を溶剤で剥離除去する表面処理を行い、テープの長手方向に沿って複数のIC搭載部に微細配線パターン4aを有するテープ基板を製造する(工程ヘ)。COF用テープにはデバイスホールが開口されておらず、したがってデバイスホールからインナーリードが突出した構造ではない。PETテープの透明性は良いことから、リードとICチップの電極パッドとのアライメントは、PETテープ側からCCDカメラにより認識できる。
本発明の実施例に係るBGAタイプのLSI搭載用TABテープ基板の製造方法を示す工程図である。 本発明の参考例に係るフリップチップ接合によるIC搭載用COFテープ基板の製造方法を示す工程図である。
符号の説明
1 PETテープ
2 熱硬化性接着剤
3 はんだボール搭載用ビアホール
4 銅箔
4a 微細配線パターン
5 複合材
6 シード層
7 銅めっき

Claims (2)

  1. 予め150〜160℃に加熱処理されて熱収縮率が低減されたポリエチレンテレフタラートテープからなる耐熱性絶縁材を作製し、
    前記耐熱性絶縁材上に接着剤を塗布して接着剤層を形成し、
    前記耐熱性絶縁材上に前記接着剤層を介して銅箔を貼り合わせることにより銅層を形成し、
    前記銅層をフォトエッチング法により加工して微細配線を形成することを特徴とする半導体装置用テープキャリアの製造方法。
  2. 前記微細配線の形成は、長尺の前記ポリエチレンテレフタラートテープの長手方向に沿って設けられた複数の電子部品素子の搭載位置に連続的に行うものであることを特徴とする請求項記載の半導体装置用テープキャリアの製造方法。
JP2003321895A 2003-09-12 2003-09-12 半導体装置用テープキャリアの製造方法 Expired - Fee Related JP4033090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003321895A JP4033090B2 (ja) 2003-09-12 2003-09-12 半導体装置用テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003321895A JP4033090B2 (ja) 2003-09-12 2003-09-12 半導体装置用テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2005093544A JP2005093544A (ja) 2005-04-07
JP4033090B2 true JP4033090B2 (ja) 2008-01-16

Family

ID=34453431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003321895A Expired - Fee Related JP4033090B2 (ja) 2003-09-12 2003-09-12 半導体装置用テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP4033090B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694482B2 (ja) 2003-07-24 2011-06-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複合型の装置及び個人に基づく認可されたドメインのアーキテクチャ
JP2007150099A (ja) * 2005-11-29 2007-06-14 Hitachi Cable Ltd 配線基板及びその製造方法並びに配線基板を用いた電子部品の製造方法及びその装置
US8348082B2 (en) * 2008-01-18 2013-01-08 Tab It Llc Pull-tab sealing member

Also Published As

Publication number Publication date
JP2005093544A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100718172B1 (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
TW200522828A (en) Printed wiring board and semiconductor device
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
US20110100549A1 (en) Method for manufacturing component-embedded module
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
KR100861246B1 (ko) Cof필름 캐리어 테이프 및 그 제조 방법
JP4033090B2 (ja) 半導体装置用テープキャリアの製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP3772843B2 (ja) Cof用フレキシブルプリント配線基板
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JPH06177315A (ja) 多層リードフレーム
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JP3562810B2 (ja) フレキシブル配線基材及びその製造方法
JP2001007250A (ja) パッケージ基板
JPH0510365Y2 (ja)
JP2004006523A (ja) Cofフィルムキャリアテープ
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法
JP3611833B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP2001358182A (ja) 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4080681B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
JP2008218912A (ja) 電子部品搭載用基材の製造方法及び電子部品搭載用基材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees