JPH0347581B2 - - Google Patents
Info
- Publication number
- JPH0347581B2 JPH0347581B2 JP59128920A JP12892084A JPH0347581B2 JP H0347581 B2 JPH0347581 B2 JP H0347581B2 JP 59128920 A JP59128920 A JP 59128920A JP 12892084 A JP12892084 A JP 12892084A JP H0347581 B2 JPH0347581 B2 JP H0347581B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- mounted integrated
- electrically connected
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 description 11
- 230000005856 abnormality Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010618 wire wrap Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、特にマルチチツプパツケージ型の実
装集積回路装置の特性試験装置に関する。
装集積回路装置の特性試験装置に関する。
［発明の技術的背景］
近年、電子機器構成部品の高密度化に対応して
１つのパツケージ内に複数のICチツプを搭載し
てなるマルチチツプパツケージ型の実装集積回路
装置が各種開発されている。
１つのパツケージ内に複数のICチツプを搭載し
てなるマルチチツプパツケージ型の実装集積回路
装置が各種開発されている。
このようなマルチチツプパツケージ型の集積回
路装置としては、たとえば第３図に断面的に示す
ごとく、表層部１ａおよび内層部１ｂに導体パタ
ーン２を形成し、かつ端子ピン３，３，…を延出
させたセラミツク多層基板１上に複数のICチツ
プ４，４，…およびコンデンサなどの受動部品
５，５，…を搭載し、これらと導体パターン２と
を電気的に接続し、さらに封止蓋体６を固着させ
た構造のものが知られている。
路装置としては、たとえば第３図に断面的に示す
ごとく、表層部１ａおよび内層部１ｂに導体パタ
ーン２を形成し、かつ端子ピン３，３，…を延出
させたセラミツク多層基板１上に複数のICチツ
プ４，４，…およびコンデンサなどの受動部品
５，５，…を搭載し、これらと導体パターン２と
を電気的に接続し、さらに封止蓋体６を固着させ
た構造のものが知られている。
ところで、このようなマルチチツプパツケージ
型の実装集積回路装置を製造する場合、各部品の
加工、組付け終了後に電気的特性試験が行なわれ
ている。一般に、この電気的特性試験は、封止蓋
体６を固着する前に特性試験装置のプローブを導
体パターン２の各部分に接触させ、電圧値や抵抗
値などを測定することにより行われているが、外
部光によるICチツプ４，４，…の特性変化を考
慮した場合は、特性試験は封止蓋体６の固着後に
も行なわれている。すなわち、セラミツク多層基
板１から延出している端子ピン３，３，…に特性
試験装置の測定端子を接触させて各測定を行なつ
ている。
型の実装集積回路装置を製造する場合、各部品の
加工、組付け終了後に電気的特性試験が行なわれ
ている。一般に、この電気的特性試験は、封止蓋
体６を固着する前に特性試験装置のプローブを導
体パターン２の各部分に接触させ、電圧値や抵抗
値などを測定することにより行われているが、外
部光によるICチツプ４，４，…の特性変化を考
慮した場合は、特性試験は封止蓋体６の固着後に
も行なわれている。すなわち、セラミツク多層基
板１から延出している端子ピン３，３，…に特性
試験装置の測定端子を接触させて各測定を行なつ
ている。
［背景技術の問題点］
しかしながら、実装集積回路装置の特性はパラ
メータが多いため、このように端子ピン３，３，
…のみからの測定では、完全な特性検査を行なう
ことはできず、異常が認められた場合でも、その
発生位置を正確に把握することは困難である。こ
のため異常発生を正確に把握するためには、封止
蓋体６を取り外して内部接続部分の測定を行なわ
なければらないが、前記のようにICチツプの封
止状態での特性と、露出状態での特性とが異なる
場合には、封止蓋体６を取り外してしまうと異常
そのものが検出されないおそれがある。
メータが多いため、このように端子ピン３，３，
…のみからの測定では、完全な特性検査を行なう
ことはできず、異常が認められた場合でも、その
発生位置を正確に把握することは困難である。こ
のため異常発生を正確に把握するためには、封止
蓋体６を取り外して内部接続部分の測定を行なわ
なければらないが、前記のようにICチツプの封
止状態での特性と、露出状態での特性とが異なる
場合には、封止蓋体６を取り外してしまうと異常
そのものが検出されないおそれがある。
一方、封止するICチツプ上に、内部回路検査
パツドを設けておき、このパツトに電気的に接続
する導体孔を回路基板の裏面側に導出・形成して
おくことによつて、その導体孔に検査プローブを
挿入し強制的に所要の電圧を加えて内部回路を検
査し得る旨、特開昭58−192333号公報に一般的に
開示されている。つまり、検査可能な方法が一般
論として開示されているが、具体的な手段ないし
検査装置についての開示はなされていない。
パツドを設けておき、このパツトに電気的に接続
する導体孔を回路基板の裏面側に導出・形成して
おくことによつて、その導体孔に検査プローブを
挿入し強制的に所要の電圧を加えて内部回路を検
査し得る旨、特開昭58−192333号公報に一般的に
開示されている。つまり、検査可能な方法が一般
論として開示されているが、具体的な手段ないし
検査装置についての開示はなされていない。
また、超LSIのICチツプを用いて実装集積回路
装置が構成されている場合には、導体パターン２
が緻密に形成され、内部接続も複雑にされている
ので測定が非常に困難であるという問題があつ
た。
装置が構成されている場合には、導体パターン２
が緻密に形成され、内部接続も複雑にされている
ので測定が非常に困難であるという問題があつ
た。
［発明の目的］
本発明はこのような従来の事情に対処してなさ
れたもので、封止蓋体を被着させた状態でも、内
部の異常発生位置を正確に検出することができる
実装集積回路装置の特性試験をきわめて容易に行
なうことができる特性試験装置の提供を目的とす
るものである。
れたもので、封止蓋体を被着させた状態でも、内
部の異常発生位置を正確に検出することができる
実装集積回路装置の特性試験をきわめて容易に行
なうことができる特性試験装置の提供を目的とす
るものである。
［発明の概要］
すなわち本発明に係る特性試験装置は、被試験
体としての実装集積回路装置装着部に、端子ピン
が導出されかつ、実装集積回路装置基板のICチ
ツプを搭載しない面側に端子ピンと直接電気的に
接続されていない導体パターンに電気的に接続さ
れた露出導体パツドが形成された集積回路装置を
装着して特性試験を行なうように構成された特性
試験装置であつて、 前記装着される実装集積回路装置の端子ピンと
対応して被試験体装着部位置にソケツトが配設さ
れ、前記ソケツト間の所定位置に実装集積回路装
置の露出導体パツドに対接可能な弾性接触端子が
突設されて成ることを特徴とする。
体としての実装集積回路装置装着部に、端子ピン
が導出されかつ、実装集積回路装置基板のICチ
ツプを搭載しない面側に端子ピンと直接電気的に
接続されていない導体パターンに電気的に接続さ
れた露出導体パツドが形成された集積回路装置を
装着して特性試験を行なうように構成された特性
試験装置であつて、 前記装着される実装集積回路装置の端子ピンと
対応して被試験体装着部位置にソケツトが配設さ
れ、前記ソケツト間の所定位置に実装集積回路装
置の露出導体パツドに対接可能な弾性接触端子が
突設されて成ることを特徴とする。
［発明の実施例］
以下本発明の詳細を図面に示す一実施例につい
て説明する。
て説明する。
第１図は本発明方法の適用される実装集積回路
装置を示す横断面図であり、先に述べた第３図と
共通する部分には共通の符号が付されている。
装置を示す横断面図であり、先に述べた第３図と
共通する部分には共通の符号が付されている。
第１図において１はセラミツク多層基板を示し
ており、表層部１ａおよび内層部１ｂには導体パ
ターン２が形成されている。また、セラミツク多
層基板１の縁部からは実装用の端子ピン３，３，
…が延出している。なお、これら端子ピン３，
３，…は導体パターン２の一部分と直接電気的に
接続されている。そして、セラミツク多層基板１
上には比較的多数のICチツプ４，４，…および
デカツプリングコンデンサなどの受動部品５，
５，…が搭載され、これらが導体パターン２の所
定部分と電気的に接続されている。さらにこれら
を覆つてコバールなどからなる封止蓋体６が、た
とえば半田付けやろう付けにより固着されてい
る。
ており、表層部１ａおよび内層部１ｂには導体パ
ターン２が形成されている。また、セラミツク多
層基板１の縁部からは実装用の端子ピン３，３，
…が延出している。なお、これら端子ピン３，
３，…は導体パターン２の一部分と直接電気的に
接続されている。そして、セラミツク多層基板１
上には比較的多数のICチツプ４，４，…および
デカツプリングコンデンサなどの受動部品５，
５，…が搭載され、これらが導体パターン２の所
定部分と電気的に接続されている。さらにこれら
を覆つてコバールなどからなる封止蓋体６が、た
とえば半田付けやろう付けにより固着されてい
る。
以上の部分は従来から知られているマルチチツ
プ型の実装集積回路装置と同様の構成であるが、
本発明の特性試験装置が適用される実装集積回路
装置においては、セラミツク多層基板１の表層部
１ｃ、すなわちICチツプ４，４，…が搭載され
ていない面側に、露出導体パツド７，７，…が格
子状に配列するよう形成されている。しかして、
これら露出導体パツド７，７，…は、導体パター
ン２の、端子ピン３，３，…と直接電気的に接続
されていない部分、たとえばICチツプ間の相互
接続部分、ICチツプと受動部品間の接続部分な
どと電気的に接続されている。
プ型の実装集積回路装置と同様の構成であるが、
本発明の特性試験装置が適用される実装集積回路
装置においては、セラミツク多層基板１の表層部
１ｃ、すなわちICチツプ４，４，…が搭載され
ていない面側に、露出導体パツド７，７，…が格
子状に配列するよう形成されている。しかして、
これら露出導体パツド７，７，…は、導体パター
ン２の、端子ピン３，３，…と直接電気的に接続
されていない部分、たとえばICチツプ間の相互
接続部分、ICチツプと受動部品間の接続部分な
どと電気的に接続されている。
第２図は本発明の特性試験装置の構成を説明す
る図である。
る図である。
第２図は、第１図に示した実装集積回路装置、
すなわち、端子ピンが導出されかつ、基板のIC
チツプを搭載しない面側に端子ピンと直接電気的
に接続されていない導体パターンに電気的に接続
された露出導体パツドが形成された実装集積回路
装置Ａを、本発明の特性試験装置Ｂの被試験体装
着部に装着した状態を示す横断面図である。
すなわち、端子ピンが導出されかつ、基板のIC
チツプを搭載しない面側に端子ピンと直接電気的
に接続されていない導体パターンに電気的に接続
された露出導体パツドが形成された実装集積回路
装置Ａを、本発明の特性試験装置Ｂの被試験体装
着部に装着した状態を示す横断面図である。
この特性試験装置Ｂの被試験体装着部には、基
板８上の、実装集積回路装置Ａの端子ピン３，
３，…と対応する位置にソケツト９，９が配設さ
れ、このソケツト９，９間にあつて前記実装集積
回路装置の露出導体パツド７，７，…と対接可能
な位置に、後述する弾性接触端子１０，１０，…
が突設されている。
板８上の、実装集積回路装置Ａの端子ピン３，
３，…と対応する位置にソケツト９，９が配設さ
れ、このソケツト９，９間にあつて前記実装集積
回路装置の露出導体パツド７，７，…と対接可能
な位置に、後述する弾性接触端子１０，１０，…
が突設されている。
そして、ソケツト９，９および弾性接触端子１
０，１０，…は基板８上の導体パターン（図示せ
ず）あるいはワイヤラツピングなどにより測定を
行なう機器の入出力部と電気的に接続されてい
る。しかして、この弾性接触端子１０，１０，…
は一般にスプリング・コンタクト・プローブある
いはポゴピンと呼ばれている端子部品であり、導
体製の筒体１０ａと、この筒体１０ａ内に収納さ
れ、コイルスプリング（図示せず）により外方に
向けて付勢された導体棒１０ｂとからなつてい
る。
０，１０，…は基板８上の導体パターン（図示せ
ず）あるいはワイヤラツピングなどにより測定を
行なう機器の入出力部と電気的に接続されてい
る。しかして、この弾性接触端子１０，１０，…
は一般にスプリング・コンタクト・プローブある
いはポゴピンと呼ばれている端子部品であり、導
体製の筒体１０ａと、この筒体１０ａ内に収納さ
れ、コイルスプリング（図示せず）により外方に
向けて付勢された導体棒１０ｂとからなつてい
る。
導体棒１０ｂは、実装集積回路装置Ａの端子ピ
ン３，３，…がソケツト９，９に挿入されると頂
部１０ｃが実装集積回路装置Ａの露出導体パツド
７，７，…にある程度の押圧力をもつて接触す
る。その結果、実装集積回路装置Ａの導体パター
ン２の各部分が先に述べた端子ピン３，３，…と
直接接続されていない部分も含めて確実に測定機
器に接続される。
ン３，３，…がソケツト９，９に挿入されると頂
部１０ｃが実装集積回路装置Ａの露出導体パツド
７，７，…にある程度の押圧力をもつて接触す
る。その結果、実装集積回路装置Ａの導体パター
ン２の各部分が先に述べた端子ピン３，３，…と
直接接続されていない部分も含めて確実に測定機
器に接続される。
そして、たとえば実装集積回路装置Ａの端子ピ
ン３，３，…からの標準的な入出力特性および露
出導体パツド７，７，…間の標準的な電圧値、抵
抗値などを予め測定機器にインプツトしておき、
測定値と比較することにより異常を検出するよう
にしておけば、実装集積回路装置Ａを被試験体装
着部に装着するだけで特性試験を行うことができ
る。
ン３，３，…からの標準的な入出力特性および露
出導体パツド７，７，…間の標準的な電圧値、抵
抗値などを予め測定機器にインプツトしておき、
測定値と比較することにより異常を検出するよう
にしておけば、実装集積回路装置Ａを被試験体装
着部に装着するだけで特性試験を行うことができ
る。
本発明方法に係る特性試験装置は、上記ように
構成された実装集積回路装置の露出導体パツド
７，７，…を通じて内部の導体パターン２の各位
置における電圧値、および抵抗値などの測定を行
なうものである。したがつて、この特性試験装置
によれば、集積回路装置の内部に異常が認めら
れ、封止蓋体６を取り外してICチツプ４や受動
部品５の交換、あるいはボンデイングの変更など
を行なう必要がある場合でも、封止蓋体６の取り
外し前の測定で異常発生位置を正確に把握するこ
とができるので、交換、変更作業の段取りを直ち
に決定することができる。
構成された実装集積回路装置の露出導体パツド
７，７，…を通じて内部の導体パターン２の各位
置における電圧値、および抵抗値などの測定を行
なうものである。したがつて、この特性試験装置
によれば、集積回路装置の内部に異常が認めら
れ、封止蓋体６を取り外してICチツプ４や受動
部品５の交換、あるいはボンデイングの変更など
を行なう必要がある場合でも、封止蓋体６の取り
外し前の測定で異常発生位置を正確に把握するこ
とができるので、交換、変更作業の段取りを直ち
に決定することができる。
また、封止蓋体６の固着前あるいは取り外し後
に特性試験を行なう場合でも、この露出導体パツ
ド７，７，…を通じて特性試験装置と接続するこ
とによりプローブ接触位置の位置決め等が容易に
なつて、測定に伴う手数が大幅に減少する。
に特性試験を行なう場合でも、この露出導体パツ
ド７，７，…を通じて特性試験装置と接続するこ
とによりプローブ接触位置の位置決め等が容易に
なつて、測定に伴う手数が大幅に減少する。
なお、以上の実施例ではDIP型の実装集積回路
装置の特性検査に適用した場合を説明したが、た
とえばフラツトパツケージ型などの各種パツケー
ジの実装集積回路装置の特性検査にも適用するこ
とができる。
装置の特性検査に適用した場合を説明したが、た
とえばフラツトパツケージ型などの各種パツケー
ジの実装集積回路装置の特性検査にも適用するこ
とができる。
［発明の効果］
以上説明したように本発明の実装集積回路装置
の特性試験装置によれば、実装集積回路装置から
導出された端子ピンと対応する位置にソケツトを
配設するとともに、このソケツト間の所定位置に
前記集積回路装置の裏面側に設けられた露出導体
パツドに対接可能な弾性接触端子を突設したの
で、実装されているICチツプの内部回路の特性
試験を極めて容易に、かつ確実にまた精度よく行
なうことができる。
の特性試験装置によれば、実装集積回路装置から
導出された端子ピンと対応する位置にソケツトを
配設するとともに、このソケツト間の所定位置に
前記集積回路装置の裏面側に設けられた露出導体
パツドに対接可能な弾性接触端子を突設したの
で、実装されているICチツプの内部回路の特性
試験を極めて容易に、かつ確実にまた精度よく行
なうことができる。
第１図は本発明に係る特性試験装置を適用する
実装集積回路装置の構造を示す横断面図、第２図
は本発明の特性試験装置の要部の構造を示す横断
面図、第３図は従来のマルチチツプ型パツケージ
の実装集積回路装置の構造を示す横断面図であ
る。 １……セラミツク多層基板、２……導体パター
ン、３……端子ピン、４……ICチツプ、５……
受動部品、６……封止蓋体、７……露出導体パツ
ド、８……基板、９……ソケツト、１０……弾性
接触端子。
実装集積回路装置の構造を示す横断面図、第２図
は本発明の特性試験装置の要部の構造を示す横断
面図、第３図は従来のマルチチツプ型パツケージ
の実装集積回路装置の構造を示す横断面図であ
る。 １……セラミツク多層基板、２……導体パター
ン、３……端子ピン、４……ICチツプ、５……
受動部品、６……封止蓋体、７……露出導体パツ
ド、８……基板、９……ソケツト、１０……弾性
接触端子。
Claims (1)
- 【特許請求の範囲】 １ 被試験体としての実装集積回路装置装着部
に、端子ピンが導出されかつ、実装集積回路装置
基板のICチツプを搭載しない面側に端子ピンと
直接電気的に接続されていない導体パターンに電
気的に接続された露出導体パツドが形成された実
装集積回路装置を装着して特性試験を行なうよう
に構成された特性試験装置であつて、 前記装着される実装集積回路装置の端子ピンと
対応して被試験体装着部位置にソケツトが配設さ
れ、前記ソケツト間の所定位置に実装集積回路装
置の露出導体パツドに対接可能な弾性接触端子が
突設されて成ることを特徴とする特性試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128920A JPS617640A (ja) | 1984-06-22 | 1984-06-22 | 実装集積回路装置の特性試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128920A JPS617640A (ja) | 1984-06-22 | 1984-06-22 | 実装集積回路装置の特性試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617640A JPS617640A (ja) | 1986-01-14 |
| JPH0347581B2 true JPH0347581B2 (ja) | 1991-07-19 |
Family
ID=14996641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59128920A Granted JPS617640A (ja) | 1984-06-22 | 1984-06-22 | 実装集積回路装置の特性試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617640A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5427016B2 (ja) | 2008-12-24 | 2014-02-26 | カヤバ工業株式会社 | 減衰バルブ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562418A (en) * | 1979-06-19 | 1981-01-12 | Mazda Motor Corp | Lubrication regulator for engine |
| JPS5671948A (en) * | 1979-11-19 | 1981-06-15 | Hitachi Ltd | Ic chip |
| JPS58192333A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041726Y2 (ja) * | 1976-10-29 | 1985-12-19 | 富士通株式会社 | 半導体集積回路装置 |
-
1984
- 1984-06-22 JP JP59128920A patent/JPS617640A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562418A (en) * | 1979-06-19 | 1981-01-12 | Mazda Motor Corp | Lubrication regulator for engine |
| JPS5671948A (en) * | 1979-11-19 | 1981-06-15 | Hitachi Ltd | Ic chip |
| JPS58192333A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS617640A (ja) | 1986-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
| US6087842A (en) | Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry | |
| US7068039B2 (en) | Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US20050242824A1 (en) | Method and apparatus for non-contact testing and diagnosing electrical paths through connectors on circuit assemblies | |
| CN108666228B (zh) | 半导体设备及其检测设备和制造方法 | |
| JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
| JPH10239372A (ja) | 基板検査装置および基板検査方法 | |
| US20080061812A1 (en) | Component-attach test vehicle | |
| JPH0347581B2 (ja) | ||
| JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP2737774B2 (ja) | ウェハテスタ | |
| US20230207401A1 (en) | Analog sense points for measuring circuit die | |
| JPS626653B2 (ja) | ||
| JP2008203169A (ja) | 半導体測定装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH04364485A (ja) | 混成集積回路装置の検査方法 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPS6137776B2 (ja) | ||
| KR20050068118A (ko) | 프로브 카드의 니들 검사 장치 | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| JPS6347273B2 (ja) | ||
| KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 | |
| JPH0226387B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |