JP5599748B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5599748B2 JP5599748B2 JP2011068045A JP2011068045A JP5599748B2 JP 5599748 B2 JP5599748 B2 JP 5599748B2 JP 2011068045 A JP2011068045 A JP 2011068045A JP 2011068045 A JP2011068045 A JP 2011068045A JP 5599748 B2 JP5599748 B2 JP 5599748B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- contact
- pads
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Description
図1は本発明の実施の形態の半導体装置の製造方法によって組み立てられるPOPの構成の一例を示す側面図、図2は図1に示すPOPの下段パッケージの構造の一例を示す断面図、図3は図2に示すA部の構造を示す拡大部分断面図、図4は図2に示す下段パッケージの構造の一例を示す平面図、図5は図2に示す下段パッケージの構造の一例を示す裏面図である。
2 下段パッケージ(半導体装置)
3 上段パッケージ
4 半導体チップ
4a 主面
4b 裏面
4c 電極パッド
4d バンプ電極(突起電極)
5 配線基板
5a 上面(表面)
5b 下面(裏面)
5c プリスタックランド(表面パッド)
5d 外部端子用ランド(裏面パッド)
5e チップ用ランド(チップ接続用パッド)
5f 内部配線
5g ビア
5h LGAランド
5i 側面
6 半田ボール
7 半田ボール
8 半導体チップ
9 アンダフィル
10 配線基板
11 封止体
12 ソケット
13 ベース部
13a 第2コンタクトピン
13b 位置決めピン(位置決め部材)
13c 孔部
13d 凹部
13e 第3コンタクトピン
14 蓋部
14a 第1コンタクトピン
14b 位置決めピン
15 可動台座
15a 基板装着部
15b 基板載置面
15c 貫通孔
15d ポケット部(凹部)
15e 貫通孔
15f 壁部
15g 内周壁
16 バネ(弾性部材)
17 変換基板
18 テストボード
19 信号
20 片寄せ機構
20a 第1ブロック
20b 第1バネ
20c 第2ブロック
20d 第2バネ
21 テスタ
50 ソケット
51 ベース部
52 下段パッケージ
53 蓋部
54 コンタクトピン
55 半田ボール
56 凹部
57 コンタクトピン
58 位置決めピン
59 嵌合部
60 配線基板
60a プリスタックランド
61 ソケット
62 台座
63 弾性部材
Claims (14)
- (a)複数の第1パッドが形成された第1主面と、前記複数の第1パッドのそれぞれと電気的に接続された複数の第2パッドが形成され、前記第1主面とは反対側に位置する第2主面を有する配線基板の前記第1主面上に半導体チップを搭載し、かつ前記複数の第2パッドのそれぞれに複数の半田ボールを搭載することにより、半導体装置を組み立てる工程と、
(b)前記半導体装置をソケットに挿入し、前記複数の第1パッドと前記複数の半田ボールとに、前記ソケット内に設けられた複数のコンタクトピンをそれぞれ電気的に接触させる工程と、
(c)前記複数のコンタクトピンを介して、前記配線基板の導通テストを行う工程と、
を有し、
前記ソケットは、
複数の第1コンタクトピンと第1位置決めピンとを備え、前記半導体装置の上方に配置された蓋部と、
複数の第2コンタクトピンと、前記蓋部の前記第1位置決めピンが挿入された孔部が形成された第2位置決めピンと、を備え、前記半導体装置の下方に配置されたベース部と、
前記ベース部の前記複数の第2コンタクトピンのそれぞれが貫通する複数の孔と、前記ベース部の前記第2位置決めピンが挿入された貫通孔と、が形成され、前記半導体装置と前記ベース部との間に配置され、さらに前記半導体装置が載置された可動台座と、を有し、
前記(c)工程は、前記蓋部の前記第1位置決めピンが前記ベース部の前記第2位置決めピンの前記孔部に挿入されていることにより、前記蓋部は前記ベース部と前記第2コンタクトピンの配列方向に対して位置決めされ、さらに前記ベース部の前記第2位置決めピンが前記可動台座の前記貫通孔に挿入されていることにより、前記可動台座は前記ベース部と前記第2コンタクトピンの配列方向に対して位置決めされた状態で、前記複数の第1コンタクトピンのそれぞれを前記複数の第1パッドのそれぞれに接触させ、かつ前記複数の第2コンタクトピンのそれぞれを、前記複数の半田ボールのそれぞれに接触させて前記導通テストを行う、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(c)工程は、前記複数の半田ボールの内、少なくとも1つの半田ボールを、前記可動台座の対応する孔の内周壁に押し当てた状態で行う、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記ソケットは、片寄せ機構をさらに有し、
前記(c)工程は、前記片寄せ機構により前記半導体装置の前記配線基板の側面を押圧した状態で行う、半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記片寄せ機構は、前記配線基板の前記側面を前記可動台座の基板載置面に沿ってスライドして押圧するブロックと、前記ブロックに対して前記基板載置面に沿った弾性力を付与するバネと、を有する、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記可動台座は、前記第2位置決めピンの案内により、前記複数の第2コンタクトピンの延在方向に沿って自在に摺動することが可能である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記蓋部は、前記第2位置決めピンの前記孔部の案内により、前記複数の第2コンタクトピンの延在方向に沿って自在に摺動することが可能である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(c)工程は、前記複数の第1パッドと前記複数の第2パッドのそれぞれの間の配線抵抗を測定する、半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法において、
前記配線抵抗の測定は、前記複数の半田ボールの全てに対して行う、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(c)工程の後、前記導通テストによって選別された良品に対して製品特性検査を行う工程をさらに有する、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記可動台座は、弾性部材を介して前記ベース部に取り付けられている、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(a)工程は、
(a1)前記配線基板を準備する工程と、
(a2)前記配線基板の前記第1主面上に形成され、前記複数の第1パッドのそれぞれと電気的に接続された複数のチップ接続用パッドに前記半導体チップを電気的に接続する工程と、
(a3)前記複数の第2パッドのそれぞれに前記複数の半田ボールを搭載し、高温リフローすることにより前記複数の第2パッドと前記複数の半田ボールとを電気的に接続する工程と、を有する、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記(a2)工程では、前記半導体チップの複数の電極パッドのそれぞれの表面に設けられた複数の突起電極と、前記複数のチップ接続用パッドとをそれぞれ電気的に接続する、半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記複数の突起電極と前記複数のチップ接続用パッドとの接続は、前記半導体チップを加熱することにより予め前記複数のチップ接続用パッドに設けられた半田を溶融させて行う、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
(d)前記(c)工程の後、前記半導体装置の前記配線基板の前記第1主面上に別の半導体装置を搭載し、前記配線基板の前記複数の第1パッドと前記別の半導体装置の複数の半田ボールとをそれぞれ電気的に接続する工程をさらに有する、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068045A JP5599748B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置の製造方法 |
US13/417,266 US8603840B2 (en) | 2011-03-25 | 2012-03-11 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068045A JP5599748B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012202843A JP2012202843A (ja) | 2012-10-22 |
JP5599748B2 true JP5599748B2 (ja) | 2014-10-01 |
Family
ID=46877672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068045A Active JP5599748B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8603840B2 (ja) |
JP (1) | JP5599748B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130330846A1 (en) * | 2012-06-12 | 2013-12-12 | Jinbang Tang | Test vehicles for encapsulated semiconductor device packages |
US9590333B1 (en) * | 2016-01-04 | 2017-03-07 | Incavo Otax, Inc. | Low profile, integrated circuit test socket |
US9837747B2 (en) * | 2016-03-23 | 2017-12-05 | Texas Instruments Incorporated | Burn-in socket for packaged integrated circuits |
JP2018163087A (ja) * | 2017-03-27 | 2018-10-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置 |
US20190011497A1 (en) * | 2017-07-09 | 2019-01-10 | Texas Instruments Incorporated | Test Fixture with Sintered Connections Between Mother Board and Daughter Board |
EP3627978A1 (en) * | 2018-09-19 | 2020-03-25 | Infineon Technologies AG | Power semiconductor module arrangement and housing for a power semiconductor arrangement |
KR102642193B1 (ko) | 2018-10-24 | 2024-03-05 | 삼성전자주식회사 | 반도체 소자 테스트 장치, 방법 및 테스트 핸들러 |
JP6685526B1 (ja) * | 2019-10-11 | 2020-04-22 | ハイソル株式会社 | プローバ装置、及び計測用治具 |
US11353497B2 (en) * | 2020-03-27 | 2022-06-07 | Yamaichi Electronics Co., Ltd. | Test socket |
KR20220042634A (ko) | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 반도체 패키지 |
KR102629074B1 (ko) * | 2021-08-27 | 2024-01-24 | 주식회사 티에스이 | 반도체 패키지의 테스트 장치 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0372377U (ja) * | 1989-11-15 | 1991-07-22 | ||
JPH08306819A (ja) * | 1995-05-11 | 1996-11-22 | Toshiba Corp | 半導体装置並びに回路板及びその実装方法 |
US20010000765A1 (en) * | 1997-10-03 | 2001-05-03 | Enplas Corporation, A Japan Corporation | Socket for an electric device |
US6072322A (en) * | 1997-12-30 | 2000-06-06 | Intel Corporation | Thermally enhanced test socket |
US6359452B1 (en) * | 1998-07-22 | 2002-03-19 | Nortel Networks Limited | Method and apparatus for testing an electronic assembly |
SG98373A1 (en) * | 1998-11-25 | 2003-09-19 | Advantest Corp | Device testing apparatus |
US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
US6888362B2 (en) * | 2000-11-09 | 2005-05-03 | Formfactor, Inc. | Test head assembly for electronic components with plurality of contoured microelectronic spring contacts |
JP3795352B2 (ja) * | 2001-07-18 | 2006-07-12 | ユーディナデバイス株式会社 | 半導体モジュールの温度制御装置及び温度制御方法 |
JP3531644B2 (ja) * | 2002-05-31 | 2004-05-31 | 沖電気工業株式会社 | 半導体ソケットおよび該ソケットのプローブ交換方法 |
US6902410B2 (en) * | 2002-07-15 | 2005-06-07 | Enplas Corporation | Contact unit and socket for electrical parts |
JP2004075788A (ja) * | 2002-08-13 | 2004-03-11 | Nitto Denko Corp | アンダーフィル用接着フィルム及び半導体装置 |
JP2006200975A (ja) * | 2005-01-19 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法および検査装置および接触端子 |
US7884630B2 (en) * | 2005-03-11 | 2011-02-08 | Micronics Japan Co., Ltd. | IC carrie, IC socket and method for testing IC device |
US7262615B2 (en) * | 2005-10-31 | 2007-08-28 | Freescale Semiconductor, Inc. | Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections |
JP4767147B2 (ja) * | 2005-11-16 | 2011-09-07 | パナソニック株式会社 | 検査装置および検査方法 |
KR100843202B1 (ko) * | 2006-09-06 | 2008-07-02 | 삼성전자주식회사 | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 |
JP4854612B2 (ja) * | 2007-07-09 | 2012-01-18 | センサータ テクノロジーズ マサチューセッツ インコーポレーテッド | ソケット用アダプタ |
KR101341566B1 (ko) * | 2007-07-10 | 2013-12-16 | 삼성전자주식회사 | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 |
US7837481B1 (en) * | 2008-01-14 | 2010-11-23 | Xilinx, Inc. | Socket for an integrated circuit and a method of providing a connection in a socket |
US7785114B2 (en) * | 2008-06-30 | 2010-08-31 | Intel Corporation | Modification of connections between a die package and a system board |
CA2753890A1 (en) * | 2009-03-10 | 2010-09-16 | Johnstech International Corporation | Electrically conductive pins for microcircuit tester |
US8269516B1 (en) * | 2009-04-03 | 2012-09-18 | Xilinx, Inc. | High-speed contactor interconnect with circuitry |
JP2011013049A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | 回路試験用治具および回路試験方法 |
JP2011035283A (ja) * | 2009-08-05 | 2011-02-17 | Panasonic Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-03-25 JP JP2011068045A patent/JP5599748B2/ja active Active
-
2012
- 2012-03-11 US US13/417,266 patent/US8603840B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8603840B2 (en) | 2013-12-10 |
JP2012202843A (ja) | 2012-10-22 |
US20120244648A1 (en) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5599748B2 (ja) | 半導体装置の製造方法 | |
US10184956B2 (en) | Probe card | |
US11579190B2 (en) | Testing holders for chip unit and die package | |
US20080054434A1 (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
JP5342422B2 (ja) | 半導体装置およびその製造方法 | |
JP2009506553A (ja) | マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法 | |
KR100652518B1 (ko) | 수납식 적층 패키지 및 그를 이용한 반도체 모듈 | |
JP2004138405A (ja) | 半導体装置測定用プローブ | |
KR20130111401A (ko) | 반도체 모듈 | |
US8269516B1 (en) | High-speed contactor interconnect with circuitry | |
CN109585317B (zh) | 测试设备及测试方法 | |
KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
KR102270274B1 (ko) | 테스트 소켓 하우징 | |
KR102287237B1 (ko) | 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이 | |
JP2004138391A (ja) | 半導体装置の製造方法 | |
KR100871378B1 (ko) | Fbga 패키지 테스트 장치 | |
Chen et al. | Fan-out wafer level chip scale package testing | |
JP6697999B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR101113299B1 (ko) | 반도체 부품의 테스트용 소켓에 결합되는 피씨비 및 이를 이용한 반도체 부품의 테스트 방법 | |
JP2005353886A (ja) | 半導体装置、インターポーザ、半導体装置の製造方法及び半導体装置の検査方法 | |
JP2010038764A (ja) | 半導体パッケージの剥離試験方法及び半導体パッケージの剥離試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5599748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |