JP2010038764A - 半導体パッケージの剥離試験方法及び半導体パッケージの剥離試験装置 - Google Patents

Abstract

【課題】半導体パッケージの剥離を試験により検出すること。
【解決手段】パッケージ基板１０に、第１検査ボール１８ａ、第２検査ボールを設け、その第１検査ボール１８ａ、第２検査ボールを、最下層の絶縁層１９から最上層の絶縁層１９を経由して形成された配線を接続する。パッケージ基板１０の中央位置に、下面１０ｂ側に向いた力を付与するとともに、パッケージ基板１０の試験用押圧凹部２７に、上面１０ａ側に向いた力を付与して、第１検査ボール１８ａ、第２検査ボール間の通電状態を検出して剥離の有無を検出する。
【選択図】図５

Description

半導体パッケージの剥離試験方法及び半導体パッケージの剥離試験装置に関するものである。

近年、半導体チップ（ＬＳＩ）を搭載する半導体パッケージは、搭載される電子機器の小型化のため、薄型化と小型化がますます進められている。一方、半導体パッケージは、搭載する半導体チップの多機能化のため、外部入出力端子（ボール）が増加傾向にある。

そのため、例えば、半導体チップと略同一サイズ、及び多数のボールと多層構造のパッケージ基板を備えたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体パッケージなどが用いられるようになってきている。

ところで、この種の半導体パッケージは、例えば、半導体デバイスの製造時において、熱処理を行う時に封止樹脂やパッケージ基板などの各部材の熱膨張率がそれぞれ異なることから、一方向に湾曲する反りが発生し易かった。この反りは、半導体パッケージが薄くなればなるほど発生し易かった。

特に、多層構造の半導体パッケージにおいては、反りは、各層（インターポーザ）間を繋ぐ配線が断線するという問題を含んでいた。
そして、この反りによる剥離、即ち、剥離による断線は、試験によって検出することができなかった。

図９は、出荷前の半導体デバイス１００の試験装置による試験を示す。半導体デバイス１００は、多層構造の半導体パッケージ１０１に半導体チップ１０２を実装し、該半導体チップ１０２をパッケージ基板１０３上で樹脂１０４にて封止したものである。

半導体パッケージ１０１の外部入出力端子であるボール１０５に試験装置のプローブ１０６を電気的に接続する。ところで、ボール１０５とプローブ１０６との接続を確実にするために、半導体デバイス１００の上面からその上面全体を均一にプローブ１０６側へ押圧していた。従って、半導体デバイス１００は、上面全体が均一で押圧され、下面全体がプローブ１０６にて支えられているため、押圧力により剥離した部分は密着し、断線していた状態の配線が接続された状態になる。その結果、剥離による配線の断線を見逃してしまう虞があった。

開示された半導体パッケージの剥離試験方法及び半導体パッケージの剥離試験装置は、上記問題点を解決するためになされたものであって、半導体パッケージの剥離を試験により検出することを目的とする。

この半導体パッケージの剥離試験方法は、上面に半導体チップが実装される領域を有し、下面に複数の外部入出力端子が配設され、厚み方向が少なくとも複数の絶縁層が積層された多層構造で形成され、前記複数の絶縁層に基板配線及びビアが形成されたパッケージ基板の前記絶縁層間の剥離を検出する半導体パッケージの剥離試験方法であって、前記パッケージ基板に、一対の検査用外部端子を設け、その一対の検査用外部端子を、前記積層された複数の絶縁層間を経由して形成された配線を接続し、前記パッケージ基板の中央位置に、前記下面側に向いた力を付与するとともに、前記多層構造のパッケージ基板の少なくとも前記下面から２層以上の層の外周部下面に、前記上面側に向いた力を付与して、前記一対の検査用外部端子間の通電状態を検出して剥離の有無を検出するようにした。

この方法によれば、パッケージ基板の少なくとも下面から２層目以上の層の外周部下面に、上面側に向いた力を付与し、一対の検査用外部端子間の通電状態を検出して剥離の有無を検出する。このため、剥離箇所は剥離状態、剥離していない箇所は剥離していない状態において、剥離検査を行い剥離を検出することができる。

開示された半導体パッケージの剥離試験方法及び半導体パッケージの剥離試験装置によれば、半導体パッケージの剥離を試験により検出することができる。

以下、一実施形態を図１〜５に従って説明する。
図１に示すように、半導体パッケージ９は、パッケージ基板１０を有し、そのパッケージ基板１０の上面１０ａの中央位置には、半導体チップ１１が接着剤１２（図３参照）にて固着されている。また、パッケージ基板１０の上面１０ａには、実装した半導体チップ１１を囲むように、複数の端子１５が形成されている。

半導体チップ１１は、略正方形の板状に形成され、その上面１１ａに複数のパッド１４を有している。各パッド１４は、上面１１ａの各辺に沿って形成される。各パッド１４は、パッケージ基板１０の上面１０ａに形成した対応する端子１５とそれぞれワイヤ１６を介してそれぞれ電気的に接続されている。

そして、パッケージ基板１０に実装された半導体チップ１１は、封止樹脂１７（図３参照）にてモールドされている。
図２に示すように、パッケージ基板１０の下面１０ｂには、格子状に複数のボール１８が固着されている。

図３に示すように、パッケージ基板１０は、絶縁体からなる複数の絶縁層１９が積層された多層構造であって、その上側及び下側の両面にソルダーレジスト層が２２ａ，２２ｂを形成されている。各絶縁層１９の上面と下面には、基板配線２３がそれぞれ形成され、さらに隣り合う絶縁層１９間の上面と下面の基板配線２３を電気的に接続するビア２４が形成されている。パッケージ基板１０の下面１０ｂに設けた各ボール１８は、下側のソルダーレジスト層２２ｂを貫通して最下層の絶縁層１９の下面に形成したランド２５に固着されている。

ここで、最外周の４隅の各ボール１８を、検査用外部端子としての第１検査ボール１８ａという。また、最外周に形成され、かつ、その最外周の４隅に対して時計回り方向に隣接する各ボール１８を、検査用外部端子としての第２検査ボール１８ｂという。

そして、第１検査ボール１８ａと第２検査ボール１８ｂを除いた各ボール１８は、パッケージ基板１０を構成する絶縁層１９に形成された対応する基板配線２３及びビア２４を介して上面１０ａの端子１５にそれぞれ電気的に接続されている。

ここで、第１検査ボール１８ａと第２検査ボール１８ｂについて説明する。
最外周の４隅を除いた最外周に形成された第２検査ボール１８ｂは、本実施形態では、それぞれ第１検査ボール１８ａに対して図２において時計回り方向に隣接するボールとしている。

そして、それぞれ隣り合う一対の第１検査ボール１８ａと第２検査ボール１８ｂは、図４に示す配線構造になっている。詳述すると、第１検査ボール１８ａと第２検査ボール１８ｂは、各絶縁層１９に形成した基板配線２３、ビア２４及びランド２５を介して最下層の絶縁層１９から最上層の絶縁層１９を経由して、電気的に接続されている。

従って、各絶縁層１９が何らかの原因で剥離したとき、第１検査ボール１８ａと第２検査ボール１８ｂを接続する配線が切断されて、第１検査ボール１８ａと第２検査ボール１８ｂは電気的に非導通状態になる。

さらに、パッケージ基板１０の４隅には、上側のソルダーレジスト層２２ａを除いて各絶縁層１９及び下側のソルダーレジスト層２２ｂを一部切り欠いて形成した凹部としての試験用押圧凹部２７を設けている。試験用押圧凹部２７は、本実施形態ではレーザ加工にて形成されている。そして、試験用押圧凹部２７にて露出した上側のソルダーレジスト層２２ａの下面には、導体パターン２３ａが露出形成されている。なお、導体パターン２３ａは、露出しているため湿度により錆びないように、錆びない材質にて形成されている。

次に、上記の半導体パッケージ９の剥離を検出する試験装置について図５に従って説明する。
図５は、試験装置に設けられた、試験用ソケット３１の要部断面図を示す。図５に示すように、試験用ソケット３１は、半導体パッケージ９を載置し保持する載置台３２を有している。載置台３２の上面３２ａは、半導体パッケージ９の載置位置であって半導体パッケージ９の下面１０ｂに設けた全ボール１８（第１検査ボール１８ａ及び第２検査ボール１８ｂ）に対応する位置に、ボール収容部３３が凹設されている。その各ボール収容部３３の底面には、載置台３２の下面３２ｂまで貫通するプローブ用貫通孔３４がそれぞれ形成されている。各貫通孔３４は、載置台３２の上面３２ａ側を拡開形成してボール収容部３３を設けている。各貫通孔３４には、試験用プローブ３５がそれぞれ貫挿固着されている。

なお、貫通孔３４は、その内径がボール収容部３３の内径より小さいが、ボール１８の外形より大きくなっている。また、ボール収容部３３の深さは、半導体パッケージ９の下面１０ｂに設けたボール１８の突出長さと略一致させている。

各試験用プローブ３５は、円筒状の支持筒３６を有し、その支持筒３６が貫通孔３４内に貫挿固着されている。支持筒３６の上下両側部に一対の縮径部３７，３８を有し、その一対の縮径部３７，３８の内側面３７ａ，３８ａが小径になっている。支持筒３６内であって上部縮径部３７と下部縮径部３８の間には、第１スプリングＳＰ１が配設されている。

支持筒３６内であって第１スプリングＳＰ１の上側には、円柱状の上部電極３９が上下動可能に配設されている。上部電極３９は、その下側に小径部４０を有し、その小径部４０に上部縮径部３７の内側面３７ａが摺動可能に嵌合されている。従って、上部電極３９は、小径部４０と上部縮径部３７の内側面３７ａとが摺動できる範囲で上下動可能となる。詳述すると、上部縮径部３７の内側面３７ａが小径部４０の下段段差部と係合したとき、上部電極３９の上端は、載置台３２の上面３２ａから突出するようになっている。反対に、上部縮径部３７の内側面３７ａが小径部４０の上端段差部と係合したとき、上部電極３９の上端は、ボール収容部３３の底面より下方の貫通孔３４内に没入するようになっている。

上部電極３９の上端は、その上端面が凹設されてボール受け部４１を形成している。
支持筒３６内であって第１スプリングＳＰ１の下側には、円柱状の下部電極４２が上下動可能に配設されている。下部電極４２は、その下側に小径部４０を有し、その小径部４０に下部縮径部３８の内側面３８ａが摺動可能に勘合されている。従って、下部電極４２は、小径部４０と下部縮径部３８の内側面３８ａとが摺動できる範囲で上下動可能となる。詳述すると、下部縮径部３８の内側面３８ａが小径部４０の上端段差部と係合したとき、下部電極４２の下端は、載置台３２の下面３２ｂから突出するようになっている。反対に、下部縮径部３８の内側面３８ａが小径部４０の下端段差部と係合したとき、下部電極４２の下端は、載置台３２の下面３２ｂより上方の貫通孔３４内に没入するようになっている。

そして、上部電極３９と下部電極４２との間に配設された第１スプリングＳＰ１は、縮設された状態に配設しており、上部電極３９を常に上方に、下部電極４２を常に下方に弾性力を付与している。従って、上部電極３９は、その上端が載置台３２の上面３２ａから突出する弾性力が常時付与され、下部電極４２は、その下端が載置台３２の下面３２ｂから突出する弾性力が常時付与されることになる。

その結果、半導体デバイス３０（半導体パッケージ９）を載置台３２の上面３２ａに載置する。このとき、半導体パッケージ９の下面１０ｂに設けたボール１８を対応する試験用プローブ３５（上部電極３９）の上端の受け部４１に当てた状態で、試験用プローブ３５側に第１スプリングＳＰ１の弾性力に抗して押圧する。すると、ボール１８は、ボール収容部３３内に嵌合された状態で上部電極３９と圧設した状態で電気的に接続されるようになっている。

載置台３２の下方には、下部回路基板４４が、載置台３２の下方に対して所定の間隔を開けて配設されている。下部回路基板４４の上面４４ａには、載置台３２に設けた各試験用プローブ３５（下部電極４２）とそれぞれ相対向する位置に、パッド４５が形成されている。各パッド４５は、下部回路基板４４に形成した配線を介して、試験装置に備えた種々試験を動作処理する制御装置に配線を介して接続されている。

そして、各パッド４５は、載置台３２の下面３２ｂから第１スプリングＳＰ１の弾性力にて突出する試験用プローブ３５の下部電極４２の下端が弾圧される。従って、半導体パッケージ９の下面１０ｂに設けた各ボール１８は、それぞれ対応する試験用プローブ３５を介して、下部回路基板４４の対応するパッド４５に電気的に接続される。

また、載置台３２の上面３２ａは、押圧プローブ収容孔４７が下面３２ｂに向かって貫通形成されている。押圧プローブ収容孔４７は、半導体パッケージ９の載置される載置台３２の上面３２ａ位置であって半導体パッケージ９の下面１０ｂに設けた試験用押圧凹部２７に対応する位置（本実施形態では４箇所）にそれぞれ形成されている。

各押圧プローブ収容孔４７には、第２押圧部材としての押圧用プローブ４６がそれぞれ貫挿固着されている。
各押圧用プローブ４６は、円筒状の支持筒３６を有し、その支持筒３６が押圧プローブ収容孔４７内に貫挿固着されている。支持筒３６の上下両端部に一対の縮径部３７，３８を有し、その一対の縮径部３７，３８の内側面３７ａ，３８ａが小径になっている。支持筒３６内であって上部縮径部３７と下部縮径部３８の間には、第２スプリングＳＰ２が配設されている。

支持筒３６内であって第２スプリングＳＰ２の上側には、円柱状の押圧バー４８が上下動可能に配設されている。押圧バー４８は、その下側に小径部４０を有し、その小径部４０に上部縮径部３７の内側面３７ａが摺動可能に嵌合されている。従って、押圧バー４８は、小径部４０と上部縮径部３７の内側面３７ａとが摺動できる範囲で上下動可能となる。

詳述すると、上部縮径部３７の内側面３７ａが小径部４０の下端段差部と係合したとき、押圧バー４８の上端は、載置台３２の上面３２ａから前記試験用押圧凹部２７の深さより少し長い距離まで突出するようになっている。反対に、上部縮径部３７の内側面３７ａが小径部４０の上端段差部と係合したとき、押圧バー４８の上端は、載置台３２の上面３２ａから前記試験用押圧凹部２７の深さより少し後退するようになっている。

支持筒３６内であって第２スプリングＳＰ２の下側には、円柱状の支承バー４９が上下動可能に配設されている。支承バー４９は、その上側に小径部４０を有し、その小径部４０に下部縮径部３８の内側面３８ａが摺動可能に嵌合されている。従って、支承バー４９は、小径部４０と下部縮径部３８の内側面３８ａとが摺動できる範囲で上下動可能となる。詳述すると、下部縮径部３８の内側面３８ａが小径部４０の上端段差部と係合したとき、支承バー４９の下端は、載置台３２の下面３２ｂから突出するようになっている。反対に、下部縮径部３８の内側面３８ａが小径部４０の下端段差部と係合したとき、支承バー４９の下端は、載置台３２の下面３２ｂより上方の貫通孔３４内に没入するようになっている。

そして、押圧バー４８と支承バー４９との間に配設された第２スプリングＳＰ２は、縮設された状態に配設されており、押圧バー４８を常に上方に、支承バー４９を常に下方に弾性力を付与している。従って、押圧バー４８は、その上端が載置台３２の上面３２ａから突出する弾性力が常時付与され、支承バー４９は、その下端が載置台３２の下端から突出する弾性力が常時付与されることになる。

なお、本実施形態では、第２スプリングＳＰ２の弾性力は、第１スプリングＳＰ１の弾性力より大きく設定している。載置台３２の下方に設けた下部回路基板４４の上面４４ａには、載置台３２に設けた各押圧用プローブ４６とそれぞれ相対向する位置に、パッド４５が形成されている。そして、各パッド４５は、載置台３２の下面３２ｂから、第２スプリングＳＰ２の弾性力にて突出する押圧用プローブ４６の支承バー４９の下端が弾性される。その結果、その反力が、試験用押圧凹部２７の導体パターン２３ａに加わる。

試験用ソケット３１は、第１押圧部材としての加圧ヘッド５０を備えている。加圧ヘッド５０は、半導体パッケージ９（半導体デバイス３０）の各ボール１８がそれぞれ対向する試験用プローブ３５の上部電極３９の受け部４１に当接した状態で、半導体デバイス３０の上面を下方に向かって押圧する。加圧ヘッド５０は、半導体デバイス３０の中央位置の上面と当接し、その当接面全体を均等に押圧するようになっている。

従って、加圧ヘッド５０にて押圧された半導体デバイス３０の各ボール１８は、それぞれ対応する試験用プローブ３５の上部電極３９と弾圧した状態でボール収容部３３に嵌合される。

このとき、各押圧用プローブ４６の押圧バー４８の上端は、載置台３２の上面３２ａから試験用
押圧凹部２７の深さより少し長い距離まで突出するため、半導体デバイス３０の４隅に設けた試験用押圧凹部２７（導体パターン２３ａ）を弾圧する。

この弾性力は、矢印で示すように半導体デバイス３０（パッケージ基板１０）を押し上げる力となる。つまり、半導体デバイス３０（パッケージ基板１０）の中央位置は加圧ヘッド５０により下方に押圧力が加わり、半導体デバイス３０（パッケージ基板１０）の４隅は上方に押圧力が加わることを意味する。しかも、押圧バー４８の上端は、パッケージ基板１０の各絶縁層１９の上側に形成された上側のソルダーレジスト層２２ａの導体パターン２３ａに当接し、該導体パターン２３ａを上方に押圧している。

従って、各絶縁層１９が何らかの原因で剥離しているとき、その絶縁層１９間で離間が促進されることになる。第１検査ボール１８ａと第２検査ボール１８ｂを接続する配線が切断されて、第１検査ボール１８ａと第２検査ボール１８ｂは電気的に非導通状態になる。つまり、加圧ヘッド５０にて半導体デバイス３０（パッケージ基板１０）を加圧している状態で、第１検査ボール１８ａと第２検査ボール１８ｂ間の導通・非導通を知ることによって、パッケージ基板１０の剥がれの有無を知ることができる。

なお、本実施形態では、各絶縁層１９が剥離していないときには、半導体デバイス３０（パッケージ基板１０）を押し上げる力は、各絶縁層１９を剥離させるほどの力が付与されないように第２スプリングＳＰ２の弾性力を予め調整している。

上記の試験装置は、以下の処理を行うことにより、半導体パッケージ９の剥離を検出する。
まず、半導体デバイス３０は、ボール１８が対応する試験用プローブ３５、及び試験用押圧凹部２７が対応する押圧用プローブ４６にそれぞれ当接するよう試験用ソケット３１に載置される。

半導体デバイス３０が試験用ソケット３１に載置されると、半導体デバイス３０は、加圧ヘッド５０にて押圧される。
半導体デバイス３０が押圧されると、第１検査ボール１８ａと第２検査ボール１８ｂのそれぞれに接続された一対の試験用プローブ３５を介してパッケージ基板１０の４隅１０ｃに形成された配線構造に通電し、配線構造に電流が流れるか否かを測定する。各配線構造に電流が流れる場合、半導体パッケージ９には剥離がないと判断する。一方、各配線構造に電流が流れない場合や電流値が少ない場合、つまり、配線構造の抵抗値が大きい場合、半導体パッケージ９に剥離があると判断する。従って、半導体パッケージ９が試験によって剥離を検出される。

以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）パッケージ基板１０の少なくとも下面１０ｂから２層目以上の層の外周部下面に、上面１０ａ側に向いた力を付与し、第１検査ボール１８ａ、第２検査ボール１８ｂ間の通電状態を検出して剥離の有無を検出する。このため、剥離箇所は剥離状態、剥離していない箇所は剥離していない状態において、剥離検査を行い剥離を検出することができる。

（２）パッケージ基板１０の４隅１０ｃに下面１０ｂから少なくとも２層目以上の層の下面に到る試験用押圧凹部２７を形成する。パッケージ基板１０の剥離は最も４隅１０ｃにおいて発生するため、剥離箇所から離れた箇所を押圧するよりも弱い圧力を付与するだけで効率よく剥離状態にすることができる。また、試験用押圧凹部２７はパッケージ基板１０と一体形成されるため、パッケージ基板１０の形状変更のみで安価に形成することができる。

（３）第１検査ボール１８ａ、第２検査ボール１８ｂをパッケージ基板１０の４隅１０ｃであって、それぞれ試験用押圧凹部２７の隣接した位置に設けるため、パッケージ基板１０のうち最も上面１０ａ方向に向いた力を付与された位置、つまり、最も剥離状態にさせる圧力が強い位置において剥離試験を行うことができる。
（４）試験用押圧凹部２７は多層構造のパッケージ基板１０の最上層の下面に形成される。また、第１検査ボール１８ａ、第２検査ボール１８ｂは多層構造のパッケージ基板１０の下面１０ｂに形成され、最下層の絶縁層１９から最上層の絶縁層１９を経由した基板配線２３、ビア２４にて電気的に接続されている。

このため、最下層の絶縁層１９から最上層の絶縁層１９の剥離を剥離試験により検出することができる。
（５）試験用押圧凹部２７において露出した上側のソルダーレジスト層２２ａの下面には、導体パターン２３ａの一部分が露出形成されるようにした。

封止樹脂１７を形成する工程において、トランスファ成形法などを用いて、融解した樹脂を封止するための金型のキャビティ部と、金型の内部に載置されたパッケージ基板１０とで囲まれた空間に融解した樹脂を充填し、加熱硬化させることで封止樹脂１７を形成する。その際に、パッケージ基板１０に形成された試験用押圧凹部２７に導体パターン２３ａが蓋の役割をして充填される溶解した樹脂の漏れを防ぐことができる。

尚、上記実施の形態は、以下の態様で実施してもよい。
・上記の実施形態では、試験用押圧凹部２７は、パッケージ基板１０の４隅１０ｃに切り欠いて形成されていた。これを、図６に示すように、パッケージ基板１０にザグリ状（ザグリ穴）にて試験用押圧凹部２７ａを形成してもよい。試験用押圧凹部２７ａは、試験用押圧凹部２７と同様に、レーザ光線にて形成され、導電体である基板配線２３でザグリ穴をパッケージ基板１０の厚み方向の途中で止めている。従って、試験用押圧凹部２７ａの表面には、基板配線２３ｂが露出している。また、押圧用プローブ４６ａは、試験用押圧凹部２７ａ（ザグリ穴）に挿入することが可能な径に形成される。

・上記の実施形態では、試験用押圧凹部２７を押圧用プローブ４６で押圧していたが、試験用ソケット３１に押圧用突起６１（図８参照）を形成してもよい。例えば、図７に示すように、押圧用突起６１が形成された試験用ソケット３１ａは、半導体デバイス３０を載置台３２の上面３２ａに載置し、上蓋６０を閉じて加圧ヘッド５０にて半導体デバイス３０を加圧して半導体デバイス３０の試験を行う。押圧用突起６１が形成された試験用ソケット３１ａの詳細を図８に示す。押圧用突起６１は、試験用ソケット３１の側面に対して垂直に延出形成されたフランジ６３から、試験用ソケット３１に半導体デバイス３０が載置された時、試験用押圧凹部２７に当接するように延出形成されている。

また、押圧用突起６１を試験用ソケット３１に形成する場合、フランジ６３は、試験用ソケット３１に半導体パッケージ９が載置された時、半導体パッケージ９の下面端部１０ｄに当接するように延出してもよい。

このため、押圧用突起６１は、試験用ソケット３１と一体形成されるため、安価に製造することができる。
・上記の実施形態では、試験用押圧凹部２７は、導体パターン２３ａの下面に形成されているが、封止樹脂１７の下面に形成しても良い。

上記の実施形態の特徴をまとめると以下のようになる。
（付記１）
上面に半導体チップが実装される領域を有し、下面に複数の外部入出力端子が配設され、厚み方向が少なくとも複数の絶縁層が積層された多層構造で形成され、前記複数の絶縁層に基板配線及びビアが形成されたパッケージ基板の前記絶縁層間の剥離を検出する半導体パッケージの剥離試験方法であって、
前記パッケージ基板に、一対の検査用外部端子を設け、その一対の検査用外部端子を、前記積層された複数の絶縁層間を経由して形成された配線を接続し、
前記パッケージ基板の中央位置に、前記下面側に向いた力を付与するとともに、前記多層構造のパッケージ基板の少なくとも前記下面から２層以上の層の外周部下面に、前記上面側に向いた力を付与して、前記一対の検査用外部端子間の通電状態を検出して剥離の有無を検出するようにしたことを特徴とする半導体パッケージの剥離試験方法。
（付記２）
付記１に記載の半導体パッケージの剥離試験方法において、
前記多層構造のパッケージ基板の４隅に、前記下面から少なくとも２層目以上の層の下面に到る凹部を形成し、その凹部に対して、前記上面側に向いた力を付与することを特徴とする半導体パッケージの剥離試験方法。
（付記３）
付記２に記載の半導体パッケージの剥離試験方法において、
前記１対の検査用外部端子は、前記パッケージ基板の４隅であって、それぞれ前記凹部の隣接した位置に設けられていることを特徴とする半導体パッケージの剥離試験方法。
（付記４）
付記１乃至３のいずれか１項に記載の半導体パッケージの剥離試験方法において、
前記凹部は、前記多層構造のパッケージ基板の最上層の層の下面に到る凹部であり、
前記一対の検査用外部端子は、前記多層構造のパッケージ基板の下面に形成されたものであり、
前記配線は、最下層の絶縁層から最上層の絶縁層を経由して前記一対の検査用外部端子を電気的に接続する配線であることを特徴とする半導体パッケージの剥離試験方法。
（付記５）
上面又は下面の外周部に一対の検査用外部端子を配設し、絶縁層に複数の基板配線及びビアを形成し、前記一対の検査用外部端子間を前記基板配線及びビアにて接続したパッケージ基板と、
前記パッケージ基板の中央位置に当接して押圧する第１押圧部材と、前記パッケージ基板の中央に対して対称になる外周部の少なくとも２箇所に当接し、前記第１押圧部材の押圧方向に対して対向方向に押圧する第２押圧部材と、前記一対の検査用外部端子に対してそれぞれ接続されるプローブとを備えるソケットと
を有することを特徴とする半導体パッケージの剥離試験装置。
（付記６）
上面に半導体チップが実装された領域を有し、下面に複数の外部入出力端子が配設され、厚み方向が少なくとも複数の絶縁層が積層された多層構造で形成され、前記複数の絶縁層に基板配線及びビアが形成されたパッケージ基板の前記絶縁層間の剥離を検出する半導体パッケージの剥離試験装置であって、
前記パッケージ基板の中央位置に、前記下面側に向いた力を付与する加圧手段と
前記多層構造のパッケージ基板の少なくとも前記下面から２層以上の層の外周部下面に当接し、前記パッケージ基板が前記加圧手段にて加圧される力を該２層目以上の層の外周部下面に前記上面側に向いた反力にして付与する押圧部材と、
前記パッケージ基板に設けられた前記積層された複数の絶縁層間を経由して形成された配線を接続された一対の検査用外部端子に対して、それぞれ接続されるプローブと
を設けたことを特徴とする半導体パッケージの剥離試験装置。
（付記７）
付記６に記載の半導体パッケージの剥離試験装置において、
前記押圧部材は、多層構造のパッケージ基板の４隅に形成した前記下面から少なくとも２層目以上の層の下面に到る凹部を介して前記下面に当接し、前記上面側に向いた力を付与することを特徴とする半導体パッケージの剥離試験装置。
（付記８）
付記６又は７に記載の半導体パッケージの剥離試験装置において、
前記一対の検査用外部端子に接続される各プローブは、前記パッケージ基板の下面に形成された複数の外部入出力端子と、電気的に接続される試験用プローブの一部として設けられていることを特徴とする半導体パッケージの剥離試験装置。
（付記９）
上面に半導体チップが実装された領域を有し、下面に複数の外部入出力端子が配設され、厚み方向が少なくとも複数の絶縁層が積層された多層構造で形成され、前記複数の絶縁層に基板配線及びビアが形成されたパッケージ基板を有した半導体パッケージの剥離試験装置であって、
前記下面に設けられた一対の検査用外部端子と、
前記一対の検査用外部端子に対して、前記積層された複数の絶縁層間を経由して接続される配線と、前記下面の４隅に、前記下面から少なくとも２層目以上の層の下面に到る凹部を形成したことを特徴とする半導体パッケージ。
（付記１０）
付記９に記載の半導体パッケージのパッケージにおいて、
前記一対の検査用外部端子は、前記パッケージ基板の４隅であって、それぞれ前記凹部の隣接した位置に設けられていることを特徴とする半導体パッケージ。
（付記１１）
付記９又は１０に記載の半導体パッケージの剥離試験装置において、
前記凹部は、前記多層構造のパッケージ基板の最上層の層の下面に到る凹部であり、
前記一対の検査用外部端子は、前記多層構造のパッケージ基板の下面に形成されたものであり、
前記配線は、最下層の絶縁層から最上層の絶縁層を経由して前記一対の検査用外部端子を電気的に接続する配線であることを特徴とする半導体パッケージ。

半導体パッケージの概略平面図である。 半導体パッケージの概略底面図である。 図１のＡ−Ａ線断面図である。 パッケージ基板の配線構造の説明図である。 本実施形態の剥離試験装置の説明図である。 別例の剥離試験装置の説明図である。 別例の試験用ソケットの説明図である。 別例の剥離試験装置の説明図である。 従来の剥離試験装置の説明図である。

符号の説明

９ 半導体パッケージ
１０ パッケージ基板
１０ａ 上面
１０ｂ 下面
１０ｃ ４隅
１１ 半導体チップ
１８ 外部入出力端子
１８ａ，１８ｂ 検査用外部端子
１９ 絶縁層
２３ 基板配線
２４ ビア
２７ 試験用押圧凹部
３０ 半導体デバイス
３１ 試験用ソケット
３５ 試験用プローブ
４６ 押圧用プローブ

Claims (5)

1. 上面に半導体チップが実装される領域を有し、下面に複数の外部入出力端子が配設され、厚み方向に少なくとも複数の絶縁層が積層された多層構造で形成され、前記複数の絶縁層に基板配線及びビアが形成されたパッケージ基板の前記絶縁層間の剥離を検出する半導体パッケージの剥離試験方法であって、
   前記パッケージ基板に、一対の検査用外部端子を設け、その一対の検査用外部端子を、前記積層された複数の絶縁層間を経由して形成された配線を接続し、
   前記パッケージ基板の中央位置に、前記下面側に向いた力を付与するとともに、前記多層構造のパッケージ基板の少なくとも前記下面から２層以上の層の外周部下面に、前記上面側に向いた力を付与して、前記一対の検査用外部端子間の通電状態を検出して剥離の有無を検出するようにしたことを特徴とする半導体パッケージの剥離試験方法。
2. 請求項１に記載の半導体パッケージの剥離試験方法において、
   前記多層構造のパッケージ基板の４隅に、前記下面から少なくとも２層目以上の層の下面に到る凹部を形成し、その凹部に対して、前記上面側に向いた力を付与することを特徴とする半導体パッケージの剥離試験方法。
3. 請求項２に記載の半導体パッケージの剥離試験方法において、
   前記１対の検査用外部端子は、前記パッケージ基板の４隅であって、それぞれ前記凹部の隣接した位置に設けられていることを特徴とする半導体パッケージの剥離試験方法。
4. 請求項２又は３に記載の半導体パッケージの剥離試験方法において、
   前記凹部は、前記多層構造のパッケージ基板の最上層の層の下面に到る凹部であり、
   前記一対の検査用外部端子は、前記多層構造のパッケージ基板の下面に形成されたものであり、
   前記配線は、最下層の絶縁層から最上層の絶縁層を経由して前記一対の検査用外部端子を電気的に接続する配線であることを特徴とする半導体パッケージの剥離試験方法。
5. 上面又は下面の外周部に一対の検査用外部端子を配設し、絶縁層に複数の基板配線及びビアを形成し、前記一対の検査用外部端子間を前記基板配線及びビアにて接続したパッケージ基板と、
   前記パッケージ基板の中央位置に当接して押圧する第１押圧部材と、前記パッケージ基板の中央に対して対称になる外周部の少なくとも２箇所に当接し、前記第１押圧部材の押圧方向に対して対向方向に押圧する第２押圧部材と、前記一対の検査用外部端子に対してそれぞれ接続されるプローブとを備えるソケットと
   を有することを特徴とする半導体パッケージの剥離試験装置。

Images