JP2013026583A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2013026583A
JP2013026583A JP2011162698A JP2011162698A JP2013026583A JP 2013026583 A JP2013026583 A JP 2013026583A JP 2011162698 A JP2011162698 A JP 2011162698A JP 2011162698 A JP2011162698 A JP 2011162698A JP 2013026583 A JP2013026583 A JP 2013026583A
Authority
JP
Japan
Prior art keywords
semiconductor element
capacitor element
connection pad
mounting portion
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011162698A
Other languages
English (en)
Inventor
Kiminori Tada
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2011162698A priority Critical patent/JP2013026583A/ja
Publication of JP2013026583A publication Critical patent/JP2013026583A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】コンデンサ素子接続パッド間で電気的な短絡が発生することがなく、搭載する半導体素子を正常に作動させることが可能な配線基板を提供すること。
【解決手段】上面中央部に半導体素子搭載部１ａを有する絶縁基板１の半導体素子搭載部１ａ周辺の上面にコンデンサ素子Ｃの電極Ｔ２が半田Ｂ３を介して接続される少なくとも一対のコンデンサ素子接続パッド５ａ，５ｂが、半導体素子搭載部１ａに近い側の第一のコンデンサ素子接続パッド５ａと半導体素子搭載部１ａから遠い側の第二のコンデンサ素子接続パッド５ｂとに分かれて配置されている配線基板１０であって、第一のコンデンサ素子接続パッド５ａは、半導体素子搭載部１ａに沿う方向の長さＬ１がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも短い。
【選択図】図２

Description

本発明は、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板に関する。
従来、図４に示すように、半導体集積回路素子等の半導体素子Ｓを搭載するために用いられる配線基板２０は、例えばガラス−
エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層が複数層積層された絶縁基板１１の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体１２が配設されている。配線導体１２には半導体素子Ｓに接地電位を供給するための接地用の配線導体１２と、電源電位を供給するための電源用の配線導１２と、半導体素子Ｓとの間で信号の入出力を行なうための信号用の配線導体１２とがある。
配線基板２０には、その上面中央部に半導体素子Ｓが搭載される半導体素子搭載部１１ａがある。この半導体素子搭載部１１ａには、半導体素子Ｓの電極Ｔ１が半田バンプＢ１を介して電気的に接続される半導体素子接続パッド１３が例えば格子状の配列に複数形成されている。また、絶縁基板１１の下面には、外部電気回路基板の配線導体に半田ボールＢ２を介して電気的に接続される外部接続パッド１４が例えば格子状の配列に複数形成されている。これらの半導体素子接続パッド１３および外部接続パッド１４は、接地用、電源用および信号用の半導体素子接続パッド１３および外部接続パッド１４を有しており、それぞれ対応する接地用、電源用および信号用の配線導体１２に電気的に接続されている。
さらに、近時の高集積化および高速化した半導体素子Ｓを搭載する配線基板２０においては、例えば絶縁基板１１上面の半導体素子搭載部１１ａ周辺にセラミックチップコンデンサ等の表面実装型のコンデンサ素子Ｃを接続するためのコンデンサ素子接続パッド１５が設けられている。そして、これらのコンデンサ素子接続パッド１５には、コンデンサ素子Ｃの電極Ｔ２が半田Ｂ３を介して接続されている。
コンデンサ素子接続パッド１５は、コンデンサ素子Ｃの電極Ｔ２よりも若干大きめに形成されており、図５に示すように、例えば半導体素子搭載部１１ａに沿う方向に長い少なくとも一対のコンデンサ素子接続パッド１５ａ，１５ｂが半導体素子搭載部１１ａに近い側と半導体素子搭載部１１ａから遠い側とに分かれて配置されている。これらのコンデンサ素子接続パッド１５ａ，１５ｂは、その一方が接地用の配線導体１２に電気的に接続されており、他方が電源用の配線導体１２に電気的に接続されている。これらのコンデンサ素子接続パッド１５ａ，１５ｂの間に接続されたコンデンサ素子Ｃは、接地用の配線導体１２と電源用の配線導体１２との間に電気的に接続されることにより接地電位や電源電位の変動を抑制して半導体素子Ｓの誤動作を防止するためのデカップリングコンデンサとして機能する。コンデンサ素子Ｃの接続は、例えばコンデンサ素子接続パッド１５に予め半田Ｂ３を付与しておき、その半田Ｂ３の上にコンデンサ素子Ｃの電極Ｔ２を当接させてリフローさせることにより行なわれる。このコンデンサ素子Ｃの接続は、通常は半導体素子Ｓの搭載前に行なわれる。
半導体素子Ｓの搭載は、半導体素子接続パッド１３に半田バンプＢ１を予め溶着させておき、その半田バンプＢ１と半導体素子Ｓの電極Ｔ１とを当接させ、その状態で半田バンプＢ１の溶融温度以上の温度に加熱して半導体素子接続パッド１３と半導体素子Ｓの電極Ｔ１とを半田バンプＢ１を介して接続する方法が採用される。
半導体素子Ｓを搭載した後は、図６に示すように、配線基板２０と半導体素子Ｓとの隙間にアンダーフィルと呼ばれる樹脂充填材Ｕを充填する。さらに、配線基板２０と半導体素子Ｓとの間を樹脂充填材Ｕで充填した後、外部接続パッド１４上に半田ボールＢ２を載置するとともにその半田ボールＢ２を加熱溶融させることによって外部接続パッド１４上に半田ボールＢ２が溶着される。そして、この半田ボールＢ２を外部電気回路基板の配線導体上に接触させた状態で加熱溶融させることによって、配線基板２０が外部電気回路基板に実装されるとともに、配線基板２０に搭載された半導体素子Ｓが外部電気回路に電気的に接続されることとなる。
しかしながら、このような従来の配線基板によると、一般的に外部接続パッド１４に溶着される半田ボールＢ２とコンデンサ素子接続パッド１５に付与された半田Ｂ３とは、ともに同じ融点を有する鉛フリー半田が使用されている。したがって、外部接続パッド１４に半田ボールＢ２を溶着する際に、コンデンサ素子接続パッド１５に付与させた半田Ｂ３が再溶融してしまう。すると、図７に示すように、半田ボールＢ２を溶着する際の熱で樹脂充填材Ｕが軟化流動してコンデンサ素子接続パッド１５ａまで到達するとともに、コンデンサ素子接続パッド１５ａ上で溶融している半田Ｂ３を対となっている他方のコンデンサ素子接続パッド１５ｂまで押しやってしまうことがある。そしてこの場合、対となっているコンデンサ素子接続パッド１５ａ，１５ｂ間で電気的な短絡が発生してしまい、搭載する半導体素子Ｓを正常に作動させることができなくなってしまうという問題点を誘発する。
特開平１０−２９４５５５号公報
本発明の課題は、外部接続パッドに半田ボールを溶着する際にコンデンサ素子接続パッドの半田が溶融するとともに樹脂充填材が軟化流動してコンデンサ素子接続パッドまで到達したとしても、樹脂充填材がコンデンサ素子接続パッド上の溶融半田を対となっている他方のコンデンサ素子接続パッドまで押しやることを有効に防止し、それにより対となっているコンデンサ素子接続パッド間で電気的な短絡が発生することがなく、搭載する半導体素子を正常に作動させることが可能な配線基板を提供することにある。
本発明の配線基板は、上面中央部に半導体素子の電極が半田バンプを介して接続される複数の半導体素子接続パッドが配列形成された半導体素子搭載部を有するとともに下面に外部電気回路基板に接続するための半田ボールが溶着される外部接続パッドが配列形成された絶縁基板の前記半導体素子搭載部周辺の上面にコンデンサ素子の電極が半田を介して接続される少なくとも一対のコンデンサ素子接続パッドが、前記半導体素子搭載部に近い側の第一のコンデンサ素子接続パッドと前記半導体素子搭載部から遠い側の第二のコンデンサ素子接続パッドとに分かれて配置されている配線基板であって、前記第一のコンデンサ素子接続パッドは、前記半導体素子搭載部に沿う方向の長さが前記コンデンサ素子の前記半導体素子搭載部に沿う方向の長さよりも短いことを特徴とするものである。
本発明の配線基板によれば、一対のコンデンサ素子接続パッドのうち、半導体素子搭載部に近い側の第一のコンデンサ素子接続パッドは、半導体素子搭載部に沿う方向の長さがコンデンサ素子の半導体素子搭載部に沿う方向の長さよりも短いことから、外部接続パッドに半田ボールを溶着する際にコンデンサ素子接続パッドの半田が溶融するとともに樹脂充填材が軟化流動してコンデンサ素子接続パッドまで到達したとしても、樹脂充填材がコンデンサ素子接続パッド上の溶融半田を対となっている他方のコンデンサ素子接続パッドまで押しやることを有効に防止し、それにより対となっているコンデンサ素子接続パッド間で電気的な短絡が発生することがなく、搭載する半導体素子を正常に作動させることが可能な配線基板を提供することができる。
図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図２は、図１に示す配線基板の概略上面図である。 図３は、図１に示す配線基板に半導体素子を実装するとともに半田ボールを溶着した場合を示す概略断面図である。 図４は、従来の配線基板の例を示す概略断面図である。 図５は、図４に示す配線基板の概略上面図である。 図６は、図５に示す配線基板に半導体素子を実装するとともに半田ボールを溶着した場合を示す概略断面図である。 図７は、従来の配線基板における問題点を説明するための要部拡大概略上面図である。
次に、本発明の配線基板を添付の図面に基づき説明する。図１は、本発明の配線基板１０の実施形態の一例を示す概略断面図であり、図中、１は絶縁基板、２は配線導体、３は半導体素子接続パッド、４は外部接続パッド、５はコンデンサ素子接続パッドである。
絶縁基板１は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状のコア用の絶縁板１ａの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成るビルドアップ用の絶縁層１ｂをそれぞれ複数層ずつ積層して成る。絶縁基板１は、その上面中央部に半導体素子Ｓが搭載される搭載部１ａが形成されており、その下面が外部電気回路基板と接続するための外部接続面となっている。そして、その上面から下面にかけて銅箔や銅めっき膜等の導体層から成る複数の配線導体２が形成されている。
絶縁基板１を構成するコア用の絶縁板１ａは、厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．２〜１．０ｍｍ程度の複数のスルーホール６を有している。そして、その上下面および各スルーホール６の内面には配線導体２の一部が被着されており、上下面の配線導体２がスルーホール６を介して電気的に接続されている。
このような絶縁板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板１ａ上下面の配線導体２は、絶縁板１ａ用のシートの上下全面に厚みが５〜５０μｍ程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール６内面の配線導体２は、絶縁板１ａにスルーホール６を設けた後に、このスルーホール６内面に無電解めっき法および電解めっき法により厚みが５〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁板１ａのスルーホール６の内部には、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂７が充填されている。孔埋め樹脂７は、スルーホール６を塞ぐことによりスルーホール６の直上および直下にビルドアップ用の絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール６内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を平坦に研磨することにより形成される。そして、この孔埋め樹脂７を含むコア用の絶縁板１ａの上下面にビルドアップ用の絶縁層１ｂが積層されている。
コア用の絶縁板１ａの上下面に積層されたビルドアップ用の絶縁層１ｂは、それぞれの厚みが２０〜５０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール８を有している。これらの絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、各絶縁層１ｂにはその表面およびビアホール８内に配線導体２の一部が被着されている。そして、上層の配線導体２と下層の配線導体２とをビアホール８の内部を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このようなビルドアップ用の絶縁層１ｂは、厚みが２０〜５０μｍ程度の未硬化の熱硬化性樹脂フィルムをコア用の絶縁板１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール８を穿孔し、さらにその上に同様にして次のビルドアップ用の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂ表面およびビアホール８内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール８内に５〜５０μｍ程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
絶縁基板１の上面から下面にかけて形成された配線導体２は、半導体素子Ｓの各電極Ｔ１を外部電気回路基板に接続するための導電路として機能する。なお、配線導体２には半導体素子Ｓに接地電位を供給するための接地用の配線導体２と、電源電位を供給するための電源用の配線導体２と、半導体素子Ｓとの間で信号の入出力を行なうための信号用の配線導体２とがある。
配線導体２の一部は、半導体素子搭載部１ａにおいて複数の半導体素子接続パッド３を形成している。半導体素子接続パッド３は、直径が５０〜１００μｍ程度の円形のパターンから成り、例えば格子状に配列されている。半導体素子接続パッド３には、半導体素子Ｓの各電極Ｔ１が半田バンプＢ１を介して接続される。また、配線導体２の一部は、絶縁基体１の下面において複数の外部接続パッド４を形成している。外部接続パッド４は、直径が３００〜５００μｍ程度の円形のパターンから成り、例えば格子状に配列されている。外部接続パッド４は、外部電気回路基板に半田ボールＢ２を介して接続される。そして、これらの半導体素子接続パッド３および外部接続パッド４は、接地用、電源用および信号用の半導体素子接続パッド３および外部接続パッド４を有しており、それぞれ対応する接地用、電源用および信号用の配線導体２に接続されている。なお、半田バンプＢ１としては、鉛−錫共晶合金等の半田含有半田が使用され、半田ボールＢ２としては、錫−銀−銅合金等の鉛フリー半田が使用される。
さらに、本例の配線基板１０においては、絶縁基板１の半導体素子搭載部１ａ周辺の上面にセラミックチップコンデンサ等の表面実装型のコンデンサ素子Ｃを接続するためのコンデンサ素子接続パッド５が設けられている。そして、これらのコンデンサ素子接続パッド５には、コンデンサ素子Ｃの電極Ｔ２が半田Ｂ３を介して接続されている。なお、半田Ｂ３としては、半田ボールＢ２と実質的に同一組成の鉛フリー半田が使用されている。
コンデンサ素子接続パッド５は、図２に示すように、少なくとも一対のコンデンサ素子接続パッド５ａ，５ｂが半導体素子搭載部１ａに近い側のコンデンサ素子接続パッド５ａと半導体素子搭載部１ａから遠い側のコンデンサ素子接続パッド５ｂとに分かれて配置されている。これらのコンデンサ素子接続パッド５ａ，５ｂは、その一方が接地用の配線導体２に電気的に接続されており、他方が電源用の配線導体２に電気的に接続されている。そして、コンデンサ素子Ｃは、接地用の配線導体２と電源用の配線導体２との間に電気的に接続されることにより接地電位や電源電位の変動を抑制して半導体素子Ｓの誤動作を防止するためのデカップリングコンデンサとして機能する。
なお、本例の配線基板１０においては、一対のコンデンサ素子接続パッド５ａ，５ｂのうち、半導体素子搭載部１ａに近い側のコンデンサ素子接続パッド５ａは、半導体素子搭載部１ａに沿う方向の長さＬ１がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも短くなっており、半導体素子搭載部１ａから遠い側のコンデンサ素子接続パッド５ｂは、半導体素子搭載部１ａに沿う方向の長さＬ２がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも長くなっている。
そして、コンデンサ素子Ｃの接続は、例えばコンデンサ素子接続パッド５ａ，５ｂに予め半田Ｂ３を付与しておき、その半田Ｂ３の上にコンデンサ素子Ｃの電極Ｔ２を当接させてリフローさせることにより行なわれる。このとき、半導体素子搭載部１ａから遠い側のコンデンサ素子接続パッド５ｂは、半導体素子搭載部１ａに沿う方向の長さＬ２がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも長くなっていることから、半導体素子搭載部１ａに近い側のコンデンサ素子接続パッド５ａの半導体素子搭載部１ａに沿う方向の長さＬ１がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも短いものであったとしても、コンデンサ素子Ｃの電極Ｔ２との間に十分な接合面積を確保してコンデンサ素子Ｃを強固に接合することができる。このコンデンサ素子Ｃの接続は、通常は半導体素子Ｓの搭載前に行なわれる。
半導体素子Ｓを搭載した後は、図３に示すように、配線基板１０と半導体素子Ｓとの隙間にアンダーフィルと呼ばれる樹脂充填材Ｕを充填する。さらに、配線基板１０と半導体素子Ｓとの間を樹脂充填材Ｕで充填した後、外部接続パッド４上に半田ボールＢ２を載置するとともにその半田ボールＢ２を加熱溶融させることによって外部接続パッド４上に半田ボールＢ２が溶着される。そして、この半田ボールＢ２を外部電気回路基板の配線導体上に接触させた状態で加熱溶融させることによって、配線基板１０が外部電気回路基板に実装されるとともに、配線基板１０に搭載された半導体素子Ｓが外部電気回路に電気的に接続されることとなる。
このとき、本例の配線基板１０によれば、一対のコンデンサ素子接続パッド５ａ，５ｂのうち、半導体素子搭載部１ａに近い側のコンデンサ素子接続パッド５ａは、半導体素子搭載部１ａに沿う方向の長さＬ１がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも短いことから、その上に溶着された半田Ｂ３の量が少ないとともに他方のコンデンサ素子接続パッド５ｂまでのコンデンサ素子Ｃの外周に沿った距離が長いものとなる。したがって、外部接続パッド４に半田ボールＢ２を溶着する際にコンデンサ素子接続パッド５ａ，５ｂの半田Ｂ３が溶融するとともに樹脂充填材Ｕが軟化流動してコンデンサ素子接続パッド５ａまで到達してコンデンサ素子接続パッド５ａ上の半田Ｂ３をコンデンサ素子接続パッド５ａから押し出そうとしたとしても、押し出された半田Ｂ３は、コンデンサ素子接続パッド５ａの側の電極Ｔ２に捕捉されてコンデンサ素子接続パッド５ｂまで到達することが有効に防止される。その結果、本例の配線基板１０によると、対となっているコンデンサ素子接続パッド５ａ，５ｂ間で電気的な短絡が発生することがなく、搭載する半導体素子Ｓを正常に作動させることが可能な配線基板１０を提供することができる。
なお、半導体素子搭載部１ａに近い側のコンデンサ素子接続パッド５ａは、半導体素子搭載部１ａに沿う方向の長さＬ１がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも両側で０．５ｍｍ以上ずつ短いことが好ましい。これは、半導体素子搭載部１ａに近い側のコンデンサ素子接続パッド５ａの半導体素子搭載部１ａに沿う方向の長さＬ１がコンデンサ素子Ｃの半導体素子搭載部１ａに沿う方向の長さＬ３よりも両側で０．５ｍｍ未満ずつ短いと、外部接続パッド４に半田ボールＢ２を溶着する際にコンデンサ素子接続パッド５ａ，５ｂの半田Ｂ３が溶融するとともに樹脂充填材Ｕが軟化流動してコンデンサ素子接続パッド５ａまで到達してコンデンサ素子接続パッド５ａ上の半田Ｂ３をコンデンサ素子接続パッド５ａから押し出そうとした場合に、押し出された半田Ｂ３がコンデンサ素子接続パッド５ａの側の電極Ｔ２に十分に捕捉されずにコンデンサ素子接続パッド５ｂまで到達する危険性が高くなるからである。
１ 絶縁基板
１ａ 半導体素子搭載部
３ 半導体素子接続パッド
４ 外部接続パッド
５ コンデンサ素子接続パッド
５ａ 第一のコンデンサ素子接続パッド
５ｂ 第二のコンデンサ素子接続パッド
１０ 配線基板
Ｂ１ 半田バンプ
Ｂ２ 半田ボール
Ｂ３ 半田
Ｃ コンデンサ素子
Ｓ 半導体素子

Claims (1)

  1. 上面中央部に半導体素子の電極が半田バンプを介して接続される複数の半導体素子接続パッドが配列形成された半導体素子搭載部を有するとともに下面に外部電気回路基板に接続するための半田ボールが溶着される外部接続パッドが配列形成された絶縁基板の前記半導体素子搭載部周辺の上面にコンデンサ素子の電極が半田を介して接続される少なくとも一対のコンデンサ素子接続パッドが、前記半導体素子搭載部に近い側の第一のコンデンサ素子接続パッドと前記半導体素子搭載部から遠い側の第二のコンデンサ素子接続パッドとに分かれて配置されている配線基板であって、前記第一のコンデンサ素子接続パッドは、前記半導体素子搭載部に沿う方向の長さが前記コンデンサ素子の前記半導体素子搭載部に沿う方向の長さよりも短いことを特徴とする配線基板。
JP2011162698A 2011-07-26 2011-07-26 配線基板 Withdrawn JP2013026583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011162698A JP2013026583A (ja) 2011-07-26 2011-07-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011162698A JP2013026583A (ja) 2011-07-26 2011-07-26 配線基板

Publications (1)

Publication Number Publication Date
JP2013026583A true JP2013026583A (ja) 2013-02-04

Family

ID=47784541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011162698A Withdrawn JP2013026583A (ja) 2011-07-26 2011-07-26 配線基板

Country Status (1)

Country Link
JP (1) JP2013026583A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181697A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 多層配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014181697A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 多層配線基板
JPWO2014181697A1 (ja) * 2013-05-08 2017-02-23 株式会社村田製作所 多層配線基板
US9844138B2 (en) 2013-05-08 2017-12-12 Murata Manufacturing Co., Ltd. Multilayer wiring board

Similar Documents

Publication Publication Date Title
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
WO2014155455A1 (ja) 配線基板
JP5931799B2 (ja) 層間接続基板およびその製造方法
JP5860246B2 (ja) 配線基板
JP4267660B2 (ja) 多層配線基板及び素子搭載装置
JP2021097155A (ja) インダクタ内蔵基板
JP4835629B2 (ja) 半導体装置の製造方法
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP2013026583A (ja) 配線基板
JP2009212160A (ja) 配線基板およびその製造方法
JP2015103760A (ja) チップコンデンサの搭載方法およびそれを用いたチップコンデンサ付き配線基板の製造方法ならびにチップコンデンサ接続パッド付き配線基板
JP5860256B2 (ja) 配線基板
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2014110265A (ja) 配線基板
JP2016127134A (ja) 配線基板
JP5311656B2 (ja) 配線基板
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
JP2016171123A (ja) 層間接続基板およびその製造方法
JP2005159133A (ja) 配線基板およびこれを用いた半導体装置
JP2008251869A (ja) 配線基板およびその製造方法
JP2004055958A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
JP2003338574A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2007150358A (ja) 半田バンプ付き配線基板および電子装置
JP2010087017A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007