JPH1093224A - セラミック基板用導電材料およびセラミック配線板 - Google Patents

セラミック基板用導電材料およびセラミック配線板

Info

Publication number
JPH1093224A
JPH1093224A JP14233397A JP14233397A JPH1093224A JP H1093224 A JPH1093224 A JP H1093224A JP 14233397 A JP14233397 A JP 14233397A JP 14233397 A JP14233397 A JP 14233397A JP H1093224 A JPH1093224 A JP H1093224A
Authority
JP
Japan
Prior art keywords
ceramic
substrate
ceramic substrate
hole filling
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14233397A
Other languages
English (en)
Inventor
Kaoru Kuzuoka
馨 葛岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP14233397A priority Critical patent/JPH1093224A/ja
Publication of JPH1093224A publication Critical patent/JPH1093224A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 セラミック配線板の形成時におけるスルーホ
ール充填部の亀裂の発生を抑制する。 【解決手段】 貴金属材料にセラミック材料を添加した
セラミック基板用導電材料により、セラミック基板1に
設けられるスルーホール充填部41、42を構成してい
る。上記セラミック基板用導電材料の焼結収縮率は、貴
金属材料の焼結収縮率よりも、セラミック材料の焼結収
縮率に近いので、セラミック配線板の形成後における、
スルーホール充填部41、42の収縮量を抑制でき、ひ
いては、スルーホール充填部41、42の亀裂の発生を
抑制できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック基板に
設けられるスルーホール充填部を構成するセラミック基
板用導電材料に関するものである。
【0002】
【従来の技術】従来、セラミック基板にスルーホール充
填部や配線部を設けたセラミック配線板が提案されてお
り、このスルーホール充填部を構成するセラミック基板
用導電材料としては、貴金属材料、例えばPtを用いて
いる。このセラミック配線板は、スーパーコンピュータ
等の電子回路の配線等に使用されており、常温(例えば
25℃程度)で使用されるものである。
【0003】以下に、上記セラミック配線板の製造方法
を説明すると、まず、セラミック材料をスラリ状とした
ものから、未焼結状態の基板素材を形成し、この基板素
材にスルーホールを形成する。そして、Ptをペースト
状にしたPtペーストを上記スルーホールに充填してス
ルーホール充填部とし、同時に、このPtペーストによ
り配線部を形成した後、この基板素材をセラミック材料
の焼結温度(例えば1500℃程度)で加熱することに
より、この基板素材が焼結して上記セラミック配線板が
形成される。
【0004】
【発明が解決しようとする課題】ところが、本発明者が
上記したようなセラミック配線板を大量に製造したとこ
ろ、スルーホール充填部において電気的断線が発生する
ものが幾らか得られることがわかった。すなわち、Pt
のような貴金属材料は、セラミック材料に比べて焼結収
縮率(換言すれば、焼結時における温度上昇に伴なう収
縮率、または、粒子状材料を加熱して一体に焼結させる
ときの体積収縮率)が非常に大きい。一方、上記焼結時
において、配線部は一般に10〜20μmと非常に薄い
ため、上記焼結収縮率の違いはさほど問題にならない
が、スルーホール充填部は、その径が通常200μm以
上と非常に大きいため、上記焼結収縮率の違いが大きく
効いてくる。
【0005】このため、上記焼結時において、セラミッ
ク基板側はさほど収縮しないが、スルーホール充填部は
大きく収縮し、例えば、スルーホール充填部の中心から
外方に向かって収縮すると、スルーホール充填部の中心
部に熱応力がかかり、スルーホール充填部の中心部に亀
裂が発生する。そして、この亀裂がスルーホール充填部
の軸方向垂直方向にわたって形成されることにより、ス
ルーホール充填部において電気的断線が発生するのであ
る。このようにスルーホール充填部に電気的断線が発生
する結果、セラミック配線板の歩留りが悪いといった問
題が生じる。
【0006】また、本発明者は、上記したようなセラミ
ック配線板を、例えば、車両の排気ガスのような高い温
度(例えば300℃〜1000℃)を測るセンサ素子に
適用することを試みているが、たとえセラミック配線板
の形成後において、スルーホール充填部に電気的断線が
発生していなくても、セラミック配線板の使用時に電気
的断線に至ることがわかった。
【0007】すなわち、Ptは比較的線膨張係数が大き
い(9×10-6)ため、センサ素子の周囲温度が上述の
ような高い温度と常温(25℃程度)との間を行き来す
ることにより、スルーホール充填部が膨張と収縮を繰り
返す。ここで、スルーホール充填部に亀裂が発生したセ
ラミック配線板を使用すると、亀裂の近傍部位が強度的
に最も弱い部位であるため、この強度的に最も弱い部位
に、膨張と収縮を繰り返すことによる熱応力が集中的に
加わる。このため、セラミック配線板をセンサ素子とし
て使用している間に亀裂が拡大し、スルーホール充填部
において電気的断線が発生するのである。
【0008】本発明は上記問題に鑑みてなされたもの
で、セラミック配線板の形成時におけるスルーホール充
填部の亀裂の発生を抑制することを目的とし、さらに、
セラミック配線板の使用時におけるスルーホール充填部
の亀裂の拡大を抑制することを目的とする。
【0009】
【課題を解決するための手段】本発明者は、セラミック
材料からなるセラミック基板(1)に一体に設けられる
セラミック基板用導電材料として、貴金属材料にセラミ
ック材料を添加したものを用いることにより、上記セ
ラミック基板用導電材料の焼結収縮率がセラミック材料
の焼結収縮率に近づくので、このセラミック基板用導電
材料により、セラミック基板(1)に設けられるスルー
ホール充填部(41、42)を構成したときに、セラミ
ック配線板の形成時における上記スルーホール充填部の
亀裂の発生を抑制できること、上記亀裂の発生を抑制
することにより、強度的に弱い部分の形成を抑制でき、
ひいては、セラミック配線板の使用時におけるスルーホ
ール充填部の膨張、収縮による上記亀裂の拡大を抑制で
きること、上記セラミック基板用導電材料の熱膨張係
数が、上記貴金属材料よりも小さい熱膨張係数(7×1
-6)を有するセラミック材料に近づくので、このセラ
ミック基板用導電材料により上記セラミック基板のスル
ーホール充填部を構成したときに、上記セラミック配線
板の使用中におけるスルーホール充填部の膨張、収縮を
緩和でき、この結果、上記亀裂の拡大を抑制できること
を見出し、本発明を完成したものである。
【0010】セラミック材料としては、例えばアルミ
ナ、ムライト、チタニア、コージェライト、窒化アルミ
等が挙げられる。なお、セラミック基板用導電材料は、
上記セラミック材料を2種類以上含むものであってもよ
い。貴金属材料としては、例えば、Pt、Rh、Ir、
Ru、Pd等が挙げられる。ここでいう貴金属材料と
は、導電性に優れ、かつ、大気中で、高温状態(約30
0℃以上)においても耐酸化性に優れるものであり、セ
ラミック材料よりも上記収縮率が大きいという性質を有
する。なお、セラミック基板用導電材料は、上記貴金属
材料を2種類以上含むものであってもよい。
【0011】そして、セラミック基板用導電材料に関す
る、セラミック材料の重量割合を1wt%〜90wt%
とするのが好ましい。これは、上記重量割合が1%以下
であると、セラミック基板用導電材料の収縮率がセラミ
ック材料の収縮率に十分近づかず、この結果、スルーホ
ール充填部の亀裂を抑制する効果がさほど得られない恐
れがある、ということが、発明者の実験および検討によ
り確認されているためである。
【0012】また、上記重量割合が90%以上である
と、絶縁性を有するセラミック材料の大量な添加によ
り、セラミック基板用導電材料は、貴金属材料本来の性
質である、高導電性を維持できなくなり、この結果、ス
ルーホール充填部における導通不良の恐れがある、とい
うことが、発明者の実験および検討により確認されてい
るためである。
【0013】そして、セラミック材料の重量割合を、5
wt%〜50wt%とするのがより好ましい。これによ
り、スルーホール充填部の亀裂をより効果的に抑制でき
るとともに、スルーホール充填部の導電性をより貴金属
材料に近いものに保つことができる。そして、上記セラ
ミック基板用導電材料により、セラミック基板(1)の
スルーホール充填部(41、42)を構成し、さらに、
セラミック基板(1)に、貴金属材料からなる配線部
(31、32、51、52)を設けたセラミック配線板
を提供している。このセラミック配線板において、スル
ーホール充填部(41、42)の亀裂の発生は抑制され
るので、このセラミック配線板の歩留りを向上でき、し
かも、高温と低温との間を繰り返すような環境であって
も、このセラミック配線板の使用中に電気的断線が発生
することは抑制される。
【0014】また、セラミック基板(1)の配線部(3
1、32、51、52)を上記セラミック基板用導電材
料から構成してもよい。ここで、配線部(31、32、
51、52)は通常スルーホール充填部(41、42)
に比べて非常に薄いものであるが、この配線部(31、
32、51、52)が、特に高温の環境(例えば300
℃程度)にさらされるような場合は、この配線部(3
1、32、51、52)に関しても、セラミック配線板
の使用時における膨張、収縮が問題となる恐れがある。
よって、配線部(31、32、51、52)を上記セラ
ミック基板用導電材料から構成することにより、上記恐
れを抑制できる。
【0015】そして、上記セラミック配線板(1)は、
以下のように形成される。まず、セラミック材料をスラ
リ状としたものからなる基板素材(11、12)の板厚
方向にスルーホール(121、122)を形成する(第
1工程)。そして、セラミック基板用導電材料をペース
ト状にしたものを、上記スルーホール(121、12
2)に充填し、スルーホール充填部(41a、42a)
を形成する(第2工程)。
【0016】また、貴金属材料をペースト状にしたもの
により、基板素材(11、12)に配線部(31a、3
2a)を印刷する(第3工程)。この後、基板素材(1
1、12)、スルーホール充填部(41a、42a)、
および、配線部(31a、32a)を、セラミック材料
の焼結温度にて加熱して一体に焼結する(第4工程)。
上記焼結温度は、例えば、1400℃〜1700℃程度
である。
【0017】なお、上記第3工程は、上記第1工程の前
に行なってもよいし、上記第2工程の前に行なってもよ
い。ここで、セラミック材料をスラリ状としたものや、
セラミック基板用導電材料をペースト状にしたものにお
いては、セラミック材料や貴金属材料が粒子状で多数存
在している。そして、上記第4工程において焼結温度に
て加熱することにより、基板素材(11、12)中の多
数のセラミック粒子が活性化されて比較的自在に移動可
能となり、この活性化されたセラミック粒子同志が結合
する。この結果、焼結後(つまり、焼結温度にて加熱し
てから常温に戻した後)においては、多数のセラミック
粒子が一体化された強固なセラミック基板(1)とな
る。
【0018】そして、上記貴金属材料として例えばPt
を用い、上記セラミック材料として、例えばアルミナを
主成分とする材料を用いたセラミック配線板について、
本発明者が鋭意検討した結果、以下のようなメカニズム
により、スルーホール充填部の亀裂の拡大が抑制される
ことがわかった。まず、上記焼結温度にて加熱すること
により、スルーホール充填部(41a、42a)中の多
数のセラミック粒子も活性化される。一方、Ptの融点
(1800℃程度)が上記焼結温度に近いため、この焼
結温度にて加熱することにより、スルーホール充填部
(41a、42a)中の多数のPt粒子も活性化される
(この場合はPtが軟化する)。
【0019】このため、多数のセラミック粒子および多
数のPt粒子は比較的自在に移動可能となるため、多数
のセラミック粒子同志が、多数のPt粒子の間をぬって
移動しつつ結合することにより、セラミック材料からな
る3次元的な構造を形成するとともに、多数のPt粒子
同志が、多数のセラミック粒子の間をぬって移動しつつ
結合することにより、Ptからなる3次元的な構造を形
成する。つまり、セラミック材料からなる3次元的な構
造の間を埋めるように、Ptが存在することになる。
【0020】また、上記焼結温度にて加熱することによ
り、スルーホール充填部(41a、42a)と基板素材
(11、12)との界面近傍において、スルーホール充
填部(41a、42a)側のセラミック粒子と、基板素
材(11、12)側のセラミック粒子とが結合するの
で、セラミック材料からなる3次元的な構造が基板素材
(11、12)に保持された状態となる。つまり、焼結
後においては、セラミック材料からなる3次元的な構造
がセラミック基板(1)に保持された状態となる。
【0021】このようなセラミック配線板を、高温と常
温との間を行き来するような環境においた場合、セラミ
ック基板(1)に保持される、セラミック材料からなる
3次元的な構造により、Ptの膨張、収縮が抑制される
ため、スルーホール充填部(41、42)に存在する亀
裂の拡大を効果的に抑制でき、スルーホール充填部(4
1、42)における電気的断線を効果的に抑制できる。
【0022】なお、上記セラミック基板(1)の表面
に、物理量または化学量を感知し、電気信号に変換する
センサ(2)を設け、さらにセラミック基板(1)に一
対のスルーホール充填部(41、42)を設け、センサ
(2)と一対のスルーホール充填部(41、42)と
を、配線部(31、32)により電気的に接続したセラ
ミック配線板を提供している。このようにセンサ(2)
を備えたセラミック配線板に関しても、一対のスルーホ
ール充填部(41、42)、さらには、配線部(31、
32)を上記セラミック基板用導電材料から構成するこ
とにより、上述した効果と同様の効果が得られる。
【0023】
【実施例】以下、本発明の実施例を詳細に説明する。本
実施例は、本発明を図1(a)、(b)に示すようなサ
ーミスタ素子(セラミック配線板)の、スルーホール充
填部41、42に適用したものである。このサーミスタ
素子は、車両の排気温度、例えば300℃〜1000℃
程度を検出するものであり、車両の排気ガス浄化装置の
一部である触媒コンバータに取り付けられる。
【0024】具体的に、このサーミスタ素子は、セラミ
ック材料(例えばアルミナ(Al23 )を主成分とす
る材料)からなる長尺形状のセラミック基板1の内部
に、酸化物半導体からなるサーミスタ(センサ)2と、
一端311、321がサーミスタ2と電気的に接続され
る、Ptからなる一対のリード線(配線部)31、32
とが設けられている。
【0025】また、セラミック基板1の板厚方向に形成
されたスルーホール121、122には、上記リード線
31、32の他端312、322に電気的に接続される
一対のスルーホール充填部41、42が設けられてお
り、セラミック基板1の表面には、スルーホール充填部
41、42と電気的に接続される、Ptからなる一対の
表面電極(配線部)51、52が設けられている。
【0026】そして、表面電極51、52から、さらに
コネクタにより検出回路や電子制御装置へ接続され、こ
れにより、触媒コンバータ内の排気ガス温度を検出する
ようになっている。なお、上記したサーミスタ素子にお
いて、長手方向サーミスタ2側の半分が、触媒コンバー
タ内に配置されるように、サーミスタ素子が上記触媒コ
ンバータの壁面に貫通して取り付けられる。
【0027】本実施例では、スルーホール充填部41、
42は、Pt(貴金属材料)が80wt%、アルミナ
(セラミック材料)が20wt%である、セラミック基
板用導電材料により構成されている。以下に、サーミス
タ素子の形成方法を図2に基づいて説明する。なお、図
2は焼結前の状態を示すので、図2中の符号は、図1
(a)、(b)のサーミスタ素子の符号とは区別した。
【0028】まず、約77wt%のアルミナ粉末(多数
のアルミナ粒子)と、1300℃〜1500℃で溶融す
る融剤としての約6wt%のフラックス材(例えば、マ
グネシア、シリカ、炭酸カルシウム、カオリン等)と、
結合剤としての約4wt%のエチルセルロースと、有機
溶剤としての約13wt%のテルピネオールとを混合し
てスラリ状とする。
【0029】このスラリから、ドクターブレード法のキ
ャストマシンにより、所望厚さ、例えば0.5mmのセ
ラミック生シートを製造する。この生シートを所望寸
法、例えば3mm×60mmの寸法に切り出して、2枚
の未焼結状態の第1、第2基板素材11、12を用意す
る。そして、約83wt%のPt粉末(多数のPt粒
子)と、約4wt%のエチルセルロースと、約13wt
%のテルピネオールとを混合して、配線用導電ペースト
を形成し、この導電ペーストにより、第1基板素材11
の表面に一対のリード線31a、32aを厚膜印刷法に
より印刷、形成する(第3工程)。このリード線31
a、32aの厚みは10μm、幅は0.3mmとした。
【0030】続いて、サーミスタ材料としての約70w
t%の酸化物半導体粉末と、約5wt%のエチルセルロ
ースと、約25wt%のテルピネオールとを混合して、
サーミスタ用導電ペーストを形成し、この導電ペースト
により、第1基板素材11の表面に、上記一対のリード
線31a、32aの一端311a、321a側を覆うよ
うに、サーミスタ2aを厚膜印刷法により印刷、形成す
る。このサーミスタ2aの厚みは50μmで、大きさは
2mm×2mmとした。
【0031】さらに、第2基板素材12には、ドリルま
たはポンチで一対のスルーホール121a、122aを
形成する(第1工程)。このスルーホール121a、1
22aは直径が0.3mmであり、第2基板素材12の
長手方向の一端側で、上記リード線31a、32aの他
端312a、322aに対向するように形成されてい
る。
【0032】そして、約66wt%のPt粉末(多数の
Pt粒子)と、約17wt%のアルミナ粉末(多数のア
ルミナ粒子)と、約4wt%のエチルセルロースと、約
13wt%のテルピネオールとを混合して、スルーホー
ル用導電ペーストを形成し、この導電ペーストを、第2
基板素材12のスルーホール121a、122aに充填
し、スルーホール充填部41a、42aを形成する(第
2工程)。
【0033】さらに、上記した配線用導電ペーストを形
成し、この導電ペーストにより、第2基板素材12のう
ち、スルーホール充填部41a、42aを含む表面に、
一対の表面電極51a、52aを厚膜印刷法により印
刷、形成する(第3工程)。この表面電極51a、52
aの厚みは約10μmとした。そして、第1基板素材1
1の表面に第2基板素材12を配置した状態で、100
℃の温度で、100kg/cm2 の圧力を1分間加え
る。これにより、第1基板素材11と第2基板素材12
とが加熱圧着されて一体となる。上記の方法で得られた
ものを、アルミナの焼結温度程度、例えば、1400℃
〜1700℃で、大気雰囲気にて焼結する。この結果、
図1(a)、(b)に示すようなサーミスタ素子が形成
される。
【0034】(他の実施例)なお、上記実施例では、第
1、第2基板素材11、12の間にサーミスタ2aを挟
むことにより、サーミスタ2をセラミック基板1に内蔵
させていたが、図2に示す第1基板素材11において、
リード線31a、32aの他端312a、322aに相
当する部分に、スルーホール121a、122aを形成
し、第1基板素材11の裏面に表面電極51a、52a
を形成することにより、セラミック基板1の表面にサー
ミスタ2を設けるようにしてもよい。このとき、セラミ
ック基板11の表面に露出したサーミスタ2およびリー
ド線31、32を保護するためのガラス等のフィルム
を、第1セラミック基板11の表面に形成してもよい。
【0035】また、上記実施例では、スルーホール用導
電ペーストを、第1基板素材11のスルーホール41、
42に充填した後、焼結させていたが、導電ペーストを
線状に成形し乾燥させてから、スルーホール41、42
に挿入し、その後、焼結させてもよい。また、上記実施
例では、配線用導電ペーストを、第1基板素材11の表
面に印刷、形成した後、焼結させていたが、導電ペース
トをリード線31、32の形状に成形し乾燥させてか
ら、第1基板素材11の表面に配置し、その後、焼結さ
せてもよい。
【0036】また、結合剤としては、上記エチルセルロ
ースの他に、ポリビニルブチラール樹脂等も挙げられ
る。また、有機溶剤としては、テルピネオールの他に、
ジエチレングリコール−n−ブチルエーテルアセテー
ト、ジベンジリデン−D−ソルビトール等も挙げられ
る。また、上記実施例において、第2基板素材12にス
ルーホール121、122を形成する工程およびスルー
ホール充填部41a、42aを形成する工程を、第1基
板素材11にリード線31a、32aを形成する工程の
前に行なってもよいし、第1基板素材11にサーミスタ
2aを形成する工程の前に行なってもよい。
【0037】また、上記実施例は、本発明を、排ガスの
温度を検出するサーミスタ素子のスルーホール充填部に
適用していたが、これに限定されることはなく、他の種
々のセラミック配線板、例えば、排ガス中の酸素濃度を
検出する酸素センサ素子のスルーホール充填部に適用し
てもよいし、スーパーコンピュータ等の電子回路におけ
る配線に適用してもよい。
【図面の簡単な説明】
【図1】(a)はサーミスタ素子の断面図で、(b)は
サーミスタ素子の平面図である。
【図2】サーミスタ素子の製造工程中における斜視図で
ある。
【符号の説明】
1…セラミック基板、2…サーミスタ(センサ)、3
1、32…リード線(配線部)、41、42…スルーホ
ール充填部、51、52…表面電極(配線部)。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 セラミック材料からなるセラミック基板
    (1)に一体に設けられるセラミック基板用導電材料で
    あって、貴金属材料に前記セラミック材料を添加したも
    のからなることを特徴とするセラミック基板用導電材
    料。
  2. 【請求項2】 前記セラミック基板用導電材料に関する
    前記セラミック材料の重量割合が1wt%〜90wt%
    であることを特徴とする請求項1に記載のセラミック基
    板用導電材料。
  3. 【請求項3】 前記セラミック基板用導電材料に関する
    前記セラミック材料の重量割合が5wt%〜50wt%
    であることを特徴とする請求項1に記載のセラミック基
    板用導電材料。
  4. 【請求項4】 前記セラミック材料は、アルミナを主成
    分とする材料であり、 前記貴金属材料はPtであることを特徴とする請求項1
    ないし3のいずれか1つに記載のセラミック基板用導電
    材料。
  5. 【請求項5】 板厚方向にスルーホール(121、12
    2)が形成され、セラミック材料からなるセラミック基
    板(1)と、 貴金属材料にセラミック材料を添加してなるセラミック
    基板用導電材料からなり、前記スルーホール(121、
    122)内に充填されるスルーホール充填部(41、4
    2)と、 導電材料からなり、前記スルーホール充填部(41、4
    2)と電気的に接続され、前記セラミック基板(1)に
    一体に設けられる配線部(31、32、51、52)と
    を備えていることを特徴とするセラミック配線板。
  6. 【請求項6】 前記セラミック基板(1)には、物理量
    または化学量を感知し、電気信号に変換するセンサ
    (2)が設けられており、 前記スルーホール充填部(41、42)は一対形成され
    ており、 前記センサ(2)と前記一対のスルーホール充填部(4
    1、42)とが、前記配線部(31、32)により電気
    的に接続されていることを特徴とする請求項5に記載の
    セラミック配線板。
  7. 【請求項7】 前記配線部(31、32、51、52)
    も、前記セラミック基板用導電材料からなることを特徴
    とする請求項5または6に記載のセラミック配線板。
  8. 【請求項8】 前記セラミック材料は、アルミナを主成
    分とする材料であり、 前記貴金属材料はPtであることを特徴とする請求項5
    ないし7のいずれか1つに記載のセラミック配線板。
  9. 【請求項9】 セラミック材料をスラリ状としたものか
    らなる基板素材(11、12)の板厚方向にスルーホー
    ル(121a、122a)を形成する第1工程と、 貴金属材料にセラミック材料を添加してなるセラミック
    基板用導電材料をペースト状にしたものを、前記スルー
    ホール(121a、122a)に充填し、スルーホール
    充填部(41a、42a)を形成する第2工程と、 導電材料をペースト状にしたものにより、前記基板素材
    (11、12)に配線部(31a、32a、51a、5
    2a)を印刷する第3工程と、 前記第1工程、前記第2工程、および前記第3工程の後
    に、前記基板素材(11、12)、前記スルーホール充
    填部(41a、42a)、および、前記配線部(31
    a、32a、51a、52a)を、セラミック材料の焼
    結温度にて加熱して一体に焼結する第4工程とが含まれ
    ることを特徴とするセラミック配線板の製造方法。
JP14233397A 1996-07-01 1997-05-30 セラミック基板用導電材料およびセラミック配線板 Pending JPH1093224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14233397A JPH1093224A (ja) 1996-07-01 1997-05-30 セラミック基板用導電材料およびセラミック配線板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17151596 1996-07-01
JP8-171515 1996-07-01
JP14233397A JPH1093224A (ja) 1996-07-01 1997-05-30 セラミック基板用導電材料およびセラミック配線板

Publications (1)

Publication Number Publication Date
JPH1093224A true JPH1093224A (ja) 1998-04-10

Family

ID=26474380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14233397A Pending JPH1093224A (ja) 1996-07-01 1997-05-30 セラミック基板用導電材料およびセラミック配線板

Country Status (1)

Country Link
JP (1) JPH1093224A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014181697A1 (ja) * 2013-05-08 2017-02-23 株式会社村田製作所 多層配線基板
CN111279470A (zh) * 2017-10-30 2020-06-12 阿莫善斯有限公司 双面陶瓷基板的制备方法、使用该方法制备的双面陶瓷基板以及包括其的半导体封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014181697A1 (ja) * 2013-05-08 2017-02-23 株式会社村田製作所 多層配線基板
CN111279470A (zh) * 2017-10-30 2020-06-12 阿莫善斯有限公司 双面陶瓷基板的制备方法、使用该方法制备的双面陶瓷基板以及包括其的半导体封装体

Similar Documents

Publication Publication Date Title
JP3664757B2 (ja) セラミック発熱体の製造方法
US4733056A (en) Heater backed with a ceramic substrate
KR910006223B1 (ko) 가스센서 및 그 제조방법
JP2022530944A (ja) 熱線型ガスセンサーチップ、センサー及びセンサーの製造方法
JP4884103B2 (ja) セラミックヒータおよびガスセンサ素子
JP2005195516A (ja) 積層型ガスセンサ素子及びその製造方法並びにそれを備えるガスセンサ
JPH1196871A (ja) 抵抗・温度ヒュ−ズ及びその製作方法
US6629367B2 (en) Electrically isolated via in a multilayer ceramic package
JPH1093224A (ja) セラミック基板用導電材料およびセラミック配線板
JP3860425B2 (ja) 回路基板、その製造方法、自動車用電子回路装置
JP4036932B2 (ja) 複合回路素子
JP2002107335A (ja) 積層型ガスセンサ素子の製造方法
JP4487825B2 (ja) 温度検出素子
JPH0722723A (ja) 基板の貫通電極
JPH0595071U (ja) 厚膜回路基板
JP2001257062A (ja) セラミックヒーター
JP3367495B2 (ja) 測温抵抗体とその製造方法
JP2004178942A (ja) 平板状セラミックヒータとその製造方法、並びにそれを用いた検出素子
JPH08255679A (ja) 板状セラミックヒータ及びその製造方法
JPH11186689A (ja) 配線基板の接続構造
JP2634592B2 (ja) 低抵抗付回路基板およびその製造法
JPH11126853A (ja) 厚膜回路基板の製造方法
JP3270803B2 (ja) 配線基板
JPS6025290A (ja) 混成集積回路基板の製造方法
JP2595612B2 (ja) 耐熱性絶縁構造の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A02 Decision of refusal

Effective date: 20060620

Free format text: JAPANESE INTERMEDIATE CODE: A02