JP2015109320A - インダクタ装置および高周波モジュール - Google Patents
インダクタ装置および高周波モジュール Download PDFInfo
- Publication number
- JP2015109320A JP2015109320A JP2013250792A JP2013250792A JP2015109320A JP 2015109320 A JP2015109320 A JP 2015109320A JP 2013250792 A JP2013250792 A JP 2013250792A JP 2013250792 A JP2013250792 A JP 2013250792A JP 2015109320 A JP2015109320 A JP 2015109320A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- electrodes
- magnetic
- electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Transceivers (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】互いに隣接する2つのインダクタ電極間の干渉が防止されたインダクタ装置を提供する。【解決手段】互いに隣接するインダクタ電極10と、他のインダクタ電極11〜13との間に磁性体ペーストで形成された磁性体パターン20が配置されているので、インダクタ電極10で発生する磁束を磁性体パターン20に集中させることができる。そのため、インダクタ電極10と他のインダクタ電極11〜13とが結合するのが抑制されるので、インダクタ電極10から他のインダクタ電極11〜13への信号の漏れを低減することができる。したがって、インダクタ電極10と他のインダクタ電極11〜13との間の干渉が防止され、各インダクタ電極10〜13により形成されて特性変動が抑制されたインダクタを備えるインダクタ装置を提供することができる。【選択図】図3
Description
本発明は、複数のインダクタ電極が設けられた多層基板を備えるインダクタ装置およびこれを備える高周波モジュールに関する。
スイッチICやRF−IC等の各種の高周波部品が多層基板に搭載されて形成される高周波モジュールでは、インダクタ電極等を含む内部配線電極により形成された各種のフィルタ回路が多層基板内に設けられている(例えば特許文献1参照)。このようなフィルタ回路を多層基板内に形成するために、図4の従来の高周波モジュールが備える多層基板の絶縁層の一例に示すように、多層基板を形成する所定の絶縁層500上に、複数のインダクタ電極501が形成されている。また、絶縁層500上の各インダクタ電極501と他の絶縁層に設けられた配線電極とを接続するために、絶縁層500には層間接続用の複数のビア導体502が形成されている。
ところで、上記した高周波モジュールでは、例えば送信回路から受信回路への信号の漏れによる受信回路側での不具合を防止することが要求されている。このような信号の漏れは、同一の絶縁層500上において互いに隣接するインダクタ電極501どうしの電気的な結合が原因であることが多い。したがって、電気的に結合させたくないインダクタ電極501どうしを絶縁層500上で離間して配置するなどの設計上の対策が講じられている。しかしながら、絶縁層500上でインダクタ電極501どうしを離間して配置すると、各種のフィルタ回路が設けられた多層基板を備える高周波モジュールの大型化を招くという問題があった。
本発明は、上記した課題に鑑みてなされたものであり、互いに隣接する2つのインダクタ電極間の干渉が防止されたインダクタ装置を提供すると共に、このインダクタ装置を備える高周波モジュールの小型化を図ることができる技術を提供することを目的とする。
上記した目的を達成するために、本発明のインダクタ装置は、複数の絶縁層が積層されて成る多層基板と、前記多層基板の所定の前記絶縁層上に形成された複数のインダクタ電極と、前記所定の絶縁層上の互いに隣接する2つの前記インダクタ電極間に位置するように第1の磁性体パターンとを備えることを特徴としている。
このように構成された発明では、多層基板の所定の絶縁層上に形成された複数のインダクタ電極のうち、互いに隣接する2つのインダクタ電極間に第1の磁性体パターンが配置されている。したがって、互いに隣接する両インダクタ電極(以下、単に「両インダクタ電極」と称する)のいずれか一方で発生する磁束は磁性体パターンに集中する。そのため、両インダクタ電極が結合するのが抑制されるので、両インダクタ電極のいずれか一方から他方への信号の漏れを低減することができる。したがって、両インダクタ電極間の干渉が防止され、特性変動が抑制されたインダクタを備えるインダクタ装置を提供することができる。
また、前記第1の磁性体パターンは、前記互いに隣接する両インダクタ電極のいずれか一方に近接して形成されているとよい。
このようにすると、両インダクタ電極のいずれか一方に例えば高信号レベルの送信信号が入力された場合であっても、一方のインダクタ電極において発生する磁束が近接配置された磁性体パターンに集中するので、他方のインダクタ電極への信号の漏れをより効果的に抑制することができる。
また、前記第1の磁性体パターンは、前記互いに隣接する両インダクタ電極のいずれか一方を囲繞するように形成されているとよい。
このようにすれば、磁性体パターンにより囲繞された両インダクタ電極のいずれか一方の周囲に閉磁路が形成されるので、両インダクタ電極の他方への磁束の漏れ防止効果をさらに向上することができる。また、磁性体パターンにより囲繞された両インダクタ電極のいずれか一方が、その周囲に配置された他の線路に影響を与えない優れた電磁妨害(EMI:Elector−Magnetic Interference)性能と、その周囲に配置された他の線路からの影響を受けない優れた電磁感受性(EMS:Electro−Magnetic Susceptibility)性能とを有しているので、インダクタ装置の電磁両立性(EMC:Electro−Magnetic Compatibility)の向上を図ることができる。
また、前記互いに隣接する両インダクタ電極の他方を囲繞するように前記所定の絶縁層上に第2の磁性体パターンをさらに備えていてもよい。
このように構成すると、両インダクタ電極の他方が第2の磁性体パターンによりさらに囲繞されて、他方のインダクタ電極の周囲にも閉磁路が形成されるので、両インダクタ電極間の干渉をさらに確実に抑制することができる。
また、前記互いに隣接する両インダクタ電極間において、前記第1の磁性体パターンの断面積が、前記互いに隣接する両インダクタ電極の断面積よりも大きいとよい。
このようにすると、両インダクタ電極間に配置される第1の磁性体パターンに含まれる磁性体量を増大することができ、第1の磁性体パターンへ集中する磁束の量を増やすことができるので、両インダクタ電極間における磁束の漏れ防止効果のさらなる向上を図ることができる。
また、前記各インダクタ電極は、前記所定の絶縁層上の所定領域を囲むように略C字状に形成されたものを含み、略C字状の当該インダクタ電極の内側に位置するように第3の磁性体パターンをさらに備えていてもよい。
このようにすると、所定の絶縁層上に形成された複数のインダクタ電極は、絶縁層上の所定領域を囲むように略C字状に形成されたものを含み、略C字状のインダクタ電極の内側に磁性体ペーストで形成された第3の磁性体パターンが配置されている。したがって、略C字状に形成されたインダクタ電極で発生した磁束をインダクタ電極の内側にも集中させることができるので、インダクタ電極により形成されるインダクタのインダクタンスを増大させることができる。また、互いに隣接する両インダクタ電極のうちの少なくともいずれか一方が略C字状に形成されている場合に、略C字状の当該インダクタ電極で発生した磁束をインダクタ電極の内側にも集中させることができるので、両インダクタ電極間の磁束の漏れ防止効果をさらに向上することができる。
また、本発明の高周波モジュールは、請求項1ないし6のいずれかに記載のインダクタ装置を備える高周波モジュールにおいて、前記多層基板に実装された高周波部品を備えることを特徴としている。
このように構成された発明では、多層基板の所定の絶縁層に形成された互いに隣接する2つのインダクタ電極間に第1の磁性体パターンが配置されることにより、両インダクタ電極を互いに近接配置することができる。したがって、両インダクタ電極が形成される所定の絶縁層を小型化して多層基板の小型化を図ることができるので、高周波部品が実装された多層基板を備える高周波モジュールの小型化を図ることができる。
本発明によれば、互いに隣接する2つのインダクタ電極間に第1の磁性体パターンが配置されているので、両インダクタ電極のいずれか一方で発生する磁束を第1の磁性体パターンに集中させることができる。そのため、両インダクタ電極の磁界による結合が抑制されるので、両インダクタ電極のいずれか一方から他方への信号の漏れを低減することができる。したがって、両インダクタ電極間の干渉が防止され、両インダクタ電極により形成されて特性変動が抑制されたインダクタを備えるインダクタ装置を提供することができる。
本発明の一実施形態にかかる高周波モジュールについて、図1〜図3を参照して説明する。図1は本発明の一実施形態にかかる高周波モジュールの断面図、図2は図1の高周波モジュールの回路構成図、図3は絶縁層上に形成されたインダクタ電極を示す平面図である。
この実施形態にかかる高周波モジュール1は、複数の周波数帯域の通信信号の送受信が可能な携帯電話などに搭載されるマルチバンド・マルチモードに対応したスイッチモジュールにより構成されている。高周波モジュール1は、共通アンテナに接続されるアンテナ電極と、それぞれ周波数帯域が異なる通信信号を用いて通信を行う複数の通信システムのいずれかとを切換接続するスイッチ回路を備えている。そして、共通アンテナにより所定の周波数帯域の受信信号が受信されると、当該受信信号を用いて通信を行う通信システムに共通アンテナがスイッチ回路により接続されることにより、当該受信信号が対応する通信システムに入力される。
また、各通信システムそれぞれから出力された各送信信号は、共通アンテナと各通信システムのいずれかとがスイッチ回路により選択的に切換接続されることにより、各送信信号ごとにアンテナ電極を介して共通アンテナに出力される。高周波モジュール1は、図1に示すように、高周波(RF)信号用のスイッチ回路を有するスイッチIC2と、整合回路などの各種回路を形成するインダクタ、キャパシタ、レジスタ等のチップ部品3と、マザー基板等の外部基板との外部接続用の複数の実装電極4が形成されてスイッチIC2やチップ部品3等の各種の部品がその上面に実装された多層基板5と、多層基板5の上面に実装されたスイッチIC2やチップ部品3等の各種の部品を被覆する封止樹脂6とを備えている。
また、高周波モジュール1には各種回路が形成されており、高周波モジュール1は、図2に示すように、スイッチIC2に形成されたスイッチ回路と、アンテナ電極ANTを介して外部に設けられた共通アンテナ7とスイッチIC2との間のインピーダンス整合を行う整合回路8と、マザー基板などの外部基板に構成された各通信システムのパワーアンプから出力される送信信号に含まれる2次高調波や3次高調波を減衰させるためのローパスフィルタ(LPF)9a,9bとを備えている。
スイッチIC2(本発明の「高周波部品」に相当)は、図2に示すように、共通アンテナ7に接続されるアンテナ共通端子ANTaと、各通信システムの使用周波数帯域毎に設けられた10個の送受信共用端子TR1〜TR10と、2個の送信用端子T1,T2と、制御信号が入力される4個の制御用端子Vc1a〜Vc4aと、電源供給用の電源用端子VDDaとを有している。そして、スイッチIC2に形成されたスイッチ回路において、各制御用端子Vc1a〜Vc4aに入力される制御信号に基づいて、アンテナ共通端子ANTaと、各送受信共用端子TR1〜TR10および各送信用端子T1,T2のいずれかとが選択的に切換接続される。なお、スイッチIC2のスイッチ回路は、アンテナ共通端子ANTaと各端子TR1〜TR10,T1,T2のそれぞれとの間にFET等のスイッチ素子を設け、各スイッチ素子のオン、オフを切り換えるようにしたものや、ダイオードスイッチが組み合わされたものなど、一般的なスイッチ回路により形成される。また、多層基板5の上面には、スイッチIC2や他の表面実装型の部品を搭載するための上面側実装電極が形成されており、その上面側実装電極上にスイッチICのアンテナ共通端子ANTa、送受信共用端子TR1〜TR10、送信用端子T1、T2、制御用端子Vc1a〜Vc4aおよび電源用端子VDDaが半田バンプやAuバンプなどを介して電気的に接続される。
また、この実施形態において、送信用端子T1には、ハイバンド側(1800MHz〜1900MHz)の周波数帯域の送信信号が入力され、送信用端子T2はローバンド側(850MHz〜900MHz)の周波数帯域の送信信号が入力される。なお、以下の説明においては、各送受信共用端子TR1〜TR10および各送信用端子T1,T2を単に各RF信号用端子TRtと称し、各制御用端子Vc1a〜Vc4aを単に各制御用端子Vctと称する場合もある。
また、多層基板5の下面には、アンテナ共通端子ANTaに対応して設けられた共通電極ANTと、各RF信号用端子TRtそれぞれに対応して設けられた10個の送受信共用電極TRx1〜TRx10および2個の送信用電極HiTx,LowTxと、各制御用端子Vctそれぞれに対応して設けられた4個の制御電極Vc1〜Vc4と、電源用端子VDDaに対応して設けられた電源電極VDDとが実装電極4として形成されている。なお、上記した各実装電極4それぞれが、多層基板5を形成する各絶縁層に形成された面内導体パターンや層間接続用のビア導体等により形成される内部配線電極を介して、対応する各RF信号用端子ANTa,TRtや制御用端子Vct,電源用端子VDDaに接続される。また、以下の説明においては、各送受信共用電極TRx1〜TRx10および各送信用電極HiTx,LowTxを単に各RF信号電極TRdと称し、各制御電極Vc1〜Vc4を単に各制御電極Vcdと称する場合もある。
また、図2に示すように、LPF9aは、直列接続されたインダクタDLt1,DLt2と、インダクタDLt1に並列接続されたキャパシタDCc1と、一端が各インダクタDLt1,DLt2の接続点に接続され他端が接地されたキャパシタDCu2とにより形成され、送信用端子T1と送信電極HiTxとがLPF9aを介して接続される。また、LPF9bは、直列接続されたインダクタGLt1,GLt2と、インダクタGLt1に並列接続されたキャパシタGCc1と、インダクタGLt2に接続されたキャパシタGCc2と、一端がインダクタGLt1と送信用端子T2との接続点に接続され他端が接地されたキャパシタGCu1と、一端が各インダクタGLt1,GLt2の接続点に接続され他端が接地されたキャパシタGCu2とにより形成され、送信用端子T2と送信電極LowTxとがLPF9Bbを介して接続される。
また、整合回路8は、一端が共通電極ANTに接続され他端がアンテナ共通端子ANTaに接続されたチップインダクタL1と、一端がアンテナ共通端子ANTaに接続され他端が接地されたチップインダクタL2と、一端が共通電極ANTとチップインダクタL1との接続点に接続され他端が接地されたキャパシタCANTとにより形成され、アンテナ共通端子ANTaと共通電極ANTとが整合回路8を介して接続される。なお、各チップインダクタL1,L2はチップ部品3として多層基板5の上面に実装されている。
また、図3に示すように、多層基板5を形成する複数の絶縁層のうちの所定の絶縁層51上に、各インダクタDLt1,DLt2,GLt1,GLt2を形成する複数のインダクタ電極10,11,12,13が形成されている。インダクタDLt1はインダクタ電極10により形成され、インダクタDLt2はインダクタ電極11により形成され、インダクタGLt1はインダクタ電極12により形成され、インダクタGLt2はインダクタ電極13により形成される。また、各インダクタ電極10〜13それぞれの両端には、各インダクタ電極10〜13のそれぞれと、他の絶縁層に形成された内部配線電極(面内導体パターン)とを接続するためのビア導体10a,11a,12a,13aがそれぞれ接続されている。
なお、以下の説明では、説明を容易なものとするため、インダクタ電極10を本発明の「互いに隣接する両インダクタ電極のいずれか一方」として取り扱い、他のインダクタ電極11〜13のそれぞれを本発明の「互いに隣接する両インダクタ電極の他方」として取り扱うが、各インダクタ電極10〜13のいずれのインダクタ電極が「両インダクタ電極のいずれか一方」として取り扱われ、各インダクタ電極10〜13のいずれのインダクタ電極が「両インダクタ電極の他方」として取り扱われてもよい。
また、インダクタ電極10と、各インダクタ電極11〜13のそれぞれとは互いに隣接するように絶縁層51上に配置されている。そして、インダクタ電極10と、他のインダクタ電極11〜13それぞれとの間に位置するように、磁性体パターン20(第1の磁性体パターン)がインダクタ電極10に近接した状態で絶縁層51上に、例えば磁性体ペーストにより形成されている。
また、この実施形態では、磁性体パターン20は、インダクタ電極10を囲繞するように形成されている。また、インダクタ電極11〜13それぞれを囲繞するように、磁性体パターン21,22,23(第2の磁性体パターン)が絶縁層51上に磁性体ペーストにより形成されている。
また、この実施形態では、各インダクタ電極10〜13は、それぞれ、絶縁層51上の所定領域を囲むように平面視で略C字状に形成されている。また、略C字状の各インダクタ電極10〜13それぞれの内側に位置するように、磁性体パターン30〜33(第3の磁性体パターン)が絶縁層51上に磁性体ペーストにより形成されている。
また、この実施形態では、各磁性体パターン20,21,22,23それぞれの各インダクタ電極10〜13間のライン状の部分において、各磁性体パターン20,21,22,23の断面積が、各インダクタ電極10〜13のライン状の部分の断面積よりも大きく形成されている。なお、この実施形態では、各インダクタ電極10〜13および各磁性体パターン20〜23,30〜33は、それぞれ、スクリーン印刷により絶縁層51上に形成される。したがって、各インダクタ電極10〜13が形成されるときのスクリーン版の仕様(版厚やメッシュの粗さなど)よりも、各磁性体パターン20〜23が形成されるときのスクリーン版の仕様を、磁性体ペーストの吐出量が多くなるように設定することで、各磁性体パターン20〜23の厚みや幅を大きくすることにより、各磁性体パターン20〜23の断面積を各インダクタ電極10〜13の断面積よりも大きくすることができる。
以上のように、多層基板5の絶縁層51上に各インダクタ電極10〜13および磁性体パターン20〜23,30〜33が形成されることにより、本発明の「インダクタ装置」が構成されている。
なお、多層基板5は、複数の絶縁層が積層されて成り、樹脂多層基板、低温同時焼成セラミック多層基板(LTCC基板)などの一般的な多層基板により形成される。多層基板5が、LTCC多層基板により形成される場合に、多層基板5は例えば次のようにして形成される。すなわち、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたセラミックグリーンシートが形成される。このセラミックグリーンシートの所定位置に、レーザー加工などによりビアホールが形成され、形成されたビアホールにAgやCuなどを含む導体ペーストが充填されることにより、層間接続用のビア導体が形成される。
また、セラミックグリーンシートの所定位置に、導体ペーストを用いたスクリーン印刷により種々の面内導体パターンが形成される。そして、ビア導体および面内導体パターンが形成された複数のセラミックグリーンシートが積層、圧着されることによりセラミック積層体が形成され、約1000℃前後の低い温度でセラミック積層体とビア導体および面内導体パターンが同時に低温焼成されることにより、多層基板5が形成される。
以上のように、この実施形態では、多層基板5の所定の絶縁層51上に形成された複数のインダクタ電極10〜13のうち、互いに隣接するインダクタ電極10と、各インダクタ電極11〜13それぞれとの間に磁性体パターン20が配置されている。したがって、インダクタ電極10で発生する磁束は磁性体パターン20に集中する。そのため、インダクタ電極10と、他のインダクタ電極11〜13との磁界による結合が抑制されるので、インダクタ電極10から他のインダクタ電極11〜13への信号の漏れを低減することができる。したがって、インダクタ電極10と他のインダクタ電極11〜13との間の干渉が防止され、各インダクタ電極10〜13により形成されて特性変動が抑制されたインダクタを備えるインダクタ装置を提供することができる。
また、磁性体パターン20は、インダクタ電極10に近接して形成されている。したがって、インダクタ電極10に例えば高信号レベルの送信信号が入力された場合であっても、インダクタ電極10において発生する磁束が近接配置された磁性体パターン20に集中するので、他のインダクタ電極11〜12への信号の漏れをより効果的に抑制することができる。
また、磁性体パターン20は、インダクタ電極10を囲繞するように形成されている。そのため、図3中において矢印で示すように、磁性体パターン20により囲繞されたインダクタ電極10の周囲に閉磁路が形成されるので、インダクタ電極10から他のインダクタ電極11〜13への磁束の漏れ防止効果をさらに向上することができる。また、磁性体パターン20により囲繞されたインダクタ電極10が、その周囲に配置された他の線路(各インダクタ電極11〜12を含む内部配線電極など)に影響を与えない優れた電磁妨害(EMI)性能と、その周囲に配置された他の線路からの影響を受けない優れた電磁感受性(EMS)性能とを有しているので、インダクタ装置の電磁両立性(EMC)の向上を図ることができる。
また、他のインダクタ電極11〜13のそれぞれを囲繞するように絶縁層51上に磁性体ペーストにより形成された磁性体パターン21〜23がさらに設けられている。そのため、これら他の各インダクタ電極11〜13それぞれが磁性体パターン21〜23によりさらに囲繞されて、図3に示すように、インダクタ電極11〜13それぞれの周囲にも閉磁路が形成される。したがって、各インダクタ電極10〜13間の干渉をさらに確実に抑制することができる。
また、各インダクタ電極10〜13間において、磁性体パターン20〜23の断面積が、各インダクタ電極10〜13の断面積よりも大きい。そのため、各インダクタ電極10〜13間に配置される各磁性体パターン20〜23に含まれる磁性体量を増大することができ、各磁性体パターンへ集中する磁束の量を増やすことができる。したがって、各インダクタ電極10〜13間における磁束の漏れ防止効果のさらなる向上を図ることができる。
また、所定の絶縁層51上に形成された各インダクタ電極10〜13は、絶縁層51上の所定領域を囲むように略C字状に形成されている。また、略C字状の各インダクタ電極10〜13それぞれの内側に磁性体ペーストで形成された磁性体パターン30〜33が配置されている。したがって、略C字状に形成された各インダクタ電極10〜13で発生した磁束を各インダクタ電極10〜13の内側に集中させることができるので、各インダクタ電極10〜13により形成される各インダクタDLt1,DLt2,GLt1,GLt2のインダクタンスを増大させることができる。また、略C字状の各インダクタ電極10〜13で発生したそれぞれの磁束を各インダクタ電極10〜13それぞれの内側にも集中させることができるので、各インダクタ電極10〜13間の磁束の漏れ防止効果をさらに向上することができる。
また、スクリーン印刷により各磁性体パターン20〜23が形成されることにより、絶縁層51に孔などを形成することなく、各インダクタ電極10〜13の周囲に容易に各磁性体パターン20〜23を形成することができる。また、各磁性体パターン20〜23をスクリーン印刷により容易に任意のパターン形状に形成することができる。
ところで、近年、携帯電話やスマートフォン、タブレットパソコン等の携帯通信機器の小型化および薄型化が進むと共に、マルチバンド・マルチモード化が要求されている。したがって、これらの携帯通信機器に搭載される高周波モジュール1の小型化および高集積化が要求されている。しかしながら、この実施形態では、多層基板5の所定の絶縁層51に形成された各インダクタ電極10〜13間に各磁性体パターン20〜23が配置されることにより、各インダクタ電極10〜13を互いに近接配置することができる。また、略C字状の各インダクタ電極10〜13それぞれの内側にも磁性体パターン30〜33が配置されることで、各インダクタ電極10〜13により形成される各インダクタDLt1,DLt2,GLt1,GLt2のインダクタンスを増大させることができる。
そのため、各インダクタDLt1,DLt2,GLt1,GLt2のインダクタンス値とQを維持した状態で各インダクタ電極10〜13の小型化を図ることができる。したがって、各インダクタ電極10〜13が形成される所定の絶縁層51を小型化して多層基板5の小型化を図ることができるので、スイッチIC2等の高周波部品が実装された多層基板5を備える高周波モジュール1の小型化を図ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、各インダクタDLt1,DLt2,GLt1,GLt2が、絶縁層51上に形成された各インダクタ電極10〜13と、他の絶縁層上に形成された他のインダクタ電極とがビア導体によって層間接続されることにより形成されていてもよい。
また、絶縁層51上に他のインダクタ電極がさらに形成されていてもよい。また、各インダクタ電極の形状は上記した略C字状に限定されるものではなく、直線状やミアンダ状、スパイラル状など、ストリップラインにより形成される一般的なインダクタ電極が絶縁層51上に形成されていればよい。また、各インダクタ電極10〜13のそれぞれが各磁性体パターン20〜23により必ずしも囲繞されている必要はなく、各インダクタ電極10〜13間に磁性体ペーストにより形成された磁性体パターンが配置されていればよい。また、各インダクタ電極10〜13間のアイソレーション特性の向上を図るために、各磁性体パターン30〜33が、略C字状の各インダクタ電極10〜13の内側の絶縁層51上に必ずしも設けられていなくてもよい。
また、高周波モジュール1が備える高周波部品はスイッチIC2に限定されるものではなく、RF信号とベースバンド信号との変換を行うRF−ICや、パワーアンプ(PA)、ローノイズアンプ(LNA)などの一般的な高周波部品が多層基板5に搭載されることにより、種々の機能を備える高周波モジュール1を構成することができる。
また、複数のインダクタ電極が設けられた多層基板を備えるインダクタ装置およびこれを備える高周波モジュールに本発明を広く適用することができる。
1 高周波モジュール
2 スイッチIC(高周波部品)
5 多層基板
51 絶縁層(所定の絶縁層)
10,11,12,13 インダクタ電極
20 磁性体パターン(第1の磁性体パターン)
21,22,23 磁性体パターン(第2の磁性体パターン)
30,31,32,33 磁性体パターン(第3の磁性体パターン)
2 スイッチIC(高周波部品)
5 多層基板
51 絶縁層(所定の絶縁層)
10,11,12,13 インダクタ電極
20 磁性体パターン(第1の磁性体パターン)
21,22,23 磁性体パターン(第2の磁性体パターン)
30,31,32,33 磁性体パターン(第3の磁性体パターン)
Claims (7)
- 複数の絶縁層が積層されて成る多層基板と、
前記多層基板の所定の前記絶縁層上に形成された複数のインダクタ電極と、
前記所定の絶縁層上の互いに隣接する2つの前記インダクタ電極間に位置するように形成された第1の磁性体パターンと
を備えることを特徴とするインダクタ装置。 - 前記第1の磁性体パターンは、前記互いに隣接する両インダクタ電極のいずれか一方に近接して形成されていることを特徴とする請求項1に記載のインダクタ装置。
- 前記第1の磁性体パターンは、前記互いに隣接する両インダクタ電極のいずれか一方を囲繞するように形成されていることを特徴とする請求項1または2に記載のインダクタ装置。
- 前記互いに隣接する両インダクタ電極の他方を囲繞するように前記所定の絶縁層上に形成された第2の磁性体パターンをさらに備えることを特徴とする請求項3に記載のインダクタ装置。
- 前記互いに隣接する両インダクタ電極間において、前記第1の磁性体パターンの断面積が、前記互いに隣接する両インダクタ電極の断面積よりも大きいことを特徴とする請求項1ないし3のいずれかに記載のインダクタ装置。
- 前記各インダクタ電極は、前記所定の絶縁層上の所定領域を囲むように略C字状に形成されたものを含み、略C字状の当該インダクタ電極の内側に位置するように形成された第3の磁性体パターンをさらに備えることを特徴とする請求項1ないし5のいずれかに記載のインダクタ装置。
- 請求項1ないし6のいずれかに記載のインダクタ装置を備える高周波モジュールにおいて、
前記多層基板に実装された高周波部品を備えることを特徴とする高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250792A JP2015109320A (ja) | 2013-12-04 | 2013-12-04 | インダクタ装置および高周波モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250792A JP2015109320A (ja) | 2013-12-04 | 2013-12-04 | インダクタ装置および高周波モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015109320A true JP2015109320A (ja) | 2015-06-11 |
Family
ID=53439493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013250792A Pending JP2015109320A (ja) | 2013-12-04 | 2013-12-04 | インダクタ装置および高周波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015109320A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058675A1 (ja) * | 2021-10-05 | 2023-04-13 | 株式会社村田製作所 | フィルタ、フィルタモジュール |
-
2013
- 2013-12-04 JP JP2013250792A patent/JP2015109320A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058675A1 (ja) * | 2021-10-05 | 2023-04-13 | 株式会社村田製作所 | フィルタ、フィルタモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI493893B (zh) | 高頻電路模組 | |
JP5859399B2 (ja) | 高周波回路および通信装置。 | |
US20230268944A1 (en) | Radio frequency module and communication device | |
US11380654B2 (en) | Radio-frequency module and communication apparatus | |
US11043983B2 (en) | Radio frequency module and communication device including the same | |
US11393796B2 (en) | Radio-frequency module and communication apparatus | |
KR101622452B1 (ko) | 모듈 기판 및 모듈 | |
US9484608B2 (en) | Switch module | |
US20200076393A1 (en) | Coupled Resonator On-Die Filters for WiFi Applications | |
JP5456935B1 (ja) | 回路モジュール | |
US11418158B2 (en) | Radio-frequency module and communication device | |
US20210152195A1 (en) | Radio frequency module and communication device | |
WO2016125719A1 (ja) | 高周波スイッチモジュール | |
US11374598B2 (en) | Radio frequency module and communication device | |
US20150080050A1 (en) | Composite module | |
WO2013118664A1 (ja) | 高周波モジュール | |
JP2015109320A (ja) | インダクタ装置および高周波モジュール | |
JP2006211144A (ja) | 高周波モジュール及び無線通信機器 | |
JP2014039268A (ja) | 高周波回路モジュール | |
JP2005136887A (ja) | 高周波モジュール及び無線通信機器 | |
WO2022091852A1 (ja) | 高周波モジュール、及び通信装置 | |
JP2014039266A (ja) | 高周波回路モジュール | |
JP2005287086A (ja) | 送受信端回路装置 | |
JP2006074256A (ja) | 高周波モジュール及び無線通信装置 | |
KR20110119210A (ko) | 근거리 무선통신용 프런트 앤드 모듈 및 이의 제조 방법 |