TWI394237B

TWI394237B - 形成半導體封裝之方法及其結構

Info

Publication number: TWI394237B
Application number: TW94133647A
Authority: TW
Inventors: Zhi-Jie Wang; Jian-Yong Liu
Original assignee: Freescale Semiconductor Inc
Priority date: 2005-09-28
Filing date: 2005-09-28
Publication date: 2013-04-21

Description

形成半導體封裝之方法及其結構

本發明一般係關於半導體器件封裝，尤其係關於具有射頻屏蔽的半導體器件封裝。

許多高密度電子應用中皆運用半導體器件封裝或積體電路晶片載體。藉由對器件用環氧材料囊封或用熱塑樹脂轉注模塑(transfer molding)，來保護積體電路或半導體器件免於接觸外部環境。然而，塑膠封膠不能提供防輻射(例如射頻干擾(RFI)或電磁干擾(EMI))的屏蔽。

隨著電路變得越小、越密集並且運作於較高頻率和較苛刻環境中，越來越需要屏蔽電路以防輻射，例如射頻干擾(RFI)和電磁干擾(EMI)。例如，行動電話和其他行動裝置需要受到保護免於此類輻射。安裝在火花塞附近的汽車電路(例如微型控制器)需要屏蔽。傳統封裝不能保護裝在其中的半導體器件免於此類電磁波。

傳統屏蔽系統使用一導電金屬外殼來圍繞需要屏蔽的電路。該外殼保護內部電路免受EMI和RFI以及阻止由電路產生的EMI或RFI的漏出。另一種解決方案是在模塑封裝前在半導體器件上放置一金屬帽。此解決方案可應用於具有大半導體晶粒(die)(例如，至少一平方英寸)的球柵陣列(BGA)封裝。還有另外一種解決方案是在囊封器件上提供一金屬塗層。然而，所有這些解決方案都有一些缺點。例如，使用導電金屬外殼增加了封裝的整體尺寸，並且需要額外的焊接步驟將金屬屏蔽物貼附在器件上，額外的焊接製程產生的熱潛在地危害器件。

因此，存在高成本效益的元件級屏蔽的需求，能夠應用於任何半導體晶粒尺寸的各種封裝。

本發明是一種半導體封裝，其具有：一引線框架，其具有一鋪墊層和一引線指部；一半導體晶粒，其貼附在該鋪墊層上並電耦合到該引線框架；一封膠，其在該半導體晶粒上；一導電層，其在該封膠上；以及一導線，其將該引線框架電耦合到該導電層。該導電層包括一屏蔽金屬與一導電膠的一組合。組合該導電膠與該屏蔽金屬阻止了該導電層從該模塑封膠上剝落。

本發明還提供了一種形成半導體封裝的方法，包括下列步驟：提供一具有一鋪墊層和複數個引線指部的引線框架；將一半導體晶粒貼附在該鋪墊層上；將半導體晶粒電耦合到該引線框架；形成一電連接到該引線框架的線環；用一封膠來囊封該半導體晶粒和該線環之至少一部分；以及在該封膠上形成一導電層，其中該導電層包括一屏蔽金屬與一導電膠的一組合，該線環接觸該導電層，藉此將該引線框架電耦合到該導電層。

本發明進一步提供一種形成半導體封裝的方法，包括下列步驟：提供一具有第一及第二引線框的引線框面板，該第一及該第二引線框各包括一鋪墊層和複數個引線指部；將第一及第二半導體晶粒分別貼附在該第一及該第二引線框的鋪墊層上；將該第一及該第二半導體晶粒分別電耦合到該第一及該第二引線框的引線指部；提供一具有第一端和第二端的引線接合；將該引線接合的第一端電耦合到該第一引線框的一引線指部，並且將該引線接合的第二端耦合到該第二引線框的一引線指部；在該第一和該第二半導體晶粒及該引線接合上形成一封膠，其中該引線接合之一部分被曝露；在該封膠及該線環上形成一導電層，其中該導電層被電耦合到該引線接合之該曝露部分，並且其中該導電層包括一屏蔽金屬層與一導電膠層的一組合；以及切割該引線框面板，以形成第一和第二封裝器件。

下文配合附圖提出的詳細描述係預定作為本發明目前較佳實施例之說明，而不是預定代表可實踐本發明的唯一形式。需要要理解的是，可以藉由本發明精神和範圍內所涵蓋的不同實施例來實現相同或相等功能。

現在參考圖1，引線框面板10的一部分包括第一器件部分12、第二器件部分14和第三器件部分16。引線框面板10可以包括用於任何半導體封裝的引線框，例如：四邊扁平無引線(QFN)封裝，也稱為微引線框封裝(MLF)和凸塊晶片載體(BCC)；球柵陣列(BGA)封裝；四邊扁平封裝(QFP)；或可以使用模塑製程或藉由切割(singulation)所形成的任何其他封裝，如下文詳細解說所述。引線框面板10可以是任何導電材料，例如：包括鎳和鐵的合金；鎳鈀或類似物。可以購得引線框面板10，其為具有以所要圖案所形成之接合墊及接地墊的已圖案化之引線框。儘管圖1中僅繪示三個器件部分，但是還可以存在更多其他器件部分。例如，引線框面板10可以包括任何數目的器件部分。在所示的實施例中，每個器件部分皆具有相同結構，藉此簡化製作；然而，這並不是必須的。

第一、第二和第三器件部分12、14和16各包括一鋪墊層18和圍繞鋪墊層18的複數個引線指部20。鋪墊層18不侷限於任何特殊形狀。而是，鋪墊層18可以是引線框面板10中的一開口窗、"X形狀"等。此外，鋪墊層18可以是相對於引線框面板10的其他區域予以提高或凹陷。

如果未購得具有所要形成之引線指部20的引線框面板10，則可以藉由圖案化和蝕刻來形成引線指部20，如技術上已經衆所周知的。引線指部20可以包括分開的接地墊。接地墊是專用於耦合EMI屏蔽、導電層或擬接地之器件的引線指部，熟悉此項技術者應明白引線指部20的數目和其組態僅僅是圖解。

鋪墊層18容納一半導體晶粒或積體電路22。更具體而言，半導體晶粒22係從半導體晶圓上切下，使用工業上已知的挑揀和放置工具放置在每個鋪墊層18上。使用黏著劑將每個晶粒22貼附在各自的鋪墊層18上，如技術上所已知的。在一實施例中，一半導體晶粒被放置在一鋪墊層上。在另一實施例中，一個以上半導體晶粒被放置在一鋪墊層上。例如，一半導體晶粒相鄰另一半導體晶粒放置在同一鋪墊層上，或可者堆疊在同一鋪墊層上的另一半導體晶粒上。因此，複數個晶粒可以被放置在一鋪墊層上，在同一平面內或互相相對堆疊。在圖1所示的實施例中，第二晶粒24被貼附在半導體晶粒22頂部。第二晶粒24可以是具有一積體電路或一微機械組件的另一半導體晶粒，例如微電機系統(MEMS)，這是在通用矽基板上的機械元件、感測器、致動器和電子元件的集成。第二晶粒24大小可以和第一晶粒22一樣，但是並不是必須的，如技術上已知的，在一底晶粒上堆疊較大的或較小晶粒。可以用各種方式將第二晶粒24與第一晶粒22隔開，例如使用隔片25，如技術上已知的。

每個晶粒22電耦合到引線指部20。在本實例中，晶粒22包括用第一導線26連接至引線指部20的複數個接合墊(圖中未繪示)。第一導線26係由一種導電材料(例如，鋁或金)所形成。在一實施例中，每個導線26之直徑為約一英寸的1/1,000至1/2,000。典型地，使用市售的引線接合設備，將第一導線26以球形接合(ball bond)方式引線接合到引線指部20，以及以針腳式接合(stitch bond)方式接合到晶粒接合墊。然而，其他連接也是可能的，例如覆晶凸塊，並且本發明未限定晶粒22與引線指部20的耦合方式。

也藉由第二導線28將第二晶粒24連接至少一第一晶粒22和引線指部20。第二導線28較佳與第一導線26有相同尺寸且由相同導電材料形成。如果藉由引線接合將半導體晶粒22－24一起電耦合至引線指部20，則在同一引線接合製程期間，也可以將相鄰器件部分的接地墊電耦合在一起。在一實施例中，藉由使用相同於將一半導體晶粒引線接合到一接地墊所使用的引線接合(如上文所述)，將接地墊互相引線接合來進行耦合。然而，如果導線(例如)尺寸不同，則可以使用一分開的引線接合製程來耦合接地墊和接合墊。

一額外導線30被引線接合到第二(頂部)晶粒24。額外導線30較佳電耦合到第二晶粒24的一接地墊上，並且藉由導線28和26，耦合到引線框的一接地墊上。額外導線30具有相對較高的環高度，使得導線30延伸超過封膠，如下文詳細解說所述。在圖1中所示的實施例中，額外導線30從第二晶粒24向上延伸。如果形成的器件僅僅有單個晶粒，例如晶粒22，則額外導線30可以從該晶粒向上延伸。替代方式為，額外導線可從一器件的接地墊延伸到一相鄰器件的接地墊。由於額外導線30很細，所以在後續模塑囊封製程期間易於斷裂或被破壞。將由使額外導線30對齊模塑封膠在後續模塑製程期間的流動方向，額外導線30更可能保持其形狀以及不斷裂。相反，如果模塑封膠以相對於額外導線30呈九十(90)度的方向流動，則額外導線30很可能斷裂。為了避免了上面描述的使用細導線和模塑流向的問題，可以使用較粗的導線。

額外導線30被引線接合到第二晶粒24之後，實行一模塑囊封製程，藉以在第一和第二晶粒22、24和導線24、26、28和30上形成模塑化合物或模塑封膠32。模塑封膠32可以是一種填充二氧化矽的樹脂、一種陶瓷、一種無鹵化物材料等或上面材料的組合。典型地使用液體來塗鋪模塑封膠32，接著被加熱以藉由在UV或環境氣氛中固化而形成固體。塑封膠32還可以是一種固體，其經加熱而形成液體，然後予以冷卻而在晶粒22和24上形成固體塑模。可以使用任何其他囊封製程。額外導線30延伸超出封膠32並且曝露出來。在晶粒22和24上形成封膠32後，實行一種去除或清洗，以曝露額外導線30。可以使用任何傳統去除或清洗。去除製程可以包括無處理、一種化學製程、一種高壓水製程或一種機械製程。

囊封之後，一導電層34形成在封膠32和導線30之曝露部分上。導電層34包括一屏蔽金屬層36和一導電膠層38的組合。導電膠層38可以包括環氧樹脂。屏蔽金屬層36可以是一種聚合物、金屬、金屬合金(例如一種鐵磁或鐵電材料)、油墨等或以上的組合。在一實施例中，金屬層36是鋁(Al)、銅(Cu)、鎳鐵(NiFe)、錫(Sn)、鋅(Zn)等或以上的組合。如果金屬層36是非含鐵金屬(例如Al、Cu、Sn和Zn)，則金屬層36和額外導線30係用來藉由經由接地墊將半導體晶粒22和24接地到金屬層36．來保護器件部分免於EMI。如果使用一種鐵磁材料(例如NiFe)，金屬層36將保護器件部分免於磁輻射，這在如果半導體晶粒22和24包括一磁隨機存取記憶體(MRAM)器件時是很有用的。因此，如果僅僅需要保護占主要地位的磁輻射，則可以不存在額外導線30。然而，如果一起使用一種非鐵磁材料和鐵磁材料(例如，一銅層和一NiFe層)來形成金屬層36，則器件部分受到電磁或寬頻屏蔽的保護免於電磁場，例如，如果半導體晶粒22和24包含MRAM器件和電晶體時，這將會很有用處。

在圖1所示的實施例中，藉由將第一層導電膠38塗在封膠32的預定位置，例如藉由一模版(stencil)或遮罩(mask)，將導電層34塗在封膠32上。即，一遮罩放置在塑模的器件上，然後一層導電膠38塗在封膠32的曝露部分。然後去除遮罩，並且一屏蔽金屬層36塗在封膠32的新曝露部分。最後，另一層導電膠38塗在該屏蔽金屬層36上。在此方法中，屏蔽金屬36和導電膠38的組合塗在封膠32上。膠38和金屬36的混合允許金屬層36牢牢地固定在封膠32上，使得當曝露在環境應力中時金屬不從封膠上分離。

可以藉由物理氣體沈積(PVD)、化學氣體沈積(CVD)、原子層沈積(ALD)、電解質電鍍、無電鍍法(electroless plating)、火焰噴塗、導電噴漆、真空金屬化、焊墊印刷等方法或以上方法的組合來沈積屏蔽金屬層36。金屬層36可以大約1至50微米厚，較佳僅5至7微米厚。金屬層36的厚度取決於希望屏蔽的效用。金屬層36的最小厚度取決於形成金屬層36的製程，最大厚度取決於金屬層36的應力量，這是至少所使用之材料的作用。

儘管如上面所述的，額外導線30將屏蔽金屬層36電耦合到接地墊，但是導線30不需要電耦合到接地墊以提供EMI保護。如果接地墊的佈局、半導體晶粒尺寸和鋪墊層尺寸允許的話，導線30可以耦合任何未用的接地或擬接地的接合墊，而不是接地墊。換句話說，如果當器件部分被切割成一封裝並被貼附在印刷電路板(PCB)上時，未用的接合墊被接地或隨後被接地，則接地之接合墊可以是任何未用的接合墊。

當沈積或塗上導電層34後，每個器件部分從另一器件部分切割下來。換句話說，每個器件部分可以切成或鋸成單個器件部分。在器件12、14和16之間劃線，圖示表明器件部分切割的地方。

現在參考圖2，給出了根據本發明另一實施例在切割之前，複數個器件部分40、42、44形成在一引線框面板上。器件部分40、42和44類似於圖1的器件12、14和16。即，器件部分包括藉由一隔片25分開的堆疊之半導體晶粒22和24，彼等半導體晶粒藉由導線26和28互相電耦合並耦合到引線指部20。額外導線30從第二晶粒24向上延伸。晶粒22和24以及導線26、28和30被一封膠32所覆蓋，並且曝露出部分導線30。如同圖1所示的實施例，圖示說明了晶粒22和24的數目和組態。

形成模塑封膠32後，實行去除或清洗，以曝露出額外導線30，可以使用任何傳統的去除或清洗。去除製程可以包括無處理、一種化學處理、一種高壓水處理或一種機械處理。曝露導線30之一部分後，一導電層46(可以是上面討論之用於導電層34的任何材料)被形成於封膠32和導線30曝露部分上。導電層46和鋪墊層18形成EMI或電磁屏蔽，取決於用於導電層46的材料。因此，導線30耦合到導電層46，並且藉此接地。在形成導電層46之後，藉由對封裝切割，形成一單個封裝的半導體器件。

在此第二實施例中，導電層46係由第一導電膠層48、第二屏蔽金屬層50、第三導電膠層52所形成。更具體而言，第一導電膠層48形成在封膠32表面上。此第一層48應該相對較薄，在約3至約5微米量級。然後，第二金屬屏蔽層50形成在第一層48上。較佳使用模版或遮罩對第二層50進行網絲印刷或塗漆，使得未塗漆區環繞塗漆區。然後第三導電膠層52形成在模板金屬層50上。在此方式中，第一和第三層48和52互相接觸，並且由於第一層48固定在封膠32上，所以金屬層50牢固地附著於封膠32。

現在參考圖3，圖示出了模版60的俯視圖。根據第一實施例(圖1)，模版60用於在封膠32上形成第一導電膠層38，或者根據第二實施例(圖2)，在第一導電膠層48上形成第二屏蔽金屬層50。模版60可以係由強固、相對堅硬的材料所製成，例如不銹鋼或其他合適材料，在上面含有以均勻圖案形成的孔62。孔62可以是任何形狀，例如圓形或矩形，大小和間距取決於屏蔽需求。在一實施例中，模版60被製作成具有直徑約250微米及間距約80微米的孔。

圖4示例說明了根據本發明形成一半導體封裝方法的流程圖。在第一步驟70中，提供了一含有一鋪墊層和複數個引線指部的引線框，例如，上面描述的引線框。在第二步驟72中，一半導體晶粒被貼附在引線框鋪墊層上，以及在第三步驟74中，晶粒被電耦合到引線框的引線指部上。然後，在步驟76中，一線環被形成並且被電連接到引線框上，然後在步驟78中，使用塑膠材料或封膠來囊封晶粒及線環之至少一部分。如果線環沒有曝露出，則實行步驟80，以曝露線環之一部分。此時，器件已經準備好屏蔽。在一實施例中，實行步驟82，在該步驟中一導電膠層被形成在封膠上，然後在步驟84中，使用遮罩或模版將一屏蔽金屬層塗漆或印刷在第一膠層。然後，在步驟86中，另一導電膠層被形成在第一膠層和金屬模版層上。由於金屬層不是連續的，第一和第二膠層混合在一起並將金屬層堅固地固定在封膠上。另外，線環接觸導電層，因此導電層電耦合到引線框。如果不實行步驟82，則在步驟84中，使用遮罩或模版將第一導電膠層形成在封膠上，然後金屬層被形成在經模版處理的膠層上。然後在步驟84中，第二導電膠層被形成在第一模版層和金屬層上。第二膠層結合了第一膠層並將金屬層牢固地附著於封膠。如果同時形成多個封裝，則實行切割步驟90以形成多個分開的封裝。

應當理解，已經在器件級提供了一EMI和/或電磁屏蔽製程。該製程希望尤其適合於QFN，因為不需要額外製程設備就可以實行該製程。而且，該製程是一種在器件級上防止EMI和/或電磁輻射的高成本效益的方式。使用導線使導電層接地對陣列模塑封裝(例如QFN)尤其有用(即，既不預先模塑也不個別模塑)。如同使用各種陶瓷層製作的陶瓷無引線晶片載體(CLCC)，預先模塑封裝可以藉由經由通孔將頂金屬帽接地並焊接到底接地平面，來防止EMI。在引線框曝露在第一邊及多陣列封裝(MAP)模塑在第二邊的QFN或其他封裝中，以的中，模塑化合物覆蓋整個第二邊。由於在MAP模塑之引線框中的單個器件互相靠近地放置，所以在模塑製程期間無法放置每個器件的單個帽且無法保持在適當位置。在模塑前加大相鄰器件的間距並使用單個帽會非常昂貴，此外還有其他的技術挑戰。放置和保持住單個帽會非常困難並且妨礙模塑製程本身。由於無預先模塑封裝的製程流程，導致不能使用金屬帽。此外，用於將通孔放進CLCC中的製程不同於用於形成QFN、BGA等類型封裝的模塑製程。例如，在QFN型封裝中形成通孔，通孔將不得不形成在模塑封膠中，這能夠增加製造成本和複雜性。

在極大程度上，實現本發明的裝置係由本領域技術人員已熟知的電子組件和電路。因此，電路細節的解說程度，僅限於理解和評價本發明基礎概念所需的考慮程度，並且係為了不會使本發明講解模糊或分散注意力。

在前述的說明中，本發明已經參考具體的實施倒進行描述了。然而，本領域普通技術人員將理解，可以進行各種修改和變化，而不背離如下文申請專利範圍所提出的本發明範疇。因此，說明書和圖式將作為一示例，而不是一限制因素，並且所有這些修改都妥包括進本發明的範圍。

上面已經描述了關於具體實施例的好處、其他優點以及問題的解決方案。然而，好處、優點以及問題的解決方案，以及可以導致任何好處、優點以及要出現的或變得更加明確的解決方案的任何要素，並不能認為是任何或所有申請項的一關鍵、必須和本質的特徵或要素。如在這裏使用的，術語"包括"由"構成"或對它們任何其他的變化，目的是要覆蓋一種非排它的包括，使得包括一系列要素的一製程、方法、條款或儀器不僅僅包括那些要素，而是要包括其他沒有明顯地列出或對因此的製程、方法、條款或儀器所固有的要素。在此使用的術語"一"或"一種"，定義為一或一個以上。在此使用的術語"複數個"定義為兩個或兩個以上。在此使用的術語。"另一"定義為至少兩個或兩個以上。在此使用的術語"耦合"定義為連接，儘管不必是直接地，以及不必是機械地連接。此外，在描述中及在申請專利範圍中的術語"前"、"後"、"、"底"、"上"、"下"等，如果有，用於描述的目的，而不必用於描述永久的相對位置。可以理解，因此使用這些術語在適當的場合是可以互換的，使得在此描述的本發明的實施例，例如能夠適合在其他場合運作，而不是那些在此示例或其他描述的場合。

10．．．引線框面板

12．．．第一器件部分

14．．．第二器件部分

16．．．第三器件部分

18．．．鋪墊層

20．．．引線指部

22．．．晶粒

24．．．第二晶粒

25．．．隔片

26．．．第一導線

28．．．第二導線

30．．．額外導線

32．．．模塑封膠

34．．．導電層

36．．．屏蔽金屬層

38．．．導電膠層

40,42,44．．．器件部分

46．．．導電層

48．．．第一導電膠層

50．．．第二金屬屏蔽層

52．．．第三導電膠層

60．．．模版

62．．．孔

結合附圖閱讀將更好地理解本發明一較佳實施例的詳細描述。本發明藉由實例來示例說明，且不侷限於附圖，其中相似參考符號代表相似元件。

圖1繪示根據本發明一實施例的切割前複數個器件的放大的橫切面酌。

圖2繪示根據本發明另一實施例的切割前複數個器件的放大橫切面圖。

圖3繪示本發明一實施例的用於封裝製程期間的遮罩的俯視平面圖；圖4示例說明了根據本發明形成一半導體封裝方法的流程圖。

本領域的技術人員將會理解，圖中單元是為了簡化和清晰的圖示，並不必按比例尺畫出。例如，圖中某些單元的尺寸相對於其他單元會相對誇大，以有助於提高本發明實施例的理解。