CN216624270U - 半导体封装件以及电子器件 - Google Patents

半导体封装件以及电子器件 Download PDF

Info

Publication number
CN216624270U
CN216624270U CN202122624077.4U CN202122624077U CN216624270U CN 216624270 U CN216624270 U CN 216624270U CN 202122624077 U CN202122624077 U CN 202122624077U CN 216624270 U CN216624270 U CN 216624270U
Authority
CN
China
Prior art keywords
encapsulant layer
lead
conductive
leads
encapsulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122624077.4U
Other languages
English (en)
Inventor
E·马纳洛
R·罗德里奎兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Application granted granted Critical
Publication of CN216624270U publication Critical patent/CN216624270U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的实施例涉及半导体封装件以及电子器件。一种半导体封装件，其特征在于，包括：多个引线，包括连接引线和接地引线；半导体裸片；第一包封层，位于半导体裸片、导线及多个引线上，接地引线从第一包封层的侧壁暴露；以及第二包封层，在第一包封层之上，连接引线通过第一包封层与第二包封层分隔开，接地引线与第二包封层接触。利用本公开的实施例有利地保护封装件的电组件免于EMI。

Description

半导体封装件以及电子器件
技术领域
本公开的实施例涉及半导体封装件。
背景技术
半导体封装件变得越来越薄且越来越小，并且同时更灵敏的电组件和连接特征被添加到这些半导体封装件。电组件密度的增加为避免或减少半导体裸片、电连接件和半导体封装件内集成的其他电组件暴露于电磁干扰(EMI)带来了重大挑战。
无引线(或没有引线)封装件通常用于具有较小尺寸封装件的应用中。通常，扁平无引线封装件提供由平面引线框架形成的接近芯片规模的包封封装件。位于封装件下表面上的触点提供与另一设备(诸如，印刷电路板(PCB))的电连接。无引线封装件，诸如四方扁平无引线(QFN)封装件，包括安装到引线框架的支撑表面(诸如裸片焊盘或引线端部)的半导体裸片或芯片。半导体裸片通常通过导线而与引线电耦合。
实用新型内容
本公开的目的是提供一种半导体封装件以及一种电子器件，以至少部分地解决现有技术中存在的上述问题。
本公开的一方面提供了一种半导体封装件，包括：多个引线，包括连接引线和接地引线；半导体裸片；第一包封层，位于所述半导体裸片、导线及所述多个引线上，所述接地引线从所述第一包封层的侧壁暴露；以及第二包封层，在所述第一包封层之上，所述连接引线通过所述第一包封层与所述第二包封层分隔开，所述接地引线与所述第二包封层接触。
根据一个或多个实施例，其中所述第一包封层不导电，并且所述第二包封层导电。
根据一个或多个实施例，其中所述第二包封层包括树脂和在所述树脂中的导电填料。
根据一个或多个实施例，其中所述导电填料各自包括填料体以及在所述填料体上的导电外涂层。
根据一个或多个实施例，其中所述第二包封层包括聚合物和在所述聚合物中的导电填料。
根据一个或多个实施例，其中所述连接引线和所述接地引线各自包括从所述第一包封层和所述第二包封层暴露的触点表面。
根据一个或多个实施例，其中所述第二包封层接触所述接地引线的侧表面，所述侧表面与所述接地引线的所述触点表面相交。
根据一个或多个实施例，其中所述接地引线的所述侧表面从所述第一包封层的侧壁表面暴露。
根据一个或多个实施例，其中所述接地引线的所述侧表面与所述第一包封层的所述侧壁表面基本垂直。
根据一个或多个实施例，其中所述第二包封层接触所述接地引线的第一表面，所述第一表面与所述接地引线的所述触点表面相对。
本公开的另一方面提供了一种电子器件，包括：集成电路芯片；多个引线，包括第一引线和第二引线；第一包封层，位于所述集成电路芯片、所述第一引线和所述第二引线上，所述第一引线的仅第一表面从所述第一包封层暴露，所述第一引线的第一表面朝向第一方向，所述第二引线的第一表面从所述第一包封层暴露，所述第二引线的第一表面面向与所述第一方向不同的第二方向；以及第二包封层，在所述第一包封层之上，所述第一引线通过所述第一包封层而与所述第二包封层分隔开，所述第二引线的第一表面与所述第二包封层接触。
根据一个或多个实施例，其中所述第一包封层不导电并且所述第二包封层导电。
根据一个或多个实施例，其中所述第一引线的第一表面从所述第二包封层暴露，并且所述第二引线包括从所述第二包封层暴露并且面向所述第一方向的第二表面，所述第二引线的第二表面与所述第一引线的第一表面基本共面。
根据一个或多个实施例，其中所述第一包封层包括面向所述第一方向的第一表面以及与第一表面相交的第二表面，所述第二引线的第一表面从所述第一包封层的第二表面暴露。
根据一个或多个实施例，其中所述第一包封层的第二表面的第一部分从所述第二包封层暴露，所述第一部分靠近所述第一包封层的第一表面。
根据一个或多个实施例，其中所述第一包封层的第一表面与所述第一引线的第一表面基本上处于相同水平处。
根据一个或多个实施例，其中所述第一引线的第一表面突出超过所述第一包封层的第一表面。
根据一个或多个实施例，其中所述第二包封层包括树脂或聚合物中一者的多个导电填料。
利用本公开的实施例有利地保护封装件的电组件免于EMI。
附图说明
在附图中，相同的附图标记标识相同的元件。图中元件的尺寸和相对位置不一定按比例绘制。
图1A是根据本公开的实施例的半导体封装件的截面图。
图1B是图1A的半导体封装件的仰视图。
图2是根据本公开的实施例的半导体封装件的截面图。
图3是根据本公开的实施例的半导体封装件的截面图。
图4至图6是根据本公开的实施例的封装过程的各个阶段的截面图。
具体实施方式
图1A示出了通过图1B的线1A-1A的半导体器件的QFN半导体封装件10的截面图。图1B示出了QFN半导体封装件10的俯视图。
半导体封装件10包括上表面12a、下表面12b和侧表面12c。半导体封装件10包括多个连接引线14和裸片焊盘或热焊盘16。连接引线14可以包括内组14a和外组14b。外组14b中的连接引线14靠近侧表面12c，而内组14a中的连接引线14在外组14b与裸片焊盘16之间划分。图1A和图1B示出了内组14a中的一个连接引线环14以用于例示，其不限制本实用新型的范围。例如，封装件可以在内组14a中包括多个连接引线环14。
半导体裸片或芯片18至少位于裸片焊盘16之上。在一些实施例中，裸片18也可以位于内组14a中的一个或多个连接引线环14之上。多个引线14可以围绕一个或多个轴线对称地布置，并且可以围绕半导体裸片18的轴线对称地布置。在一些实施例中，裸片附接材料20(例如，导电粘合剂材料或裸片附接膜)可以被定位在裸片18与裸片焊盘16之间。在一些实施例中，封装件不包括连续的裸片焊盘，而是包括多个分立的引线或类似引线的柱状结构，它们一起用作“裸片焊盘”来支撑或保持裸片18。
封装件10还包括一个或多个接地引线22。接地引线22比连接引线14更靠近封装件10的相应近侧表面12c延伸。在一些实施例中，接地引线22被布置为与外组14b中的连接引线14大致对其或者在其之间，并且相对于半导体封装件10的相同侧表面12c，比外组14b中的附近连接引线14更靠近相应的近侧表面12c延伸。应理解，封装件10还可以包括不用作连接引线14或接地引线22、而用于电连接/耦合的引线并且可以被构造为仅用作结构/物理元件，例如，支撑裸片18的引线。
半导体裸片18，例如集成电路裸片，由诸如硅的半导体材料制成，并且包括集成了诸如集成电路的一个或多个电组件(为了简单起见未具体示出)的有源表面。半导体裸片18的有源表面包括连接特征，诸如导电接合焊盘，连接特征被电连接到一个或多个电组件。
半导体裸片18的有源表面被电耦合到连接引线14。例如，半导体裸片18的接合焊盘(为简单起见未具体示出)通过导线24而被分别电耦合到连接引线14的表面。例如，导线24的第一端部被耦合到半导体裸片18的接合焊盘，并且导线24的第二端部被耦合到连接引线14的第一表面。
在一些实施例中，如图1A所示，接地引线22未被电耦合到半导体裸片18。裸片18的电组件可以通过焊盘16或其他接地端子而接地。在一些实施例中，接地引线22被电耦合到裸片18，以为裸片18的至少一些电组件提供接地端子。
封装件10包括非导电包封层30，除了封装件10的下表面12b，非导电包封层30包封或覆盖裸片18、导线24和连接引线14。即，每个连接引线14包括下表面或外表面32并且裸片焊盘16包括从非导电包封层30暴露的下外表面34。经暴露的下表面32、34用于接触承载或保持封装件10的基板，并且出于描述目的而被称为“触点表面”或接触焊盘。外组14b中的连接引线14被包封在非导电包封层30的侧壁36内。在一些实施例中，每个连接引线14包括由蚀刻或引线框架去除工艺形成的弯曲侧壁15。连接引线14的其他形状或轮廓也是可能的并且包括在本公开的范围内。连接引线14b通过非导电包封层30的一部分37与导电包封层42间隔开。即，连接引线14b被包封在非导电包封层30的侧壁36内。
非导电包封层30包括在封装件10的下表面12b处的下表面35。在一些实施例中，非导电包封层30的下表面35分别与连接引线14、裸片焊盘16的触点表面32、34基本上处于相同水平处，例如，与其共面。在一些实施例中，连接引线14的触点表面32延伸或突出到非导电包封层30的下表面35之外。
接地引线22包括封装件10的下表面12b上的触点表面38以及从非导电包封层30的侧壁36暴露的侧表面40。在一些实施例中，如图1A所示，接地引线22的侧表面40与非导电包封层30的侧壁36基本上对准，例如垂直或共面。在一些实施例中，如图2和图3所示，接地引线22的侧表面40延伸或突出超过非导电包封层30的侧壁表面36。
在一些实施例中，非导电包封层30的下表面35与接地引线22的触点表面38基本上处于相同水平处，例如，与其共面。在一些实施例中，接地引线22的触点表面38延伸或突出到非导电包封层30的下表面35之外。在一些实施例中，接地引线22的触点表面38与连接引线14的触点表面32基本上处于相同的水平处，例如，与其共面。
在一些实施例中，非导电包封层是环氧树脂模塑料或其他合适的非导电材料。
返回参考图1A和图1B，封装件10还包括在非导电包封层30之上的导电包封层42。在一些实施例中，导电包封层42覆盖除了其在封装件10的下表面12b处的下表面35之外的非导电包封层30的所有表面。导电包封层42接触接地引线22的侧表面40中的一个或多个或者接地引线22的上表面44从非导电包封层30暴露的部分(图2和图3)。如图2所示，导电包封层42包括非导电包封层30的侧壁36上的厚度T1和接地引线22的侧表面40上的厚度T2。在一个实施例中，如图2所示，由于接地引线22的侧壁40突出到非导电包封层30的侧壁36之外，因此厚度T1大于厚度T2。在一些其他实施例中，如图1A所示，这些厚度T1和T2基本相同。
图1A示出了作为一个实施例，在封装件10的下表面12b处，导电包封层42的下表面43与裸片焊盘16的触点表面32、34、38、连接引线14和的接地引线22基本共面。在一些其他实施例中，下表面43可以在到达下表面12b之前终止或者可以向下延伸超过下表面12b。
导线24被耦合在裸片18与引线14中的一个引线之间。这提供了从外部到封装件、通过连接引线14的触点表面32、导线24并且到达裸片18的电连接。
在一些实施例中，导线24还被耦合到接地引线22中的一个或多个接地引线，使得裸片18中的至少一些电组件经由导线24，借助接地引线22而接地。在一些实施例中，与导线24耦合的接地引线22的表面积可以大于未与导线24耦合的接地引线22的表面积。图1B示出了接地引线22a具有比接地引线22b更大的表面积。接地引线22a的较大表面积有利于耦合到导线24。
图1A、图2和图3是具有导电包封层的封装件的实施例。在图1A中，导电包封层42接触接地引线22的侧表面40。在图2中，导电包封层42接触侧表面40和接地引线22的上表面44的一部分。关于接地线22、非导电包封层30和导电包封层42，封装件10可以包括图1A、图2和图3的实施例中的一个或多个实施例，其均被包括在本公开的范围内。
在图3中，导电包封层30接触接地引线22的上表面44，而不是侧表面40，并且侧表面40从导电包封层42暴露。侧表面40接触或以其他方式延伸到接地引线22的触点表面38，并且上表面44与触点表面38相对。侧表面40与表面12c共面。在一些实施例中，侧表面40突出超过表面12c，使得上表面44的一部分从导电包封层42暴露。
连接引线14通过非导电包封层30的一部分37与导电包封层分离或绝缘。
在一些实施例中，导电包封层42可以是铝层、铜层、镍钯层、银层、金层或一些其他导电材料。在一些实施例中，导电包封层42可以是包括导电材料(例如铝、铜、银、镍钯、金或其他金属材料)的元件或离子的导电模塑料。导电包封层42也可以是导电化合物材料，例如金属氮化物，例如，TiN、TaN或其他合适的导电化合物。
在一些实施例中，导电包封层42的导电模塑料包括树脂和导电填料。填料各自可以是导电材料的实心体或者涂覆有导电材料外层的填料体，以在导电包封层42中产生电连续性。树脂是模塑料的接合剂，例如，接合导电填料并接合到非导电包封层30。
在一些实施例中，导电包封层42是包括聚合物和导电填料的半烧结胶。导电填料可以包括银、铜、铝、金或其他导电材料。导电填料各自可以是导电材料的实心体或者涂覆有导电材料外层的填料体。在一些实施例中，半烧结胶还包括用作将聚合物和导电填料固化的引发剂的溶剂。
图4至图6示出了形成封装件100的组装过程。在图4中，裸片18被附接到裸片焊盘16，其中裸片附接膜20被施加在裸片18与裸片焊盘16之间。导线接合过程被执行来形成导线24，导线24将裸片18的连接端子(为简单起见未具体示出)耦合到连接引线14和/或接地引线22。
在图5中，非导电包封层30被形成为覆盖除了封装件10的下表面12b处的表面32、34、35之外的裸片18、导线24、裸片焊盘16和连接引线14。连接引线14、裸片焊盘16和接地引线22的下表面32、34、38分别从非导电包封层30暴露。侧表面40以及在一些实施例中的接地引线22的上表面44的一部分从非导电包封层30，或者具体地，从非导电包封层30的侧壁36暴露。连接引线14被包封在非导电包封层30的侧壁36内。
在一些实施例中，非导电包封层30使用印刷过程而形成。模板布局可以被用于限定工件100之上形成的非导电包封层30的边界或尺寸。例如，模板布局可以被定位在多个工件100中的每个工件的周围，以限定在多个工件100中的每个工件之上形成的非导电包封层30的边界或尺寸。形成非导电包封层30的其他方法也是可能的并且被包括在本公开的范围内。
在图6中，导电包封层42形成在非导电包封层30之上。在一些实施例中，导电包封层42覆盖非导电包封层30的上表面33和侧壁表面36并且使得封装件10的下表面12b上的表面32、34、35、38未被导电包封层42覆盖。这样，导电包封层42的上表面变成封装件10的上表面12a，并且导电包封层42的侧壁表面变成封装件10的侧壁表面12c。在一些实施例中，非导电包封层30的侧壁36上的导电包封层42延伸至与非导电包封层30的下表面35基本相同的水平处。在一些实施例中，非导电包封层30的侧壁36上的导电包封层42未到达下表面35，使得非导电包封层30的侧壁36的一部分36a从导电包封层42暴露。部分36a靠近非导电包封层30的下表面35。
导电包封层42接触接地引线22从非导电包封层30的侧壁36暴露的部分。
导电包封层42可以被溅射到非导电包封层30的外侧上。备选地或附加地，导电材料42可以被喷涂或电镀到第一现有技术封装件30上。
在一些实施例中，在导电包封层42是导电模塑料或半烧结胶的情况下，导电包封层42例如使用模板布局而被印刷在非导电包封层30之上，以限定导电包封层42的边界或尺寸。
整体而言，一个或多个实施例涉及具有由外部导电包封层提供的EMI屏蔽的半导体封装件。非导电包封层位于导电包封层下方，并且将封装件中的电组件与导电包封层分隔。更具体地，非导电材料将封装件的电组件(诸如裸片、接触焊盘、电连接、电线等)包封，并且导电材料覆盖非导电材料，来保护封装件的电组件免于EMI。导电材料被接地，以将任何EMI电荷短路到接地，而不会到达电组件。具体地，在一些实施例中，半导体封装件是包括多个引线的QFN封装件。
多个引线包括连接引线，连接引线被电耦合到半导体裸片的接合焊盘，并且由此被耦合到半导体裸片的有源组件。多个引线还包括一个或多个接地引线。接地引线从非导电包封层的侧壁暴露并且接触导电包封层，以将导电层接地。连接引线不从非导电材料的侧壁暴露，而是通过非导电材料而与导电材料绝缘。
本公开的一方面提供了一种方法，包括：在裸片上形成非导电包封层、与所述裸片耦合的第一引线，以及第二引线，所述第一引线利用所述非导电包封层的侧壁而被包封，并且所述第二引线从所述非导电包封层的所述侧壁暴露；以及在所述非导电包封层之上形成导电包封层，所述第一引线通过所述非导电包封层而与所述导电包封层分隔开，并且所述第二引线接触所述导电包封层。
根据一个或多个实施例，其中形成所述非导电包封层包括利用被定位在所述裸片、所述第一引线和所述第二引线周围的模板布局，在所述裸片、所述第一引线和所述第二引线之上印刷非导电材料。
整体而言，一个或多个实施例涉及具有由外部导电包封层提供的EMI屏蔽的半导体封装件。非导电包封层位于导电包封层下方，并且将封装件中的电组件与导电包封层分隔。更具体地，非导电材料将封装件的电组件(诸如裸片、接触焊盘、电连接、导线等)包封，并且导电材料覆盖非导电材料，以保护封装件的电组件免于EMI。导电材料被接地，以将任何EMI电荷短路到接地，而不会到达电组件。具体地，在一些实施例中，半导体封装件是包括多个引线的QFN封装件。多个引线包括连接引线，连接引线被电耦合到半导体裸片的接合焊盘并且由此被耦合到半导体裸片的有源组件。多个引线还包括一个或多个接地引线。接地引线从非导电包封层的侧壁暴露并且接触导电包封层，以将导电层接地。连接引线不从非导电材料的侧壁暴露，而是通过非导电材料与导电材料绝缘。
连接引线和接地引线具有在半导体封装件的下表面处暴露并形成焊盘的表面，其出于描述的目的而被称为“触点表面”。连接引线和接地引线的触点表面可以被耦合到保持QFN封装件的基板(例如，印刷电路板“PCB”或载体基板)的相应连接特征。例如，接地引线的触点表面可以被耦合到PCB上的接地端子或者与其接触。
本文的公开内容提供了用于实现所描述的主题的不同特征的许多不同的实施例或示例。以下描述组件和布置的具体示例来简化本描述。当然，这些仅是示例而不旨在限制。例如，在随后的描述中在第二特征之上或上形成第一特征可以包括其中第一和第二特征直接接触形成的实施例，并且还可以包括其中附加特征可以形成在第一和第二特征之间，使得第一和第二特征可以不直接接触的实施例。附加地，本公开可以在各种示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身并不规定所讨论的各种实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用空间相对术语，诸如“下方”、“之下”、“下”、“之上”、“上”等，来描述一个元件或特征与图中的另一(多个)元件或(多个)特征的关系。除了图中描绘的取向之外，空间相对术语旨在涵盖使用或操作中的设备的不同取向。装置可以以其他方式定向(旋转90度或以其他定向)并且本文中使用的空间相对描述词同样可以相应地解释。
在本文的描述中，阐述了某些具体细节来提供对本公开的各种实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，未详细描述与电组件和制造技术相关联的众所周知的结构，以避免不必要地模糊本公开的实施例的描述。
除非上下文另有要求，否则在整个说明书和所附权利要求书中，词语“包括”及其变型(诸如“包括了”和“包括有”)应被解释为开放式、包容性的，即，“包括但不限于”。
诸如第一、第二和第三之类的序数的使用并不一定意味着排序的顺序意义，而可能只是区分一个动作或结构的多个实例。
在整个说明书中对“一个实施例”或“实施例”的引用意味着结合实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在本说明书各处出现的短语“在一个实施例中”或“在实施例中”不一定指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式进行组合。
除非内容另有明确规定，否则在本说明书和所附权利要求书中使用的单数形式“一(a)”、“一个(an)”和“所述(the)”包括复数形式。还应注意，除非内容另有明确规定，否则术语“或者”通常以其包括“和/或”的含义使用。
上述各种实施例可以被组合来提供进一步的实施例。实施例的各方面可以被修改来提供更进一步的实施例。
根据以上详细描述，可以对实施例进行这些和其他改变。一般而言，在所附权利要求中，所使用的术语不应被解释为将权利要求限于说明书和权利要求中所公开的特定实施例，而应被解释为包括所有可能的实施例以及这样的权利要求所要求保护的等效物的全部范围。因此，权利要求不受本公开内容的限制。

Claims (18)

1.一种半导体封装件，其特征在于，包括：
多个引线，包括连接引线和接地引线；
半导体裸片；
第一包封层，位于所述半导体裸片、导线及所述多个引线上，所述接地引线从所述第一包封层的侧壁暴露；以及
第二包封层，在所述第一包封层之上，所述连接引线通过所述第一包封层与所述第二包封层分隔开，所述接地引线与所述第二包封层接触。
2.根据权利要求1所述的半导体封装件，其特征在于，所述第一包封层不导电，并且所述第二包封层导电。
3.根据权利要求1所述的半导体封装件，其特征在于，所述第二包封层包括树脂和在所述树脂中的导电填料。
4.根据权利要求3所述的半导体封装件，其特征在于，所述导电填料各自包括填料体以及在所述填料体上的导电外涂层。
5.根据权利要求1所述的半导体封装件，其特征在于，所述第二包封层包括聚合物和在所述聚合物中的导电填料。
6.根据权利要求1所述的半导体封装件，其特征在于，所述连接引线和所述接地引线各自包括从所述第一包封层和所述第二包封层暴露的触点表面。
7.根据权利要求6所述的半导体封装件，其特征在于，所述第二包封层接触所述接地引线的侧表面，所述侧表面与所述接地引线的所述触点表面相交。
8.根据权利要求7所述的半导体封装件，其特征在于，所述接地引线的所述侧表面从所述第一包封层的侧壁表面暴露。
9.根据权利要求7所述的半导体封装件，其特征在于，所述接地引线的所述侧表面与所述第一包封层的所述侧壁表面基本垂直。
10.根据权利要求6所述的半导体封装件，其特征在于，所述第二包封层接触所述接地引线的第一表面，所述第一表面与所述接地引线的所述触点表面相对。
11.一种电子器件，其特征在于，包括：
集成电路芯片；
多个引线，包括第一引线和第二引线；
第一包封层，位于所述集成电路芯片、所述第一引线和所述第二引线上，所述第一引线的仅第一表面从所述第一包封层暴露，所述第一引线的第一表面朝向第一方向，所述第二引线的第一表面从所述第一包封层暴露，所述第二引线的第一表面面向与所述第一方向不同的第二方向；以及
第二包封层，在所述第一包封层之上，所述第一引线通过所述第一包封层而与所述第二包封层分隔开，所述第二引线的第一表面与所述第二包封层接触。
12.根据权利要求11所述的电子器件，其特征在于，所述第一包封层不导电并且所述第二包封层导电。
13.根据权利要求11所述的电子器件，其特征在于，所述第一引线的第一表面从所述第二包封层暴露，并且所述第二引线包括从所述第二包封层暴露并且面向所述第一方向的第二表面，所述第二引线的第二表面与所述第一引线的第一表面基本共面。
14.根据权利要求11所述的电子器件，其特征在于，所述第一包封层包括面向所述第一方向的第一表面以及与第一表面相交的第二表面，所述第二引线的第一表面从所述第一包封层的第二表面暴露。
15.根据权利要求14所述的电子器件，其特征在于，所述第一包封层的第二表面的第一部分从所述第二包封层暴露，所述第一部分靠近所述第一包封层的第一表面。
16.根据权利要求14所述的电子器件，其特征在于，所述第一包封层的第一表面与所述第一引线的第一表面基本上处于相同水平处。
17.根据权利要求14所述的电子器件，其特征在于，所述第一引线的第一表面突出超过所述第一包封层的第一表面。
18.根据权利要求11所述的电子器件，其特征在于，所述第二包封层包括树脂或聚合物中一者的多个导电填料。
CN202122624077.4U 2020-10-30 2021-10-29 半导体封装件以及电子器件 Active CN216624270U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063108081P 2020-10-30 2020-10-30
US63/108,081 2020-10-30
US17/509,758 US20220139845A1 (en) 2020-10-30 2021-10-25 Semiconductor package with electromagnetic shield
US17/509,758 2021-10-25

Publications (1)

Publication Number Publication Date
CN216624270U true CN216624270U (zh) 2022-05-27

Family

ID=81362216

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111269752.4A Pending CN114446935A (zh) 2020-10-30 2021-10-29 具有电磁屏蔽的半导体封装件
CN202122624077.4U Active CN216624270U (zh) 2020-10-30 2021-10-29 半导体封装件以及电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111269752.4A Pending CN114446935A (zh) 2020-10-30 2021-10-29 具有电磁屏蔽的半导体封装件

Country Status (2)

Country Link
US (1) US20220139845A1 (zh)
CN (2) CN114446935A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109410B2 (en) * 2003-04-15 2006-09-19 Wavezero, Inc. EMI shielding for electronic component packaging
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US11058039B2 (en) * 2015-12-29 2021-07-06 3M Innovative Properties Company Composites for high frequency electromagnetic interference (EMI) applications

Also Published As

Publication number Publication date
CN114446935A (zh) 2022-05-06
US20220139845A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11355449B2 (en) Semiconductor device having EMI shielding structure and related methods
US8138584B2 (en) Method of forming a semiconductor package and structure thereof
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
CN215220710U (zh) 半导体设备
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
TWI409924B (zh) 半導體封裝體及其製造方法
US7298026B2 (en) Large die package and method for the fabrication thereof
US6040633A (en) Oxide wire bond insulation in semiconductor assemblies
KR20070034438A (ko) 스택된 다이 패키지의 제조 방법
US20100102436A1 (en) Shrink package on board
US10654709B1 (en) Shielded semiconductor device and lead frame therefor
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
US7015591B2 (en) Exposed pad module integrating a passive device therein
US11901308B2 (en) Semiconductor packages with integrated shielding
US20020113304A1 (en) Dual die package and manufacturing method thereof
JPS6042620B2 (ja) 半導体装置の封止体
CN216624270U (zh) 半导体封装件以及电子器件
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
US8106502B2 (en) Integrated circuit packaging system with plated pad and method of manufacture thereof
US9190355B2 (en) Multi-use substrate for integrated circuit
JP3109490B2 (ja) 半導体装置
US20240105579A1 (en) Extendable inner lead for leaded package
US20230187327A1 (en) Leadless semiconductor package with internal gull wing lead structures
US10312186B2 (en) Heat sink attached to an electronic component in a packaged device
KR19990086280A (ko) 반도체 패키지

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant