CN117238896B - 芯片电磁屏蔽结构及其制作方法 - Google Patents

Abstract

本发明提供了一种芯片电磁屏蔽结构及其制作方法，可以应用于集成微波光子技术领域。该结构包括：导电基底、绝缘保护层，形成于导电基底上，绝缘保护层内设置有信号导线和与导电基底相连的芯片屏蔽线，芯片屏蔽线至少部分形成于绝缘保护层内，且芯片屏蔽线设置在信号导线的两侧；盖板，包括盖板绝缘层、导电镀层和与导电镀层相连的盖板屏蔽线，盖板绝缘层位于绝缘保护层的上方，将信号导线和芯片屏蔽线与导电镀层隔绝，导电镀层形成于盖板绝缘层上，盖板屏蔽线至少部分形成于盖板绝缘层内，且盖板屏蔽线与芯片屏蔽线相连；其中，芯片电磁屏蔽结构上开设有通孔，通孔的表面涂敷有导电材料，通孔贯穿导电基底、芯片屏蔽线、盖板屏蔽线和导电镀层。

Description

芯片电磁屏蔽结构及其制作方法

技术领域

本发明涉及集成微波光子领域，尤其涉及一种芯片电磁屏蔽结构及其制作方法。

背景技术

高速信号之间容易发生串扰，尤其是随着目前光通信，光计算领域的发展，数据中心对于信号处理的速率和密度提出了更高的需求，光电转换模块的性能要求随之提高，信号串扰的压力随之增大。为了提高光电转换模块处理信息的速度，一个重要的方法是利用集成光电调制器进行高速率多路信号的并行转换。目前，光电调制器芯片上的信号密度越来越大，信号的高速多通道低串扰传输出现了很多新的挑战。高速信号之间的互相干扰给电磁屏蔽设计提出了更高的挑战。在更小的芯片面积内布置更多的高速信号线，同时减小多路信号间的串扰，是目前提高数据中心性能的重要途经。

以往对于高速芯片的防串扰设计，往往更多地关注在芯片周围的封装结构中设计各种屏蔽结构。封装结构中的屏蔽结构可以解决芯片受到外界电磁波干扰的问题，但是无法解决芯片内部不同信号线之间的互相影响。

发明内容

鉴于上述问题，本发明提供了一种芯片电磁屏蔽结构及其制作方法，以期减小具有多个高频信号线的芯片内部的信号串扰，降低信号噪声，减小损耗。

根据本发明的第一个方面，提供了一种芯片电磁屏蔽结构，包括：

导电基底5；

绝缘保护层6，形成于所述导电基底5上，所述绝缘保护层6内设置有信号导线1和与所述导电基底5相连的芯片屏蔽线2，所述芯片屏蔽线2至少部分形成于所述绝缘保护层6内，且所述芯片屏蔽线2设置在所述信号导线1的两侧；

盖板，包括盖板绝缘层4、导电镀层8和与所述导电镀层8相连的盖板屏蔽线7，所述盖板绝缘层4位于所述绝缘保护层6的上方，将所述信号导线1和所述芯片屏蔽线2与导电镀层8隔绝，所述导电镀层8形成于所述盖板绝缘层4上，所述盖板屏蔽线7至少部分形成于盖板绝缘层4内，且所述盖板屏蔽线7与所述芯片屏蔽线2相连；

其中，所述芯片电磁屏蔽结构上开设有通孔3，所述通孔3的表面涂敷有导电材料，所述通孔3贯穿所述导电基底5、所述芯片屏蔽线2、所述盖板屏蔽线7和所述导电镀层8。

可选的，所述盖板屏蔽线7的一部分位于所述盖板绝缘层4内，所述盖板屏蔽线7的另一部分凸出于所述盖板绝缘层4外，且所述另一部分的位置与所述芯片屏蔽线2的位置相对应。

可选的，所述芯片屏蔽线2的一部分位于所述绝缘保护层6内，所述芯片屏蔽线2的另一部分凸出于所述绝缘保护层6外，且所述另一部分的位置与所述盖板屏蔽线7的位置相对应。

可选的，所述芯片屏蔽线2的位于所述绝缘保护层6内，所述芯片屏蔽线2的上表面外露，且所述芯片屏蔽线2的位置与所述盖板屏蔽线7的位置相对应。

可选的，所述盖板屏蔽线7通过倒装焊工艺与所述芯片屏蔽线2相焊接。

可选的，所述导电镀层8的厚度小于1微米。

可选的，所述芯片屏蔽线2、所述导电基底5、盖板屏蔽线7和导电镀层8的材料均为导电材料。

本发明的第二方面提供了一种芯片电磁屏蔽结构的制作方法，包括：

制造芯片部分，所述芯片部分包括信号导线1、芯片屏蔽线2、导电基底5和绝缘保护层6，所述绝缘保护层6形成于所述导电基底5上，所述绝缘保护层6内设置有信号导线1和与所述导电基底5相连的芯片屏蔽线2，所述芯片屏蔽线2至少部分形成于所述绝缘保护层6内，且所述芯片屏蔽线2设置在所述信号导线1的两侧；

制造盖板部分，所述盖板部分包括盖板绝缘层4、导电镀层8和与所述导电镀层8相连的盖板屏蔽线7，所述盖板绝缘层4位于所述绝缘保护层6的上方，将所述信号导线1和所述芯片屏蔽线2与导电镀层8隔绝，所述导电镀层8形成于所述盖板绝缘层4上，所述盖板屏蔽线7至少部分形成于盖板绝缘层4内，且所述盖板屏蔽线7与所述芯片屏蔽线2相连；

在所述芯片部分和所述盖板部分上开设通孔，所述通孔3的表面涂敷有导电材料，所述通孔3贯穿所述导电基底5、所述芯片屏蔽线2、所述盖板屏蔽线7和所述导电镀层8；

将所述盖板屏蔽线7与所述芯片屏蔽线2相焊接，使所述芯片部分和所述盖板部分键合在一起。

可选的，所述制造芯片部分包括：

在信号导线1的两侧制造芯片屏蔽线2，所述芯片屏蔽线2的高度高于所述信号导线1；

在所述信号导线1和所述芯片屏蔽线2周围制造绝缘保护层6，所述绝缘保护层6的高度高于所述信号导线1；

在所述绝缘保护层6的底部制造导电基底5。

可选的，所述制造盖板部分包括：

制作与所述芯片部分尺寸相同的盖板绝缘层4；

按照与所述芯片部分上的芯片屏蔽线2相同的图形制作掩模版，利用所述掩模版在所述盖板绝缘层4上制造盖板屏蔽线7，所述盖板屏蔽线7的走向与所述芯片屏蔽线2相同，所述盖板绝缘层4的高度不高于所述盖板屏蔽线7；

在所述盖板绝缘层4上制造导电镀层8。

基于上述实施例，本发明提供的芯片电磁屏蔽结构相对于现有技术具有如下优点：

（1）传统的芯片屏蔽线只能对处于与高速信号导线同一平面上的信号进行屏蔽，本发明增加了对于芯片上方空间的信号屏蔽功能。

（2）与封装结构中的屏蔽结构相比，本发明还可以屏蔽封装于同一管壳内的不同高速芯片间的互相干扰，以及同一块芯片上不同信号导线间的互相干扰。

（3）本发明将一部分屏蔽结构转移到盖板上，降低了芯片本身的工艺复杂度，有利于降低生产成本。

（4）本发明盖板部分通过回流焊等工艺倒扣键合在芯片部分上，在提供信号屏蔽功能的同时也对芯片表面的结构提供了保护。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述内容以及其他目的、特征和优点将更为清楚，在附图中：

图1示意性示出了根据本发明实施例的芯片电磁屏蔽结构的截面图（图3中的截面A）；

图2示意性示出了根据本发明实施例的芯片电磁屏蔽结构的另一截面图（图3中的截面B）；

图3示意性示出了根据本发明实施例的芯片电磁屏蔽结构的俯视截面图（图1中的截面C）；

图4示意性示出了根据本发明又一实施例的芯片电磁屏蔽结构的截面图；

图5示意性示出了根据本发明实施例的芯片电磁屏蔽结构的制作方法的流程图。

附图标记说明：

信号导线1、芯片屏蔽线2、通孔3、盖板绝缘层4、导电基底5、绝缘保护层6、盖板屏蔽线7和导电镀层8。

具体实施方式

以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语（包括技术和科学术语）具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释（例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等）。

图1示意性示出了根据本发明实施例的芯片电磁屏蔽结构的截面图（图3中的截面A）；图2示意性示出了根据本发明实施例的芯片电磁屏蔽结构的另一截面图（图3中的截面B）；图3示意性示出了根据本发明实施例的芯片电磁屏蔽结构的俯视截面图（图1中的截面C）。

如图1至3所示，该芯片电磁屏蔽结构包括：信号导线1、芯片屏蔽线2、通孔3、盖板绝缘层4、导电基底5、绝缘保护层6、盖板屏蔽线7和导电镀层8。其中，该芯片电磁屏蔽结构包括芯片部分和盖板部分，芯片部分包括信号导线1、芯片屏蔽线2、通孔3、导电基底5、绝缘保护层。盖板部分包括盖板绝缘层4、盖板屏蔽线7和导电镀层8。

绝缘保护层6，形成于导电基底5上，绝缘保护层6内设置有信号导线1和与导电基底5相连的芯片屏蔽线2，芯片屏蔽线2至少部分形成于绝缘保护层6内，且芯片屏蔽线2设置在信号导线1的两侧；

盖板绝缘层4位于绝缘保护层6的上方，将信号导线1和芯片屏蔽线2与导电镀层8隔绝，导电镀层8形成于盖板绝缘层4上，盖板屏蔽线7至少部分形成于盖板绝缘层4内，且盖板屏蔽线7与芯片屏蔽线2相连。

芯片电磁屏蔽结构上开设有通孔3，通孔3的表面涂敷有导电材料，通孔3贯穿导电基底5、芯片屏蔽线2、盖板屏蔽线7和导电镀层8。

在一实施例中，盖板屏蔽线7通过倒装焊工艺与芯片屏蔽线2相焊接，其中可通过导电胶连接。

在一实施例中，导电镀层8的厚度小于1微米。

在一实施例中，芯片屏蔽线2、导电基底5、盖板屏蔽线7和导电镀层8的材料均为导电材料。导电材料包括金属、石墨，石墨烯，碳纤维，导电塑料，导电橡胶，导电胶，导电流体等。

在一实施例中，盖板绝缘层4、绝缘保护层6的材料为绝缘材料，具体的，可以是部分为真空或其他导电系数较小的固态，液态或气态绝缘材料。

可选的，芯片部分和盖板部分可以设置有焊接球结构，焊接球材料包括但不限于锡/铅等金属及其合金，方便芯片部分和盖板部分焊接。

可以理解的，芯片屏蔽线2、通孔3、盖板绝缘层4和导电基底5共同组成一个屏蔽结构，可以屏蔽外界电磁信号对信号导线1的干扰。绝缘保护层6和盖板屏蔽线7为绝缘体，将信号导线1和芯片屏蔽线2，与导电镀层8在空间上隔开。

芯片工作时，信号导线1可以传输高频信号，同时向外界发射电磁波，同时也受到外界电磁波的干扰。芯片屏蔽线2、通孔3、盖板绝缘层4、导电基底5共同组成的屏蔽结构可以隔绝特定频段的电磁波，使信号导线1的信号传输不受外界干扰。

如图1所示，在一实施例中，盖板屏蔽线7的一部分位于盖板绝缘层4内，盖板屏蔽线7的另一部分凸出于盖板绝缘层4外，且另一部分的位置与芯片屏蔽线2的位置相对应。芯片屏蔽线2位于绝缘保护层6内，芯片屏蔽线2顶部平齐于绝缘保护层6的顶部。

在一实施例中，盖板屏蔽线7位于盖板绝缘层4内，盖板屏蔽线7的顶部平齐于盖板绝缘层4的顶部，芯片屏蔽线2的一部分位于绝缘保护层6内，芯片屏蔽线2的另一部分凸出于绝缘保护层6外，且另一部分的位置与盖板屏蔽线7的位置相对应。

在一实施例中，盖板屏蔽线7位于盖板绝缘层4内，盖板屏蔽线7的顶部平齐于盖板绝缘层4的顶部，芯片屏蔽线2位于绝缘保护层6内，芯片屏蔽线2的顶部平齐于绝缘保护层6的顶部，且芯片屏蔽线2的位置与盖板屏蔽线7的位置相对应。

图4示意性示出了根据本发明又一实施例的芯片电磁屏蔽结构的截面图。

如图4所示，盖板屏蔽线7的一部分位于盖板绝缘层4内，盖板屏蔽线7的另一部分凸出于盖板绝缘层4外，且另一部分的位置与芯片屏蔽线2的位置相对应。芯片屏蔽线2的位于绝缘保护层6内，芯片屏蔽线2的上表面外露，且芯片屏蔽线2的位置与盖板屏蔽线7的位置相对应。也即，绝缘保护层6中位于芯片屏蔽线2上方的部分被移除，使芯片屏蔽线2露出，从而能够和盖板屏蔽线7相连接，绝缘保护层6上方形成一个凹槽，方便盖板部分与芯片部分键合时的精准定位。

如图4所示，在一实施例中，芯片屏蔽线2与信号导线1具有相同高度，可以节约生产工艺成本。

在一实施例中，盖板屏蔽线7的一部分位于盖板绝缘层4内，盖板屏蔽线7的另一部分凸出于盖板绝缘层4外，且另一部分的位置与芯片屏蔽线2的位置相对应。芯片屏蔽线2的一部分还可以位于绝缘保护层6内，芯片屏蔽线2的另一部分凸出于绝缘保护层6外，且另一部分的位置与盖板屏蔽线7的位置相对应。

图5示意性示出了根据本发明实施例的芯片电磁屏蔽结构的制作方法的流程图。

如图5所示，该芯片电磁屏蔽结构的制作方法包括操作S510-S540。

在操作S510，制造芯片部分。

芯片部分包括信号导线1、芯片屏蔽线2、导电基底5和绝缘保护层6，绝缘保护层6形成于导电基底5上，绝缘保护层6内设置有信号导线1和与导电基底5相连的芯片屏蔽线2，芯片屏蔽线2至少部分形成于绝缘保护层6内，且芯片屏蔽线2设置在信号导线1的两侧。

具体的，制造芯片部分包括以下操作S1-S3：

操作S1，在信号导线1的两侧制造芯片屏蔽线2，芯片屏蔽线2的高度高于信号导线1。

其中，在信号导线1的两侧制造芯片屏蔽线2与现有工艺相同

操作S2，在信号导线1和芯片屏蔽线2周围制造绝缘保护层6，绝缘保护层6的高度高于信号导线1。

制造工艺包括但不限于磁控溅射等工艺。

操作S3，在绝缘保护层6的底部制造导电基底5。

在信号导线1和芯片屏蔽线2周围用包括但不限于化学沉积等工艺制造绝缘保护层6，绝缘保护层6的高度高于信号导线1可对其起到保护作用。绝缘保护层6的高度不高于芯片屏蔽线2，使芯片屏蔽线2露出，从而能够和盖板部分键合。

在操作S520，制造盖板部分。

盖板部分包括盖板绝缘层4、导电镀层8和与导电镀层8相连的盖板屏蔽线7，盖板绝缘层4位于绝缘保护层6的上方，将信号导线1和芯片屏蔽线2与导电镀层8隔绝，导电镀层8形成于盖板绝缘层4上，盖板屏蔽线7至少部分形成于盖板绝缘层4内，且盖板屏蔽线7与芯片屏蔽线2相连。

具体的，制造盖板部分包括以下操作S10-S30：

操作S10，制作与芯片部分尺寸相同的盖板绝缘层4。

操作S20，按照与芯片部分上的芯片屏蔽线2相同的图形制作掩模版，利用掩模版在盖板绝缘层4上制造盖板屏蔽线7，盖板屏蔽线7的走向与芯片屏蔽线2相同，盖板绝缘层4的高度不高于盖板屏蔽线7。

操作S30，在盖板绝缘层4上制造导电镀层8。

在操作S530，在芯片部分和盖板部分上开设通孔。

具体的，通孔3的表面涂敷有导电材料，通孔3贯穿导电基底5、芯片屏蔽线2、盖板屏蔽线7和导电镀层8。

在操作S540，将芯片部分和盖板部分键合在一起。

具体的，将盖板屏蔽线7与芯片屏蔽线2相焊接，使芯片部分和盖板部分键合在一起。

基于上述实施例，本发明提供的芯片电磁屏蔽结构相对于现有技术具有如下优点：

（1）传统的芯片屏蔽线只能对处于与高速信号导线同一平面上的信号进行屏蔽，本发明增加了对于芯片上方空间的信号屏蔽功能。

（2）与封装结构中的屏蔽结构相比，本发明还可以屏蔽封装于同一管壳内的不同高速芯片间的互相干扰，以及同一块芯片上不同信号导线间的互相干扰。

（3）本发明将一部分屏蔽结构转移到盖板上，降低了芯片本身的工艺复杂度，有利于降低生产成本。

（4）本发明盖板部分通过回流焊等工艺倒扣键合在芯片部分上，在提供信号屏蔽功能的同时也对芯片表面的结构提供了保护。

需要说明的是，当组件被称为“固定于”或“设置于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。本申请的说明书所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

本领域技术人员可以理解，本发明的各个实施例中记载的特征可以进行多种组合或/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (6)

1.一种芯片电磁屏蔽结构，其特征在于，包括：

导电基底；

绝缘保护层，形成于所述导电基底上，所述绝缘保护层内设置有信号导线和与所述导电基底相连的芯片屏蔽线，所述芯片屏蔽线至少部分形成于所述绝缘保护层内，且所述芯片屏蔽线设置在所述信号导线的两侧；

盖板，包括盖板绝缘层、导电镀层和与所述导电镀层相连的盖板屏蔽线，所述盖板绝缘层位于所述绝缘保护层的上方，将所述信号导线和所述芯片屏蔽线与导电镀层隔绝，所述导电镀层形成于所述盖板绝缘层上，所述盖板屏蔽线至少部分形成于盖板绝缘层内，且所述盖板屏蔽线与所述芯片屏蔽线相连；

其中，所述芯片电磁屏蔽结构上开设有通孔，所述通孔的表面涂敷有导电材料，所述通孔贯穿所述导电基底、所述芯片屏蔽线、所述盖板屏蔽线和所述导电镀层；

所述盖板屏蔽线的另一部分凸出于所述盖板绝缘层外，且所述另一部分的位置与所述芯片屏蔽线的位置相对应；

所述芯片屏蔽线的另一部分凸出于所述绝缘保护层外，且所述另一部分的位置与所述盖板屏蔽线的位置相对应；

所述盖板屏蔽线通过倒装焊工艺与所述芯片屏蔽线相焊接。

2.根据权利要求1所述的芯片电磁屏蔽结构，其特征在于，所述导电镀层的厚度小于1微米。

3.根据权利要求1所述的芯片电磁屏蔽结构，其特征在于，所述芯片屏蔽线、所述导电基底、盖板屏蔽线和导电镀层的材料均为导电材料。

4.一种芯片电磁屏蔽结构的制作方法，其特征在于，包括：

制造芯片部分，所述芯片部分包括信号导线、芯片屏蔽线、导电基底和绝缘保护层，所述绝缘保护层形成于所述导电基底上，所述绝缘保护层内设置有信号导线和与所述导电基底相连的芯片屏蔽线，所述芯片屏蔽线至少部分形成于所述绝缘保护层内，且所述芯片屏蔽线设置在所述信号导线的两侧；所述芯片屏蔽线的另一部分凸出于所述绝缘保护层外，且所述另一部分的位置与盖板屏蔽线的位置相对应；

制造盖板部分，所述盖板部分包括盖板绝缘层、导电镀层和与所述导电镀层相连的盖板屏蔽线，所述盖板绝缘层位于所述绝缘保护层的上方，将所述信号导线和所述芯片屏蔽线与导电镀层隔绝，所述导电镀层形成于所述盖板绝缘层上，所述盖板屏蔽线至少部分形成于盖板绝缘层内，且所述盖板屏蔽线与所述芯片屏蔽线相连；所述盖板屏蔽线的另一部分凸出于所述盖板绝缘层外，且所述另一部分的位置与所述芯片屏蔽线的位置相对应；

在所述芯片部分和所述盖板部分上开设通孔，所述通孔的表面涂敷有导电材料，所述通孔贯穿所述导电基底、所述芯片屏蔽线、所述盖板屏蔽线和所述导电镀层；

将所述盖板屏蔽线与所述芯片屏蔽线相焊接，使所述芯片部分和所述盖板部分键合在一起。

5.根据权利要求4所述的芯片电磁屏蔽结构的制作方法，其特征在于，所述制造芯片部分包括：

在信号导线的两侧制造芯片屏蔽线，所述芯片屏蔽线的高度高于所述信号导线；

在所述信号导线和所述芯片屏蔽线周围制造绝缘保护层，所述绝缘保护层的高度高于所述信号导线；

在所述绝缘保护层的底部制造导电基底。

6.根据权利要求4所述的芯片电磁屏蔽结构的制作方法，其特征在于，所述制造盖板部分包括：

制作与所述芯片部分尺寸相同的盖板绝缘层；

按照与所述芯片部分上的芯片屏蔽线相同的图形制作掩模版，利用所述掩模版在所述盖板绝缘层上制造盖板屏蔽线，所述盖板屏蔽线的走向与所述芯片屏蔽线相同，所述盖板绝缘层的高度不高于所述盖板屏蔽线；

在所述盖板绝缘层上制造导电镀层。