CN110120383B - 半导体封装结构 - Google Patents
半导体封装结构 Download PDFInfo
- Publication number
- CN110120383B CN110120383B CN201810256341.3A CN201810256341A CN110120383B CN 110120383 B CN110120383 B CN 110120383B CN 201810256341 A CN201810256341 A CN 201810256341A CN 110120383 B CN110120383 B CN 110120383B
- Authority
- CN
- China
- Prior art keywords
- electromagnetic shielding
- chip
- shielding layer
- pads
- active surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000000084 colloidal system Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 126
- 239000012790 adhesive layer Substances 0.000 claims description 30
- 239000002245 particle Substances 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000005253 cladding Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 239000008393 encapsulating agent Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910001369 Brass Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010951 brass Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
本发明提供一种半导体封装结构，包括线路基板、芯片、第一电磁屏蔽层、第二电磁屏蔽层以及封装胶体。线路基板包括多个第一接垫。芯片配置于线路基板上，包括相对的主动面、非主动面及位于主动面上的多个第二接垫。第二接垫电性连接于第一接垫。第一电磁屏蔽层配置于芯片的主动面的这些多个第二接垫以外的部位，且绝缘这些第二接垫。第二电磁屏蔽层配置于芯片的非主动面。封装胶体包覆线路基板、芯片、第一电磁屏蔽层及第二电磁屏蔽层。
Description
技术领域
本发明涉及一种封装结构，尤其涉及一种半导体封装结构。
背景技术
由于电子产品不断朝向小尺寸、多功能、高效能的趋势发展，使得集成电路芯片亦须符合微小化、高密度、高功率、高速的需求，因此电子信号受到电磁干扰(Electro-Magnetic Interference,EMI)的情况越来越严重。为了避免电磁干扰的问题影响集成电路芯片使用时的稳定性，传统会覆盖金属盖体于芯片之外，用来防止电磁波的外泄或是避免外部电磁波渗入而造成干扰。金属导体为防制电磁干扰的良好材料，但金属材料质重、不易塑形、价格高，并无法符合微小尺寸、低成本量产的需求，且不利于封装体的体积轻薄化。
发明内容
本发明是针对一种半导体封装结构，其具有抗电磁干扰的能力，且适于轻薄化半导体封装的体积以及节省制作成本。
根据本发明的实施例，半导体封装结构，包括线路基板、芯片、第一电磁屏蔽层、第二电磁屏蔽层以及封装胶体。线路基板包括多个第一接垫。芯片配置于线路基板上，包括相对的主动面、非主动面及位于主动面上的多个第二接垫。这些第二接垫电性连接于这些第一接垫。第一电磁屏蔽层，配置于芯片的主动面的这些第二接垫以外的部位，且绝缘于这些第二接垫。第二电磁屏蔽层配置于芯片的非主动面。封装胶体包覆线路基板、芯片、第一电磁屏蔽层及第二电磁屏蔽层。
在根据本发明的实施例的半导体封装结构中，第一电磁屏蔽层或是第二电磁屏蔽层包括黏胶层及混杂于黏胶层的多个电磁屏蔽粒子。
在根据本发明的实施例的半导体封装结构中，第一电磁屏蔽层或第二电磁屏蔽层为形成在芯片的主动面上或非主动面上的电磁屏蔽喷涂层或是电磁屏蔽溅镀。
在根据本发明的实施例的半导体封装结构中，半导体封装结构还包括第一载体以及第一黏胶层。第一电磁屏蔽层喷涂或溅镀于第一载体。第一黏胶层设置于第一载体上相对于第一电磁屏蔽层的表面，且贴附于芯片的主动面。
在根据本发明的实施例的半导体封装结构中，半导体封装结构还包括第二载体以及第二黏胶层。第二电磁屏蔽层喷涂或溅镀于第二载体。第二黏胶层设置于第二载体上相对于第二电磁屏蔽层的表面，且贴附于芯片的非主动面。
在根据本发明的实施例的半导体封装结构中，线路基板包括相对的第一面及第二面。芯片的非主动面朝向线路基板的第一面。这些第一接垫设置于第一面。半导体封装结构更包括多条导线，且这些导线分别连接于这些第一接垫及这些第二接垫。
在根据本发明的实施例的半导体封装结构中，线路基板包括相对的第一面及第二面。芯片的非主动面朝向线路基板的第一面。这些第一接垫设置于第一面。第二电磁屏蔽层位于线路基板的第一面的这些第一接垫以外的部位，并绝缘于这些第一接垫。第二电磁屏蔽层投影至第一面的面积大于芯片投影至第一面的面积。
在根据本发明的实施例的半导体封装结构中，线路基板包括相对的第一面、第二面及贯穿第一面及第二面的穿槽。芯片的主动面朝向线路基板的第一面，且多个第一接垫设置于第二面。半导体封装结构更包括多条导线，这些导线分别穿过穿槽且连接于这些第一接垫及这些第二接垫。
在根据本发明的实施例的半导体封装结构中，线路基板的第一面包括芯片投影区，且第一面在芯片投影区之外的部分被第一电磁屏蔽层覆盖。
在根据本发明的实施例的半导体封装结构中，线路基板包括相对的第一面、第二面及多个第三接垫。这些第一接垫设置于第一面，且这些第三接垫设置于第二面。半导体封装结构更包括多个焊球，配置于第三接垫。
基于上述，由于本发明的半导体封装结构包括第一电磁屏蔽层以及第二电磁屏蔽层，且第一电磁屏蔽层可以配置于芯片的主动面的这些第二接垫以外的部位。第二电磁屏蔽层可以配置于芯片的非主动面上。如此配置下，第一电磁屏蔽层以及第二电磁屏蔽层可配置于芯片上且位于封装胶体内。相较于现有将金属盖层形成于芯片封装外的技术，本发明的第一电磁屏蔽层以及第二电磁屏蔽层的体积可缩减至小于封装胶体的体积，进一步轻薄化半导体封装结构的体积、节省制造成本。此外，本发明第一电磁屏蔽层以及第二电磁屏蔽层在缩减体积后仍保持抗电磁干扰的能力，以避免芯片受到外界电磁波干扰而出现误动作或故障等状况。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明的一实施例的一种半导体封装结构的侧视示意图；
图2本发明的另一实施例的一种半导体封装结构的侧视示意图；
图3为本发明的另一实施例的一种半导体封装结构的侧视示意图；
图4为本发明的另一实施例的一种半导体封装结构的侧视示意图。
附图标号说明
100、100a、100b、100c：半导体封装结构；
110：线路基板；
111：第一面；
112：芯片投影区；
113：第二面；
114、114a：第一接垫；
115：第三接垫；
116：穿槽；
120：芯片；
122：主动面；
124：非主动面；
126、126a：第二接垫；
130、130a：第一电磁屏蔽层；
132：第一载体；
134：第一黏胶层；
140、140a：第二电磁屏蔽层；
142：第二载体；
144：第二黏胶层；
150：导线；
160：封装胶体；
170：焊球。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1显示为本发明的一实施例的一种半导体封装结构的侧视示意图。请参考图1，本发明的一种半导体封装结构100包括线路基板110、芯片120、第一电磁屏蔽层130、第二电磁屏蔽层140以及封装胶体160。在此必须说明的是，本发明的图1为了组件清楚起见，以及清楚表示第一电磁屏蔽层130 及第二电磁屏蔽层140与其他组件的位置关系，而将第一电磁屏蔽层130及第二电磁屏蔽层140以较实际上来得厚的方式显示，比例上并不以此为限制。也就是说，实际上第一电磁屏蔽层130及第二电磁屏蔽层140的厚度不以图 1所显示的厚度为限。此外，第一电磁屏蔽层130及第二电磁屏蔽层140的厚度与其他组件的比例也可以不与图1所示的比例相近。
在本实施例中，线路基板110包括相对的第一面111及第二面113。举例而言，第一面111可例如为线路基板110的上表面，第二面113可例如为线路基板110的下表面，但本发明不以此为限。线路基板110包括多个第一接垫114，这些第一接垫114设置于第一面111。芯片120配置于线路基板110 上。芯片120包括相对的主动面122、非主动面124及位于主动面122上的多个第二接垫126。在本实施例中，线路基板110例如是晶圆、玻璃基板、陶瓷基板、印刷电路板或其它适合材料所制作的多层式基板。此外，线路基板110更包括多个第三接垫115，这些第三接垫115设置于第二面113上。在本实施例中，半导体封装结构100更包括多个焊球170，配置于这些第三接垫115上。另外，芯片120可以是集成电路芯片，例如是磁阻式随机存取内存(MRAM)、绘图芯片、内存芯片、半导体芯片或驱动芯片等。
在本实施例中，半导体封装结构100更包括多条导线150。具体而言，芯片120的非主动面124朝向线路基板110的第一面111，多条导线150通过打线接合(wire bonding)技术，分别连接于这些第一接垫114及这些第二接垫126，以将芯片120电性连接至线路基板110。这些导线150可以是由金、铜、银、钯、铝或其合金等导电金属材质所构成。
在本实施例中，第一电磁屏蔽层130配置于芯片120的主动面122。举例而言，第一电磁屏蔽层130配置于主动面122的这些第二接垫126以外的部份，而暴露出这些第二接垫126。也就是说，第一电磁屏蔽层130绝缘于这些第二接垫126。此外，第二电磁屏蔽层140配置于芯片120的非主动面 124。具体而言，芯片120可通过第二电磁屏蔽层140接合于线路基板110的第一面111上，但本发明不以此为限。
更具体而言，在本实施例中，半导体封装结构100更包括第一载体132 以及第一黏胶层134。举例而言，第一电磁屏蔽层130为形成在第一载体132 远离芯片120的表面的电磁屏蔽喷涂层或电磁屏蔽溅镀层。第一黏胶层134 设置于第一载体132上相对于第一电磁屏蔽层130的表面，且贴附于芯片120 的主动面122。换句话说，第一载体132相对的两个表面上分别形成第一电磁屏蔽层130以及第一黏胶层134，且第一载体132通过第一黏胶层134固定于芯片120的主动面122的这些第二接垫126以外的部位。在本实施例中，第一载体132为一种承载件，例如晶粒黏合膜(Die Attach Film,DAF)、金属片或伪芯片(dummy die)，但本发明不以此为限。
在本实施例中，第一电磁屏蔽层130是喷涂或溅镀于第一载体132上以多层的方式设置于芯片120上，然而本发明不以此为限。在其它未显示的实施例中，可以选择性地省略第一载体以及第一黏胶层而将第一电磁屏蔽层直接喷涂或溅镀于芯片的主动面。在此配置下，第一电磁屏蔽层系以单层的方式设置于芯片的主动面上，实施方式可采用喷涂、印刷、涂层、溅镀或贴合等方式直接设置于芯片上，以更进一步简化制程、降低成本以及轻薄化封装的体积。
在本实施例中，第二电磁屏蔽层140为形成在芯片120的非主动面124 上的电磁屏蔽喷涂层或是电磁屏蔽溅镀层。接着，芯片120的非主动面124 面向线路基板110并设置于第一面111上。也就是说，第二电磁屏蔽层140 设置于线路基板110与芯片120之间。在本实施例中，第二电磁屏蔽层140 是以单层的方式设置于芯片120上，然而本发明不以此为限。在其他未显示的实施例中，第二电磁屏蔽层也可以形成在一载体上，再通过一黏胶层贴附于芯片的非主动面上。也就是说，第二电磁屏蔽层可以多层的方式设置于芯片上。
然后，封装胶体160配置于线路基板110的第一面111上，包覆线路基板110、芯片120、第一电磁屏蔽层130以及第二电磁屏蔽层140。此外，封装胶体160更包覆连接这些第一接垫114以及这些第二接垫126的这些导线 150。在本实施例中，封装胶体160例如为环氧树脂(epoxy resin)、线包覆胶膜(Film Over Wire,FOW)或其它高分子材料，但本发明不以此为限。封装胶体160于完全包覆芯片120与导线150之后具有一定的支撑力，而不会塌陷造成导线150接触到第一电磁屏蔽层130的情况，进而导致导线150损坏、偏移、误触而影响电性传输功能。至此，已完成半导体封装结构100。
值得注意的是，在本实施例中，第一电磁屏蔽层130或是第二电磁屏蔽层140是由包括黏胶层及混杂于黏胶层的多个电磁屏蔽粒子的混合物所组成。举例而言，黏胶层例如为环氧树脂或两阶段式硬化环氧树脂(b-stage epoxy)，但本发明不以此为限。而黏胶层内的电磁屏蔽粒子为导电材料，例如金属片、金属颗粒、金属纤维或上述任何一者以上的混合物。更具体而言，电磁屏蔽粒子的材料系选自由银(Ag)、铁(Fe)、铁氧体(Ferrite)、铜(Cu)、铜/ 镍(Cu/Ni)、铜/银(Cu/Ag)、金(Au)、铝(Al)、镍(Ni)、镍/铁(Ni/Fe)、黄铜(Brass) 或不锈钢所组成的群组，但本发明不以此为限。
由于第一电磁屏蔽层130可以配置于芯片120的主动面122上。此外，第二电磁屏蔽层140可以配置于非主动面124上。因此，相较于现有将金属盖层形成于芯片封装外的技术，本发明的半导体封装结构100可将第一电磁屏蔽层130以及第二电磁屏蔽层140设置于芯片120上且位于封装胶体160 内。此外，第一电磁屏蔽层130以及第二电磁屏蔽层140的体积更缩减至小于封装胶体160的体积，进而轻薄化半导体封装结构100的体积，更具有抗电磁干扰的能力。另外，由于第一电磁屏蔽层130及第二电磁屏蔽层140可由黏胶层及混杂于黏胶层的多个电磁屏蔽粒子所组成，不仅容易制作，且亦可节省制造成本。
在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，关于省略了相同技术内容的部分说明可参考前述实施例，下述实施例中不再重复赘述。
图2显示为本发明的另一实施例的一种半导体封装结构的侧视示意图。请参考图1及图2，本实施例的半导体封装结构100a与图1中的半导体封装结构100相似，二者主要差异之处在于：在本实施例中，第二电磁屏蔽层140a 位于线路基板110的第一面111的这些第一接垫114以外的部位。具体而言，第二电磁屏蔽层140a通过喷涂或溅镀设置于第一面111上且暴露出这些第一接垫114，也就是说第二电磁屏蔽层140a绝缘于这些第一接垫114。第二电磁屏蔽层140a投影至第一面111的面积大于芯片120投影至第一面111的面积。如此配置下，半导体封装结构100a可获致与上述实施例的相同技术功效。
图3显示为本发明的另一实施例的一种半导体封装结构的侧视示意图。请参考图1及图3，本实施例的半导体封装结构100b与图1中的半导体封装结构100相似，二者主要差异之处在于：在本实施例中，半导体封装结构100b 更包括贯穿第一面111及第二面113的穿槽116。具体而言，芯片120的主动面122朝向线路基板110的第一面111。多个第一接垫114a设置于第二面113，且多个第二接垫126a设置于主动面122并位于穿槽116投影至主动面122的面积内。半导体封装结构100b的这些导线150分别穿过穿槽116以连接于这些第一接垫114a及这些第二接垫126a。第一电磁屏蔽层130配置于主动面 122的多个第二接垫126a以外的部位，且位于芯片120以及线路基板110之间。更具体而言，第一电磁屏蔽层130不重叠于穿槽116投影至主动面122 的面积的部位，但本发明不以此为限。
在本实施例中，第二电磁屏蔽层140配置于芯片120的非主动面124。具体而言，半导体封装结构100b更包括第二载体142以及第二黏胶层144。举例而言，第二电磁屏蔽层140喷涂或溅镀于第二载体142远离芯片120的表面。第二黏胶层144设置于第二载体142上相对于第二电磁屏蔽层140的表面，且贴附于芯片120的非主动面124。换句话说，第二载体142相对的两个表面上分别形成第二电磁屏蔽层140以及第二黏胶层144，且第二载体 142通过第二黏胶层144固定于芯片120的非主动面124。在本实施例中，第二载体142为一种承载件，例如晶粒黏合膜(Die Attach Film,DAF)、金属片或伪芯片(dummy die)，但本发明不以此为限。在本实施例中，第二电磁屏蔽层140是喷涂或溅镀于第二载体142上，然而本发明不以此为限。在其它未显示的实施例中，第二电磁屏蔽层也可以直接喷涂或溅镀于芯片的主动面，以更进一步简化制程、降低成本以及使封装体轻薄化。
此外，封装胶体160包覆线路基板110、芯片120、第一电磁屏蔽层130 以及第二电磁屏蔽层140。具体而言，由于封装胶体160例如为环氧树脂等半固态的凝胶，当配置在第一面111时，可流入芯片120与线路基板110之间的空隙，进入贯穿第一面111及第二面113的穿槽116而包覆穿过穿槽116 的这些导线150。封装胶体160穿过穿槽116后可覆盖部分的第二面113以及这些第一接垫114a，但本发明不以此为限。另外，在本实施例中，封装胶体 160也可以选择地覆盖芯片120的主动面122以及这些第二接垫126a，但本发明不以此为限。如此配置下，半导体封装结构100b可获致与上述实施例的相同技术功效。
图4显示为本发明的另一实施例的一种半导体封装结构的侧视示意图。请参考图3及图4，本实施例的半导体封装结构100c与图3中的半导体封装结构100b相似，二者主要差异之处在于：在本实施例中，线路基板110的第一面111包括芯片投影区112，且第一面111在芯片投影区112之外的部位更被第一电磁屏蔽层130a覆盖。具体而言，芯片投影区112为芯片120投影至线路基板110的面积。第一电磁屏蔽层130a位于线路基板110上，覆盖芯片投影区112之外的第一面111的部位以及芯片120重叠于第一面111的部位。更具体而言，第一电磁屏蔽层130a不重叠于穿槽116投影至主动面122的面积的部位，但本发明不以此为限。如此配置下，半导体封装结构100c可获致与上述实施例的相同技术功效。
综上所述，由于第一电磁屏蔽层可以配置于芯片的主动面或线路基板的第一面上，并暴露第一接垫或第二接垫，且第二电磁屏蔽层也可以配置于芯片的非主动面或线路基板的第一面上。如此配置下，第一电磁屏蔽层以及第二电磁屏蔽层可配置于芯片上且位于封装胶体内，提供抗电磁干扰的能力，避免芯片受到外界电磁波干扰而出现误动作或故障等状况。此外，第一电磁屏蔽层及第二电磁屏蔽层的体积更缩减至小于封装胶体的体积，进一步轻薄化半导体封装结构的体积。另外，第一电磁屏蔽层及第二电磁屏蔽层可由黏胶层及混杂于黏胶层的多个电磁屏蔽粒子所组成，具有容易制作，更能节省制造成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案及权利要求的范围。
Claims (8)
1.一种半导体封装结构，其特征在于，包括：
线路基板，包括多个第一接垫；
芯片，配置于所述线路基板上，且包括相对的主动面、非主动面及位于所述主动面上的多个第二接垫，其中所述多个第二接垫电性连接于所述多个第一接垫；
第一电磁屏蔽层，配置于所述芯片的所述主动面的所述多个第二接垫以外的部位，且绝缘于所述多个第二接垫；
第二电磁屏蔽层，配置于所述芯片的所述非主动面；以及
封装胶体，包覆所述线路基板、所述芯片、所述第一电磁屏蔽层及所述第二电磁屏蔽层，其中所述线路基板包括相对的第一面及第二面，所述芯片的所述非主动面朝向所述线路基板的所述第一面，所述多个第一接垫设置于所述第一面，所述第二电磁屏蔽层位于所述线路基板的所述第一面的所述多个第一接垫以外的部位，并绝缘于所述多个第一接垫，所述第二电磁屏蔽层投影至所述第一面的面积大于所述芯片投影至所述第一面的面积，且所述第二电磁屏蔽层直接接触所述线路基板及所述非主动面。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一电磁屏蔽层或是所述第二电磁屏蔽层包括黏胶层及混杂于所述黏胶层的多个电磁屏蔽粒子。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述第一电磁屏蔽层或所述第二电磁屏蔽层为形成在所述芯片的所述主动面上或所述非主动面上的电磁屏蔽喷涂层或是电磁屏蔽溅镀层。
4.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
第一载体，所述第一电磁屏蔽层喷涂或溅镀于所述第一载体；以及
第一黏胶层，设置于所述第一载体上相对于所述第一电磁屏蔽层的表面，且贴附于所述芯片的所述主动面。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括多条导线，且所述多条导线分别连接于所述多个第一接垫及所述多个第二接垫。
6.一种半导体封装结构，其特征在于，包括：
线路基板，包括多个第一接垫；
芯片，配置于所述线路基板上，且包括相对的主动面、非主动面及位于所述主动面上的多个第二接垫，其中所述多个第二接垫电性连接于所述多个第一接垫；
第一电磁屏蔽层，配置于所述芯片的所述主动面的所述多个第二接垫以外的部位，且绝缘于所述多个第二接垫；
第二电磁屏蔽层，配置于所述芯片的所述非主动面；以及
封装胶体，包覆所述线路基板、所述芯片、所述第一电磁屏蔽层及所述第二电磁屏蔽层，其中所述线路基板包括相对的第一面、第二面及贯穿所述第一面及所述第二面的穿槽，所述芯片的所述主动面朝向所述线路基板的所述第一面，所述多个第一接垫设置于所述第二面，所述半导体封装结构还包括多条导线，所述多条导线分别穿过所述穿槽且连接于所述多个第一接垫及所述多个第二接垫，所述线路基板的所述第一面包括芯片投影区，所述第一面在所述芯片投影区之外的部位被所述第一电磁屏蔽层覆盖，且所述第一电磁屏蔽层完全覆盖所述线路基板的所述第一面。
7.根据权利要求6所述的半导体封装结构，其特征在于，还包括：
第二载体，所述第二电磁屏蔽层喷涂或溅镀于所述第二载体；以及
第二黏胶层，设置于所述第二载体上相对于所述第二电磁屏蔽层的表面，且贴附于所述芯片的所述非主动面。
8.根据权利要求1或6所述的半导体封装结构，其特征在于，所述线路基板还包括多个第三接垫，所述多个第三接垫设置于所述第二面，所述半导体封装结构还包括多个焊球，配置于所述多个第三接垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107103916 | 2018-02-05 | ||
| TW107103916A TWI667745B (zh) | 2018-02-05 | 2018-02-05 | 半導體封裝結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110120383A CN110120383A (zh) | 2019-08-13 |
| CN110120383B true CN110120383B (zh) | 2021-02-19 |
Family
ID=67519732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810256341.3A Active CN110120383B (zh) | 2018-02-05 | 2018-03-27 | 半导体封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110120383B (zh) |
| TW (1) | TWI667745B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI720851B (zh) * | 2020-03-20 | 2021-03-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
| CN112234048B (zh) * | 2020-12-14 | 2021-02-26 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040156172A1 (en) * | 2003-02-07 | 2004-08-12 | Siliconware Precision Industries, Ltd., Taiwan | Thermally enhanced semicoductor package with emi shielding |
| CN101894813A (zh) * | 2009-05-22 | 2010-11-24 | 日月光半导体制造股份有限公司 | 半导体封装构造及其制造方法 |
| CN102543962A (zh) * | 2009-04-28 | 2012-07-04 | 大日本印刷株式会社 | 金属屏蔽板的制造方法 |
| CN102623482A (zh) * | 2011-02-01 | 2012-08-01 | 飞思卡尔半导体公司 | Mram器件及其装配方法 |
| US20120273926A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Shielding Layer Over Active Surface of Semiconductor Die |
| CN104465541A (zh) * | 2013-09-17 | 2015-03-25 | 南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| US20150243607A1 (en) * | 2014-02-21 | 2015-08-27 | Jae-gwon JANG | Method of manufacturing semiconductor package having magnetic shield unit |
| CN105493267A (zh) * | 2013-09-04 | 2016-04-13 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN105643855A (zh) * | 2014-11-28 | 2016-06-08 | 东和株式会社 | 电子部件、其制造方法及制造装置 |
| CN106935571A (zh) * | 2015-12-29 | 2017-07-07 | 意法半导体公司 | 具有电磁干扰屏蔽的电子封装体及相关联方法 |
| CN107275241A (zh) * | 2013-02-27 | 2017-10-20 | 日月光半导体制造股份有限公司 | 具有热增强型共形屏蔽的半导体封装及相关方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109140B2 (en) * | 2002-04-10 | 2006-09-19 | Virginia Tech Intellectual Properties, Inc. | Mixed matrix membranes |
| TW565918B (en) * | 2002-07-03 | 2003-12-11 | United Test Ct Inc | Semiconductor package with heat sink |
| TW201351599A (zh) * | 2012-06-04 | 2013-12-16 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| CN102738120B (zh) * | 2012-07-09 | 2016-01-20 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| US9236355B2 (en) * | 2014-04-17 | 2016-01-12 | Apple Inc. | EMI shielded wafer level fan-out pop package |
| US9786623B2 (en) * | 2015-03-17 | 2017-10-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming PoP semiconductor device with RDL over top package |
| CN104701273A (zh) * | 2015-03-27 | 2015-06-10 | 江阴长电先进封装有限公司 | 一种具有电磁屏蔽功能的芯片封装结构 |
-
2018
- 2018-02-05 TW TW107103916A patent/TWI667745B/zh active
- 2018-03-27 CN CN201810256341.3A patent/CN110120383B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040156172A1 (en) * | 2003-02-07 | 2004-08-12 | Siliconware Precision Industries, Ltd., Taiwan | Thermally enhanced semicoductor package with emi shielding |
| CN102543962A (zh) * | 2009-04-28 | 2012-07-04 | 大日本印刷株式会社 | 金属屏蔽板的制造方法 |
| CN101894813A (zh) * | 2009-05-22 | 2010-11-24 | 日月光半导体制造股份有限公司 | 半导体封装构造及其制造方法 |
| CN102623482A (zh) * | 2011-02-01 | 2012-08-01 | 飞思卡尔半导体公司 | Mram器件及其装配方法 |
| US20120273926A1 (en) * | 2011-04-30 | 2012-11-01 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Shielding Layer Over Active Surface of Semiconductor Die |
| CN107275241A (zh) * | 2013-02-27 | 2017-10-20 | 日月光半导体制造股份有限公司 | 具有热增强型共形屏蔽的半导体封装及相关方法 |
| CN105493267A (zh) * | 2013-09-04 | 2016-04-13 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN104465541A (zh) * | 2013-09-17 | 2015-03-25 | 南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| US20150243607A1 (en) * | 2014-02-21 | 2015-08-27 | Jae-gwon JANG | Method of manufacturing semiconductor package having magnetic shield unit |
| CN105643855A (zh) * | 2014-11-28 | 2016-06-08 | 东和株式会社 | 电子部件、其制造方法及制造装置 |
| CN106935571A (zh) * | 2015-12-29 | 2017-07-07 | 意法半导体公司 | 具有电磁干扰屏蔽的电子封装体及相关联方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110120383A (zh) | 2019-08-13 |
| TWI667745B (zh) | 2019-08-01 |
| TW201935626A (zh) | 2019-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381312B2 (en) | Semiconductor package and method of manufacturing the same | |
| KR970000214B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20010090378A (ko) | 반도체패키지 | |
| US10186488B2 (en) | Manufacturing method of semiconductor package and manufacturing method of semiconductor device | |
| KR20010064907A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR20080114622A (ko) | 듀얼 접속부를 구비하는 집적회로 패키지 시스템 | |
| US20060091517A1 (en) | Stacked semiconductor multi-chip package | |
| CN110120383B (zh) | 半导体封装结构 | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| KR20120101965A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US20220139845A1 (en) | Semiconductor package with electromagnetic shield | |
| US20240047440A1 (en) | Electronic package and manufacturing method thereof | |
| CN220692016U (zh) | 电磁屏蔽的封装结构及包含其的电路板和电子设备 | |
| KR20020015215A (ko) | 반도체패키지 | |
| KR100501878B1 (ko) | 반도체패키지 | |
| KR100393098B1 (ko) | 반도체패키지용 부자재의 패턴층 형성 방법 | |
| KR20110040102A (ko) | 반도체 패키지 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100426501B1 (ko) | 반도체패키지의 제조 방법 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| KR100478208B1 (ko) | 반도체패키지 | |
| CN116994969A (zh) | 一种晶粒层改善封装电性半导体芯片封装的导接线路的形成方法 | |
| KR20020047746A (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| KR20030011157A (ko) | 반도체패키지 및 그 제조 방법 | |
| KR20010018944A (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |