CN105493267A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105493267A
CN105493267A CN201380079311.5A CN201380079311A CN105493267A CN 105493267 A CN105493267 A CN 105493267A CN 201380079311 A CN201380079311 A CN 201380079311A CN 105493267 A CN105493267 A CN 105493267A
Authority
CN
China
Prior art keywords
semiconductor device
contact site
shield plate
manufacture method
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380079311.5A
Other languages
English (en)
Other versions
CN105493267B (zh
Inventor
高久悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105493267A publication Critical patent/CN105493267A/zh
Application granted granted Critical
Publication of CN105493267B publication Critical patent/CN105493267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

根据实施方式，半导体装置具备：基板、多个绝缘层、下部屏蔽板、半导体器件、上部屏蔽板和侧部屏蔽材料。在基板上形成有第1接触部。下部屏蔽板使用磁性体，所述磁性体在基板上以避开第1接触部的方式设置。半导体芯片被设置在下部屏蔽板上，具有与第1接触部电连接的第2接触部。上部屏蔽板使用磁性体，所述磁性体在半导体芯片上以避开第2接触部和连接件的方式设置。侧部屏蔽材料使用磁性体，所述磁性体将下部屏蔽板和上部屏蔽板的没有配置连接件的侧部连接。

Description

半导体装置及其制造方法
技术领域
本说明书所记载的实施方式涉及半导体装置及其制造方法。
背景技术
半导体装置之中，有的很容易受到外部磁场的影响。这样的受到磁场影响的半导体装置，通过磁屏蔽件来降低外部磁场的影响，由此可以良好地工作。作为半导体装置所使用的磁屏蔽件，已知例如通过使树脂中含有磁导率高的材料作为填料的电磁波吸收模型树脂，来覆盖半导体芯片的上表面和侧面，由此降低外部磁场对于半导体装置的影响。
在先技术文献
专利文献1：日本特开2005-217221号
发明内容
本说明书所记载的实施方式提供一种磁屏蔽效果更高的半导体装置及其制造方法。
实施方式涉及的半导体装置具备：基板、下部屏蔽板、半导体芯片、连接件、上部屏蔽板和侧部屏蔽材料。基板上形成有第1接触部。下部屏蔽板使用在基板上以避开第1接触部的方式设置的磁性体。半导体芯片在下部屏蔽板上设置，并具有与第1接触部电连接的第2接触部。连接件将第1接触部和第2接触部电连接。上部屏蔽板使用在半导体芯片上以避开第2接触部和连接件的方式设置的磁性体。侧部屏蔽材料使用将下部屏蔽板和上部屏蔽板的没有配置连接件的侧部连接的磁性体。
附图说明
图1是第1实施方式涉及的半导体装置的概略俯视图。
图2是该半导体装置的概略侧面图。
图3是表示该半导体装置的制造方法的概略俯视图。
图4是表示该半导体装置的制造方法的概略侧面图。
图5是表示该半导体装置的制造方法的概略俯视图。
图6是表示该半导体装置的制造方法的概略侧面图。
图7是表示该半导体装置的制造方法的概略俯视图。
图8是表示该半导体装置的制造方法的概略侧面图。
图9是表示该半导体装置的制造方法的概略俯视图。
图10是表示该半导体装置的制造方法的概略侧面图。
图11是表示该半导体装置的制造方法的概略俯视图。
图12是表示该半导体装置的制造方法的概略侧面图。
图13是表示该半导体装置的制造方法的概略俯视图。
图14是表示该半导体装置的制造方法的概略侧面图。
图15是第2实施方式涉及的半导体装置的概略俯视图。
图16是该半导体装置的概略侧面图。
图17是表示该半导体装置的制造方法的概略俯视图。
图18是表示该半导体装置的制造方法的概略侧面图。
图19是表示该半导体装置的制造方法的概略俯视图。
图20是表示该半导体装置的制造方法的概略侧面图。
图21是表示该半导体装置的制造方法的概略俯视图。
图22是表示该半导体装置的制造方法的概略侧面图。
图23是第3实施方式涉及的半导体装置的概略俯视图。
图24是该半导体装置的概略侧面图。
图25是表示该半导体装置的制造方法的概略俯视图。
图26是表示该半导体装置的制造方法的概略侧面图。
图27是表示该半导体装置的制造方法的概略俯视图。
图28是表示该半导体装置的制造方法的概略侧面图。
图29是表示该半导体装置的制造方法的概略俯视图。
图30是表示该半导体装置的制造方法的概略侧面图。
图31是第4实施方式涉及的半导体装置的概略侧面图。
图32是表示该半导体装置的制造方法的概略俯视图。
图33是表示该半导体装置的制造方法的概略侧面图。
图34是表示该半导体装置的制造方法的概略俯视图。
图35是表示该半导体装置的制造方法的概略侧面图。
图36是表示该半导体装置的制造方法的概略俯视图。
图37是表示该半导体装置的制造方法的概略侧面图。
图38是表示该半导体装置的制造方法的概略俯视图。
图39是表示该半导体装置的制造方法的概略侧面图。
图40是表示该半导体装置的制造方法的概略俯视图。
图41是表示该半导体装置的制造方法的概略侧面图。
图42是表示该半导体装置的制造方法的概略俯视图。
图43是表示该半导体装置的制造方法的概略侧面图。
图44是表示其他实施方式涉及的半导体装置的制造方法的概略俯视图。
图45是表示该半导体装置的制造方法的概略俯视图。
具体实施方式
以下，参照附图，对实施方式涉及的半导体装置进行说明。再者，附图是示意图，厚度与平面尺寸的关系、各层厚度的比率等与实际不同。说明中的上下等的表示方向的用语，是指在以后述的半导体芯片的电路形成面侧为上时的相对方向，与以重力加速度方向为基准的实际方向不同。
[第1实施方式涉及的半导体装置的结构]
首先，参照图1和图2，对第1实施方式涉及的半导体装置的结构进行说明。图1是第1实施方式涉及的半导体装置的概略俯视图，图2(a)是图1的I-I′切断截面图，图2(b)是图1的II-II′切断截面图。
如图1和图2所示，本实施方式涉及的半导体装置具备：基板1；在该基板1之上隔着具有绝缘性的第1粘结材料2贴附的下部屏蔽板3；在该下部屏蔽板3之上隔着具有绝缘性的第2粘结材料4搭载的半导体芯片5；在该半导体芯片5的上表面隔着具有绝缘性的第3粘结材料6贴附的上部屏蔽板7；和将下部屏蔽板3与上部屏蔽板7在侧部接合的侧部屏蔽材料8。另外，该第1粘结材料2、下部屏蔽板3、第2粘结材料4、半导体芯片5、第3粘结材料6、上部屏蔽板7和侧部屏蔽材料8的至少一部分被绝缘性树脂9填埋。再者，在图1中，为了说明，将绝缘性树脂9省略图示。
在本实施方式中，基板1使用陶瓷、树脂、表面被氧化了的硅(Si)等的绝缘材料。在基板1的表面形成有未图示的配线和与该配线连接的接触部11(第1接触部)。配线和接触部11使用铜等的金属并采用印刷、蒸镀等方法形成。接触部11利用与半导体芯片5连接的接合用垫，沿着下部屏蔽板3的两侧面在下部屏蔽板3的延伸方向(以下，称为“第1方向”)以预定节距排列。
下部屏蔽板3是在下表面贴附第1粘结材料2，以第1方向为长度方向的长方形。第1方向的长度比半导体芯片5的第1方向的长度长。另外，下部屏蔽板3的与第1方向正交的方向(以下称为“第2方向”)的宽度比接触部11彼此的间隔窄，与半导体芯片5的第2方向上的宽度大致相同。另外，作为下部屏蔽板3使用磁导率高的材料。在本实施方式中使用PC坡莫合金(Ni-Mo、Cu-Fe)等的含铁的磁性合金。再者，在本实施方式中下部屏蔽板3的厚度为50μm～150μm左右。
半导体芯片5包含集成电路，在本实施方式中搭载有将多个数据通过磁来存储的存储装置。该存储装置可以是例如通过自旋注入来进行数据写入，通过隧道磁阻效应带来的电阻变化来进行写入了的数据的判别。但是，作为半导体芯片5可以搭载不同的存储装置，也可以搭载存储装置以外的结构。
半导体芯片5在下表面贴附第2粘结材料4，在上表面的第2方向的两侧具有接触部12(第2接触部)。接触部12经由多个作为连接件的接合线51与接触部11电连接。
上部屏蔽板7在下表面贴附第1绝缘性树脂6，形成以第1方向为长度方向的长方形。第2方向上的宽度比接触部12的第2方向的宽度窄，第1方向的长度与下部屏蔽板3相同。另外，作为上部屏蔽板7，与下部屏蔽板3同样地使用磁导率高的材料。本实施方式中，使用PC坡莫合金(Ni-Mo、Cu-Fe)等的含铁的磁性合金。上部屏蔽板7的厚度在本实施方式中为50μm～150μm左右。
侧部屏蔽材料8与下部屏蔽板3和上部屏蔽板7一同作为磁屏蔽件发挥功能，所述磁屏蔽件保护半导体芯片5不受外部磁场影响。侧部屏蔽材料8从第1方向与下部屏蔽板3和上部屏蔽板7接触。与下部屏蔽板3和上部屏蔽板7同样地，侧部屏蔽材料8也使用磁导率高的材料。在本实施方式中，作为侧部屏蔽材料8使用镀层、含有磁性体的树脂等。
侧部屏蔽材料8的第1方向上的宽度可以适当调整。因此，例如可以调整侧部屏蔽材料8的第1方向上的宽度以使得下部屏蔽板3和上部屏蔽板7、以及侧部屏蔽材料8的磁导率的不同相抵消。此外，认为可以通过使该宽度比下部屏蔽板3和上部屏蔽板7大来提高屏蔽功能。
根据本实施方式涉及的半导体装置，利用下部屏蔽板3覆盖半导体芯片5的下表面，利用上部屏蔽板7覆盖上表面，利用侧部屏蔽材料8覆盖侧面。而且，下部屏蔽板3的第2方向上的宽度与半导体芯片5的宽度相同程度地形成，上部屏蔽板7的第2方向的宽度形成得比半导体芯片5的宽度稍小，很好地保护半导体芯片5的主要部分不受外部磁场影响。另外，下部屏蔽板3和上部屏蔽板7的宽度被设定为能够防止从半导体芯片5引出的接合线51和接触部11、12与各屏蔽板3、7的接触的宽度。由此，本实施方式涉及的半导体装置能够保护半导体器件5的下表面不受外部磁场的影响，能够进行良好的工作。再者，只要半导体芯片5的主要部分被保护，下部屏蔽板3的第2方向的宽度也可以与上部屏蔽板7的第2方向上的宽度为相同程度。
[第1实施方式涉及的半导体装置的制造方法]
接着，对本实施方式涉及的半导体装置的制造方法进行说明。图3、图5、图7、图9、图11和图13是用于说明本实施方式涉及的半导体装置的制造方法的俯视图，图4、图6、图8、图10、图12和图14是它们的截面图。
在本实施方式涉及的半导体装置的制造方法中，首先如图3和图4所示，准备形成有未图示的配线和接触部11的基板1。基板1是以第1方向为长度方向、以第2方向为宽度方向的长方形，以能够制造长度方向上分为4份、宽度方向上分为2份的共计8个半导体装置的方式，形成8组配线和接触部11。各接触部11在宽度方向上空出预定的空间，沿着长度方向形成。在该基板1的接触部11的宽度方向所形成的2列的空间中，将沿第1方向延伸的2枚下部屏蔽板3平行地配置并通过第1粘结材料2贴附。
在本实施方式中，以在下部屏蔽板3的背面贴附或涂布第1粘结材料2的状态将下部屏蔽板3配置在基板1上。但是，也可以例如在基板1侧涂布第1粘结材料2。
接着，如图5和图6所示，在下部屏蔽板3上，沿第1方向和第2方向以预定间隔搭载8个半导体芯片5。半导体芯片5，以形成于其上表面的接触部12与形成于基板1的接触部11对应的方式配置在下部屏蔽板3上。在本实施方式中，在半导体芯片5的下表面贴附或涂布第2粘结材料4，将半导体芯片5配置在下部屏蔽板3上。但是，也可以例如在下部屏蔽板3上贴附或涂布第2粘结材料4，并在其上配置半导体器件5。
接着，将半导体芯片5的接触部12与基板1的接触部11之间用接合线51电连接。再者，在本实施方式中，半导体芯片5的第2方向上的宽度与下部屏蔽板3的第2方向上的宽度相同程度地形成。因此，能够防止从半导体芯片5引出的接合线51与下部屏蔽板3的接触。
接着，如图7和8所示，在半导体芯片5上，将在第1方向上延伸的上部屏蔽板7通过第3粘结材料6贴附。上部屏蔽板7配置在半导体芯片5的上表面的接触部12之间的空间。
在本实施方式中，在上部屏蔽板7的下表面贴附或涂布第3粘结材料6，在半导体芯片5的上表面配置上部屏蔽板7。但是，也可以例如在半导体芯片5上贴附或涂布第3粘结材料6，并在其上配置上部屏蔽板7。再者，在本实施方式中，上部屏蔽板7的第2方向上的宽度形成得比半导体芯片5的第2方向上的宽度和下部屏蔽板3的第2方向上的宽度小。因此，能够很好地防止接合线51与上部屏蔽板7的接触。
接着，如图9和图10所示，将基板1上的下部屏蔽板3、半导体芯片5和上部屏蔽板7通过绝缘性树脂9填埋，形成块体10。接着，在该块体10上形成在第2方向上延伸的第1槽1a。第1槽1a在从第1方向的左起第1个和第2个半导体芯片5之间、以及第3个和第4个半导体芯片5之间形成。第1槽1a将下部屏蔽板3、第1粘结材料2、第3粘结材料6和上部屏蔽板7在第1方向上切断。
接着，如图11和图12所示，在第1槽1a形成侧部屏蔽材料8。侧部屏蔽材料8的形成可以例如通过对第1槽1a进行镀敷来进行，也可以通过向第1槽填充含有磁性体的树脂糊剂等来进行。另外，也可考虑例如将磁性体金属插入第1槽，在该磁性体金属与第1槽侧面的空隙进行镀敷、或填充含有磁性体的树脂等。
再者，在使用含有磁性体的树脂等具有流动性的材料的情况下，为了防止该材料从基板1上流出，考虑在第1槽1a的开始地点和结束地点设置壁。
接着，如图13和图14所示，在各半导体芯片5之间，形成在第2方向上延伸的第2槽1b和在第1方向上延伸的第3槽1c，将半导体装置单片化。另外，通过该第2槽1b和第3槽1c，将不包含在半导体装置中的基板1、绝缘性树脂9等的剩余部分切除。第2槽1b的宽度比第1槽1a狭。由此，在利用第2槽1b切断块体10得到的半导体装置中，侧部屏蔽材料8残留，制造侧部屏蔽材料8将下部屏蔽板3和上部屏蔽板7接合的结构的半导体装置。
再者，图13中，接触部11a、与其连接的接合线51和接触部12，在单片化了的各半导体装置中具有同样的功能。此外，图13中，在位于从左起第1个和第3个位置的半导体装置中，处于同一位置的接触部11a、与其连接的接合线51和接触部12具有相同功能。另外，图13中，在将位于从左起第2个和第4个位置的半导体装置在包含第1方向和第2方向的面内旋转180°的情况下，与位于从左起第1个和第3个位置的半导体装置处于相同位置的接触部11a、与其连接的接合线51和接触部12，具有与该半导体装置中的功能相同的功能。
根据本实施方式涉及的半导体装置的制造方法，能够同时制造多个半导体装置，能够降低制造成本。另外，能够通过简便的工艺进行下部屏蔽板、上部屏蔽板7和侧部屏蔽材料8的形成。
[第2实施方式涉及的半导体装置]
接着，对第2实施方式涉及的半导体装置的结构进行说明。图15是表示第2实施方式涉及的半导体装置的概略结构的俯视图，图16是其截面图。本实施方式涉及的半导体装置基本上与第1实施方式涉及的半导体装置大致同样地构成，但如图15和图16所示，具备2个侧部屏蔽材料8。2个侧部屏蔽材料8分别从第1方向的两侧与下部屏蔽板3和上部屏蔽板7接触。
在本实施方式中，2个侧部屏蔽材料8、下部屏蔽板3和上部屏蔽板7作为仅在相对的一对侧面没有壁的箱型磁屏蔽件发挥功能。本实施方式涉及的半导体装置中，将在下部屏蔽板3受到的磁场向上部屏蔽板7、或者将在上部屏蔽板7受到的磁场向下部屏蔽板3传播的路径增加。因此，认为与第1实施方式涉及的半导体装置相比能够提高屏蔽性。
接着，对第2实施方式涉及的半导体装置的制造方法进行说明。图17、图19和图21是用于说明该制造方法的概略俯视图，图18、图20和图22是其侧面图。
第2实施方式涉及的半导体装置基本上与第1实施方式涉及的半导体装置大致同样地制造，但在本实施方式中，如图17和图18所示，将第1槽1a形成于各半导体芯片5的两侧。接着，如图19和图20所示，在全部的第1槽1a形成侧部屏蔽材料8，此外如图21和图22所示，通过全部的第2槽1b和第3槽1c来将块体10沿第1方向和第2方向切断而使半导体装置单片化。由此，能够形成本实施方式涉及的半导体装置。
[第3实施方式涉及的半导体装置]
接着，对第3实施方式涉及的半导体装置的结构进行进行说明。图23是用于说明本实施方式涉及的半导体装置的结构的概略俯视图，图24是其截面图。第3实施方式涉及的半导体装置基本上与第1实施方式涉及的半导体装置同样地构成，但在本实施方式中，侧部屏蔽材料8利用与下部屏蔽板3和上部屏蔽板7同样的材料构成。因此，能够提高侧部屏蔽材料8的磁导率，由此能够提高屏蔽性。另外，该侧部屏蔽材料8被绝缘性树脂9′填埋。
接着，对第3实施方式涉及的半导体装置的制造方法进行说明。图25、图27和图29是用于说明该制造方法的概略俯视图，图26、图28和图30是它们的截面图。
本实施方式涉及的半导体装置的制造方法与第1实施方式涉及的半导体装置的制造方法大致同样，但在本实施方式中，如图25和图26所示，在块体10上形成在第2方向上延伸的第1槽1a。接着，在第1槽1a中以分别与下部屏蔽板3和上部屏蔽板7抵接的方式配置多个在第2方向上延伸的侧部屏蔽材料8。
接着，如图27和图28所示，向这2个侧部屏蔽材料8之间填充绝缘性树脂9′，通过该充填带来的压力来使2个侧部屏蔽材料8与下部屏蔽板3和上部屏蔽板7贴合。
接着，如图29和图30所示，在各半导体芯片5之间，形成在第2方向上延伸的第2槽1b和在第1方向上延伸的第3槽1c，将半导体装置单片化。第2槽1b的宽度比第1槽1a狭。由此，在利用第2槽1b切断块体10而得到的半导体装置中，残留侧部屏蔽材料8和绝缘性树脂9′，制造侧部屏蔽材料8将下部屏蔽板3和上部屏蔽板7接合的结构的半导体装置。
再者，绝缘性树脂9′与绝缘性树脂9一体化。因此，在第2槽1b的形成后，侧部屏蔽材料8通过绝缘性树脂9′的内部应力而与下部屏蔽板3和上部屏蔽板7抵接。因此，认为绝缘性树脂9′的第1方向上的宽度具有对于确保该应力来说充分的厚度。
[第4实施方式涉及的半导体装置]
接着，对第4实施方式涉及的半导体装置的结构进行说明。图31是用于说明本实施方式涉及的半导体装置的结构的概略截面图。第4实施方式涉及的半导体装置基本上与第1实施方式涉及的半导体装置同样地构成，但在本实施方式中，在以下点上不同：在第1粘结材料2和下部屏蔽板3的一部分穿有孔21和31，在基板1的、通过该孔而露出的部分还形成有接触部11，从半导体芯片5在第1方向上引出接合线51，经由穿过第1粘结材料2和下部屏蔽板3的孔而与接触部11连接。根据本实施方式涉及的半导体装置，即使假设从半导体芯片5引出的接合线51的数量增加到一定程度以上的情况下，也能够容易地接触。再者，在本实施方式中在第1粘结材料2和下部屏蔽板3的一部分设置了孔21和31，但也可以在第3粘结材料6和上部屏蔽板7穿孔。
接着，对第4实施方式涉及的半导体装置的制造方法进行说明。图32、图34、图36、图38、图40和图42是用于对本实施方式涉及的半导体装置的制造方法进行说明的概略俯视图，图33、图35、图37、图39、图41和图43是它们的截面图。
本实施方式涉及的半导体装置的制造方法与第1实施方式涉及的半导体装置的制造方法大致同样，但如图32和图33所示，在下部屏蔽板3以第1方向的预定的间隔形成有孔21和31这一点、在与基板1的孔21和31对应的部位形成有接触部11这一点以及在基板1上形成第1粘结材料2和下部屏蔽板3之前在下部屏蔽板3的背面涂布第1粘结材料2，形成孔21和31，将形成有孔21和31的第1粘结材料2和下部屏蔽板3配置在基板1上这一点上不同。再者，也可以以例如在基板1上设置孔21的方式涂布第1粘结材料2，其后配置形成有孔31的下部屏蔽板3。
接着，如图34和图35所示，与第1实施方式同样地，在下部屏蔽板3上搭载半导体芯片5。接着，将半导体芯片5的接触部12与基板1的接触部11之间利用接合线51电连接。再者，在本实施方式中在半导体芯片5的上表面的、与孔21和31接近的部分也形成有接触部12。
接着，如图36和图37所示，在半导体芯片5上，将在第1方向上延伸的上部屏蔽板7，通过第3粘结材料6贴附。该工序基本上与使用图7和图8进行了说明的工序是同样的，但在本实施方式中上部屏蔽板7以避开设置在孔21和31的范围内的与接触部11连接的接合线51的方式形成。在本实施方式中，通过贴附多个上部屏蔽板7实现了该结构，但也可以例如通过在第3粘结材料6和上部屏蔽板7穿孔来实现该结构。
接着，如图38和图39所示，将基板1上的下部屏蔽板3、半导体芯片5和上部屏蔽板7通过绝缘性树脂9填埋，形成块体10。接着，在该块体10上形成沿第2方向延伸的第1槽1a。第1槽1a设置在半导体芯片5的、没有连接接合线51的方向上。再者，在本实施方式中第1槽1a与第1实施方式同样地形成，但也可以与第3实施方式同样地形成。
接着，如图40和图41所示，在第1槽1a上形成侧部屏蔽材料8。侧部屏蔽材料8的形成可以与第1实施方式或第3实施方式同样地进行。
接着，如图42和图43所示，在各半导体芯片5之间，形成沿第2方向延伸的第2槽1b和沿第1方向延伸的第3槽1c，将半导体装置单片化。第2槽1b的宽度比第1槽1a狭。由此，在利用第2槽1b切断块体10而得到的半导体装置中，残留侧部屏蔽材料8，制造侧部屏蔽材料8将下部屏蔽板3和上部屏蔽板7接合的结构的半导体装置。
另外，第2槽1b通过在孔21和31之间形成的接触部11之间。因此，第2槽1b没有切断接合线51。换句话说，在孔21和31之间形成的接触部11，将不被第2槽1b切断的间隔空开而配置。
[其他实施方式涉及的半导体装置]
在上述第1～第4实施方式中，通过沿第2方向延伸的第1槽1a将绝缘性树脂9在第1方向上隔断。但是，也可以如图44所示，将第1槽1a形成为沿第2方向延伸的闭塞孔(凹部)。该情况下，认为调整绝缘性树脂9的宽度和第1槽1a的宽度，如图45所示，通过第2槽1b和第3槽1c将半导体装置单片化时，在半导体装置中其第1槽1a的起点和终点不会显现。
对本发明的一些实施方式进行了说明，但这些实施方式是作为例子提出的，并不意图限定发明的保护范围。这些实施方式可以在其他各种形态下实施，在不脱离发明主旨的范围，可以进行各种省略、置换、变更。这些实施方式及其变形与发明的保护范围所含的内容同样地，包含在专利请求保护的范围所记载的发明及其均等范围中。
附图标记说明
1…基板；2…第1粘结材料；3…下部屏蔽板；4…第2粘结材料；5…半导体芯片；6…第3粘结材料；7…上部屏蔽板；8…侧部屏蔽材料；10…块体；11、12…接触部；51…接合线。

Claims (5)

1.一种半导体装置，其特征在于，具备：
形成有第1接触部的基板；
下部屏蔽板，其使用了在所述基板上以避开所述第1接触部的方式设置的磁性体；
半导体芯片，其在所述下部屏蔽板上设置并具有与所述第1接触部电连接的第2接触部；
连接件，其将所述第1接触部与所述第2接触部电连接；
上部屏蔽板，其使用了在所述半导体芯片上以避开所述第2接触部和所述连接件的方式设置的磁性体；和
侧部屏蔽材料，其使用了将所述下部屏蔽板和所述上部屏蔽板的没有配置所述连接件的侧部连接的磁性体。
2.一种半导体装置的制造方法，其特征在于，
在形成有第1接触部的基板上，以避开所述第1接触部的方式，设置使用了沿第1方向延伸的磁性体的下部屏蔽板，
在所述下部屏蔽板上，将具有第2接触部的多个半导体芯片，以所述第1接触部和所述第2接触部对应的方式在所述第1方向上以预定间隔配置，
将所述第1接触部和所述第2接触部通过连接件电连接，
在所述半导体芯片上，以避开所述第2接触部和所述连接件的方式，配置使用了沿所述第1方向延伸的磁性体的上部屏蔽板，
将所述下部屏蔽板、所述半导体芯片、所述连接件和所述上部屏蔽板通过树脂封闭而形成块体，
对得到的所述块体，以避开所述半导体芯片的方式形成沿着与所述第1方向交叉的第2方向延伸的第1槽，将所述下部屏蔽板和所述上部屏蔽板切断，
在所述第1槽形成侧部屏蔽材料，所述侧部屏蔽材料使用了将所述下部屏蔽板和所述上部屏蔽板连接的磁性体，
以将所述侧部屏蔽材料在所述第1方向分离的方式切断所述块体，将所述半导体芯片单片化。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，通过向所述第1槽填充含有磁性体的树脂，来形成所述侧部屏蔽材料。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于，通过对所述第1槽施加使用了磁性体的镀层，来形成所述侧部屏蔽材料。
5.根据权利要求2所述的半导体装置的制造方法，其特征在于，通过向所述第2槽配置使用了磁性体的一对板状体并且在两板状体之间填充树脂，来形成所述侧部屏蔽材料。
CN201380079311.5A 2013-09-04 2013-09-04 半导体装置及其制造方法 Active CN105493267B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/073752 WO2015033395A1 (ja) 2013-09-04 2013-09-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN105493267A true CN105493267A (zh) 2016-04-13
CN105493267B CN105493267B (zh) 2018-08-03

Family

ID=52627905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079311.5A Active CN105493267B (zh) 2013-09-04 2013-09-04 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9685412B2 (zh)
JP (1) JP6189444B2 (zh)
CN (1) CN105493267B (zh)
WO (1) WO2015033395A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120383A (zh) * 2018-02-05 2019-08-13 南茂科技股份有限公司 半导体封装结构
CN110783318A (zh) * 2019-10-28 2020-02-11 歌尔股份有限公司 一种传感器封装结构以及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183398A (ja) * 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228913A (zh) * 1996-04-24 1999-09-15 冈村进 半导体装置
US6625040B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
US20110316129A1 (en) * 2006-06-02 2011-12-29 Honeywell International Inc. Multilayer structures for magnetic shielding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026419A (ja) 2000-07-07 2002-01-25 Sanken Electric Co Ltd 磁電変換装置
JP2005217221A (ja) 2004-01-30 2005-08-11 Sony Corp 半導体パッケージ及びその製造方法
JP4385883B2 (ja) 2004-07-27 2009-12-16 トヨタ自動車株式会社 半導体モジュール
TWI287433B (en) 2004-12-23 2007-09-21 Advanced Semiconductor Eng Semiconductor device package and manufacturing method thereof
JP4906557B2 (ja) 2007-03-28 2012-03-28 京セラ株式会社 弾性表面波装置の製造方法
JP4941264B2 (ja) 2007-12-07 2012-05-30 大日本印刷株式会社 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP2010237058A (ja) 2009-03-31 2010-10-21 Sanyo Electric Co Ltd センサ装置およびその製造方法
US8247888B2 (en) 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
US8258012B2 (en) 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1228913A (zh) * 1996-04-24 1999-09-15 冈村进 半导体装置
US6625040B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
US20110316129A1 (en) * 2006-06-02 2011-12-29 Honeywell International Inc. Multilayer structures for magnetic shielding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120383A (zh) * 2018-02-05 2019-08-13 南茂科技股份有限公司 半导体封装结构
CN110120383B (zh) * 2018-02-05 2021-02-19 南茂科技股份有限公司 半导体封装结构
CN110783318A (zh) * 2019-10-28 2020-02-11 歌尔股份有限公司 一种传感器封装结构以及电子设备

Also Published As

Publication number Publication date
CN105493267B (zh) 2018-08-03
WO2015033395A1 (ja) 2015-03-12
US9685412B2 (en) 2017-06-20
JPWO2015033395A1 (ja) 2017-03-02
US20160204072A1 (en) 2016-07-14
JP6189444B2 (ja) 2017-08-30

Similar Documents

Publication Publication Date Title
US20130256819A1 (en) Semiconductor device
CN104769714A (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
EP2959270A1 (de) Sensorsystem mit keramischem gehäuse
JP2008288610A (ja) 回路モジュールの製造方法
DE102014106220B4 (de) Sensorbauelement mit zwei Sensorfunktionen
JP3785083B2 (ja) 半導体装置、電子カード及びパッド再配置基板
CN105731354A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
CN105493267A (zh) 半导体装置及其制造方法
CN104883816B (zh) 电路基板及车辆用制动液压控制装置
CN105518850B (zh) 半导体装置及其制造方法
CN107204293B (zh) 半导体装置的制造方法及半导体装置
CN105280624A (zh) 电子装置模块及其制造方法
CN103048516A (zh) 电流传感器
CN107221817B (zh) Usb装置及其制造方法
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
TWI651897B (zh) Usb裝置及其製造方法
CN106532298B (zh) 半导体装置
JP2010153491A5 (ja) 電子装置及びその製造方法、並びに半導体装置
US20150035128A1 (en) Semiconductor device and method of manufacturing semiconductor device
DE102012200648B4 (de) Sensorvorrichtung
TWI529901B (zh) Manufacturing method of semiconductor device
JP5748886B2 (ja) 外部記憶装置
CN104916598A (zh) 半导体装置
CN104051356A (zh) 叠层封装结构及其形成方法
JP2006339492A (ja) 実装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170718

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.