TWI529901B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI529901B
TWI529901B TW102131838A TW102131838A TWI529901B TW I529901 B TWI529901 B TW I529901B TW 102131838 A TW102131838 A TW 102131838A TW 102131838 A TW102131838 A TW 102131838A TW I529901 B TWI529901 B TW I529901B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
shield plate
manufacturing
contact portion
groove
Prior art date
Application number
TW102131838A
Other languages
English (en)
Other versions
TW201511211A (zh
Inventor
Satoru Takaku
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Priority to TW102131838A priority Critical patent/TWI529901B/zh
Publication of TW201511211A publication Critical patent/TW201511211A/zh
Application granted granted Critical
Publication of TWI529901B publication Critical patent/TWI529901B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體裝置之製造方法
本說明書中記載之實施形態係關於半導體裝置及其製造方法。
於半導體裝置中，存在敏感地受到外部磁場之影響者。如此之受到磁場影響之半導體裝置藉由利用磁性屏蔽減少外部磁場之影響，而可良好地動作。作為半導體裝置所使用之磁性屏蔽，例如已知有利用於樹脂中含有磁導率較高之材料作為填充材料之電磁波吸收塑模樹脂，覆蓋半導體晶片之上表面及側面者。
本說明書中記載之實施形態提供一種磁性屏蔽效果更高之半導體裝置及其製造方法。
實施形態之半導體裝置包含基板、下部屏蔽板、半導體晶片、連接材料、上部屏蔽板、及側部屏蔽材料。於基板上形成有第1接觸部。下部屏蔽板係使用以避開第1接觸部之方式設置於基板上之磁性體。半導體晶片具有設置於下部屏蔽板上，且與第1接觸部電性連接之第2接觸部。連接材料電性連接第1接觸部與第2接觸部。上部屏蔽板係使用以避開第2接觸部及連接材料之方式設置於半導體晶片上之磁性體。側部屏蔽材料使用連接下部屏蔽板及上部屏蔽板之未配置連接材料之側部之磁性體。
1‧‧‧基板
1a‧‧‧第1槽
1b‧‧‧第2槽
1c‧‧‧第3槽
2‧‧‧第1接著劑
3‧‧‧下部屏蔽板
4‧‧‧第2接著劑
5‧‧‧半導體晶片
6‧‧‧第3接著劑
7‧‧‧上部屏蔽板
8‧‧‧側部屏蔽材料
9‧‧‧絕緣性樹脂
9'‧‧‧絕緣性樹脂
10‧‧‧區塊體
11‧‧‧接觸部
11a‧‧‧接觸部
12‧‧‧接觸部
21‧‧‧孔
31‧‧‧孔
51‧‧‧接合線
圖1係第1實施形態之半導體裝置之概略俯視圖。
圖2(a)、(b)係該半導體裝置之概略側視圖。
圖3係表示該半導體裝置之製造方法之概略俯視圖。
圖4係表示該半導體裝置之製造方法之概略側視圖。
圖5係表示該半導體裝置之製造方法之概略俯視圖。
圖6係表示該半導體裝置之製造方法之概略側視圖。
圖7係表示該半導體裝置之製造方法之概略俯視圖。
圖8係表示該半導體裝置之製造方法之概略側視圖。
圖9係表示該半導體裝置之製造方法之概略俯視圖。
圖10係表示該半導體裝置之製造方法之概略側視圖。
圖11係表示該半導體裝置之製造方法之概略俯視圖。
圖12係表示該半導體裝置之製造方法之概略側視圖。
圖13係表示該半導體裝置之製造方法之概略俯視圖。
圖14係表示該半導體裝置之製造方法之概略側視圖。
圖15係第2實施形態之半導體裝置之概略俯視圖。
圖16係該半導體裝置之概略側視圖。
圖17係表示該半導體裝置之製造方法之概略俯視圖。
圖18係表示該半導體裝置之製造方法之概略側視圖。
圖19係表示該半導體裝置之製造方法之概略俯視圖。
圖20係表示該半導體裝置之製造方法之概略側視圖。
圖21係表示該半導體裝置之製造方法之概略俯視圖。
圖22係表示該半導體裝置之製造方法之概略側視圖。
圖23係第3實施形態之半導體裝置之概略俯視圖。
圖24係該半導體裝置之概略側視圖。
圖25係表示該半導體裝置之製造方法之概略俯視圖。
圖26係表示該半導體裝置之製造方法之概略側視圖。
圖27係表示該半導體裝置之製造方法之概略俯視圖。
圖28係表示該半導體裝置之製造方法之概略側視圖。
圖29係表示該半導體裝置之製造方法之概略俯視圖。
圖30係表示該半導體裝置之製造方法之概略側視圖。
圖31係第4實施形態之半導體裝置之概略側視圖。
圖32係表示該半導體裝置之製造方法之概略俯視圖。
圖33係表示該半導體裝置之製造方法之概略側視圖。
圖34係表示該半導體裝置之製造方法之概略俯視圖。
圖35係表示該半導體裝置之製造方法之概略側視圖。
圖36係表示該半導體裝置之製造方法之概略俯視圖。
圖37係表示該半導體裝置之製造方法之概略側視圖。
圖38係表示該半導體裝置之製造方法之概略俯視圖。
圖39係表示該半導體裝置之製造方法之概略側視圖。
圖40係表示該半導體裝置之製造方法之概略俯視圖。
圖41係表示該半導體裝置之製造方法之概略側視圖。
圖42係表示該半導體裝置之製造方法之概略俯視圖。
圖43係表示該半導體裝置之製造方法之概略側視圖。
圖44係表示其他實施形態之半導體裝置之製造方法之概略俯視圖。
圖45係表示該半導體裝置之製造方法之概略俯視圖。
以下，參照圖式，對實施形態之半導體裝置進行說明。另，圖式係示意者，厚度與平面尺寸之關係、及各層厚度之比例等與實際者不同。說明中之表示上下等方向之用語係指示將後述之半導體晶片之電路形成面側作為上方之情形之相對方向，而有時與以重力加速度方向為基準之實際方向不同。
[第1實施形態之半導體裝置之構成]
首先，參照圖1及圖2，對第1實施形態之半導體裝置之構成進行說明。圖1係第1實施形態之半導體裝置之概略俯視圖，圖2(a)係圖1之I-I'切斷剖面圖，圖2(b)同樣為II-II'切斷剖面圖。
如圖1及圖2所示，本實施形態之半導體裝置包含：基板1；下部屏蔽板3，其介隔具有絕緣性之第1接著劑2而貼附於該基板1之上；半導體晶片5，其介隔具有絕緣性之第2接著劑4而搭載於該下部屏蔽板3之上；上部屏蔽板7，其介隔具有絕緣性之第3接著劑6而貼附於該半導體晶片5之上表面；及側部屏蔽材料8，其以側部結合下部屏蔽板3及上部屏蔽板7。又，該等第1接著劑2、下部屏蔽板3、第2接著劑4、半導體晶片5、第3接著劑6、上部屏蔽板7及側部屏蔽材料8之至少一部分係由絕緣性樹脂9埋入。另，在圖1中，為便於說明，省略圖示絕緣性樹脂9之一部分。
在本實施形態中，於基板1中使用陶瓷、樹脂、及表面已氧化之矽(Si)等絕緣材料。於基板1之表面上，形成有未圖示之配線、及與該配線連接之接觸部11(第1接觸部)。配線及接觸部11係使用銅等金屬，利用印刷、蒸鍍及其他方法形成。接觸部11係以與半導體晶片5之接合用焊墊，沿著下部屏蔽板3之兩側面於下部屏蔽板3之延伸方向(以下，稱為「第1方向」)上以特定間距排列。
下部屏蔽板3係於下表面貼附第1接著劑2，且以第1方向為長度方向之長方形。第1方向之長度較半導體晶片5之第1方向之長度更長。又，下部屏蔽板3之與第1方向正交之方向(以下，稱為「第2方向」)之寬度較接觸部11彼此之間隔更窄，而與半導體晶片5之第2方向之寬度大致相同。又，於下部屏蔽板3使用磁導率較高之材料。在本實施形態中，使用PC鎳鐵合金(Ni-Mo、Cu-Fe)等含鐵之磁性合金。另，在本實施形態中，下部屏蔽板3之厚度為50μm~150μm左右。
半導體晶片5包含積體電路，且在本實施形態中搭載有藉由磁性記憶複數個資料之記憶元件。該記憶元件亦可為藉由例如自旋之注入而進行資料之寫入，根據由穿隧磁阻效應引起之電阻變化進行所寫入之資料之判別者。惟作為半導體晶片5，可搭載不同之記憶元件，亦可搭載記憶元件以外之元件。
半導體晶片5於下表面貼附第2接著劑4，於上表面之第2方向之兩側具有接觸部12(第2接觸部)。接觸部12經由複數個連接材料即接合線51而與接觸部11電性連接。
上部屏蔽板7係於下表面貼附第3接著劑6，且以第1方向為長度方向之長方形。第2方向之寬度較接觸部12之第2方向之寬度更窄。第1方向之長度與下部屏蔽板3相同。又，於上部屏蔽板7中，與下部屏蔽板3同樣使用磁導率較高之材料。在本實施形態中，使用PC鎳鐵合金(Ni-Mo、Cu-Fe)等含鐵之磁性合金。上部屏蔽板7之厚度在本實施形態中為50μm~150μm左右。
側部屏蔽材料8係與下部屏蔽板3及上部屏蔽板7一同作為保護半導體晶片5免受外部磁場之磁性屏蔽發揮功能。側部屏蔽材料8係自第1方向與下部屏蔽板3及上部屏蔽板7相接。與下部屏蔽板3及上部屏蔽板7相同，亦於側部屏蔽材料8使用磁導率較高之材料。在本實施形態中，於側部屏蔽材料8使用鍍敷或含有磁性體之樹脂等。
側部屏蔽材料8之第2方向之寬度可適當調整。因此，例如亦可以抵消下部屏蔽板3及上部屏蔽板7、與側部屏蔽材料8之磁導率之差異之方式，調整側部屏蔽材料8之第1方向之寬度。進而，亦可考慮藉由使該寬度較下部屏蔽板3及上部屏蔽板7更大而提高屏蔽功能。
根據本實施形態之半導體裝置，以下部屏蔽板3覆蓋半導體晶片5之下表面，以上部屏蔽板7覆蓋上表面，以側部屏蔽材料8覆蓋側面。而且，下部屏蔽板3之第2方向之寬度與半導體晶片5之寬度形成 為相同程度，上部屏蔽板7之第2方向之寬度形成為較半導體晶片5之寬度略小，保護半導體晶片5之主要部分良好地免受外部磁場。且，下部屏蔽板3及上部屏蔽板7之寬度設定為可防止自半導體晶片5引出之接合線51及接觸部11、12與各屏蔽板3、7接觸之寬度。藉此，本實施形態之半導體裝置亦可保護半導體晶片5之下表面免受外部磁場，從而可進行良好之動作。另，下部屏蔽板3之第2方向之寬度若為可保護半導體晶片5之主要部分者，則可設為與上部屏蔽板7之第2方向之寬度相同程度。
[第1實施形態之半導體裝置之製造方法]
接著，對本實施形態之半導體裝置之製造方法進行說明。圖3、圖5、圖7、圖9、圖11及圖13係用以說明本實施形態之半導體裝置之製造方法的俯視圖；圖4、圖6、圖8、圖10、圖12及圖14係該等之剖面圖。
在本實施形態之半導體裝置之製造方法中，首先，如圖3及圖4所示，準備形成有未圖示之配線及接觸部11之基板1。基板1係以第1方向為長度方向、第2方向為寬度方向之長方形，且以可於長度方向上製造4個、於寬度方向上製造2個而共8個半導體裝置之方式，形成有8組配線及接觸部11。各接觸部11係在寬度方向空出特定空間而沿長度方向所形成。於形成於該基板1之接觸部11之寬度方向之兩列空間，平行配置於第1方向上延伸之2片下部屏蔽板3，且藉由第1接著劑2貼著。
在本實施形態中，以將第1接著劑2貼著或塗布於下部屏蔽板3之背面之狀態，將下部屏蔽板3配置於基板1上。但，亦可對例如基板1側塗布第1接著劑2。
接著，如圖5及圖6所示，於下部屏蔽板3上，於第1方向及第2方向上以特定間隔搭載8個半導體晶片5。半導體晶片5係以形成於上表面 之接觸部12與形成於基板1之接觸部11對應之方式，配置於下部屏蔽板3上。在本實施形態中，對半導體晶片5之下表面貼著或塗布第2接著劑4，而將半導體晶片5配置於下部屏蔽板3。但，亦可對例如下部屏蔽板3上貼著或塗布第2接著劑4，於其上配置半導體晶片5。
接著，以接合線51電性連接半導體晶片5之接觸部12與基板1之接觸部11之間。另，在本實施形態中，半導體晶片5之第2方向之寬度與下部屏蔽板3之第2方向之寬度形成為相同程度。因此，可防止自半導體晶片5引出之接合線51與下部屏蔽板3接觸。
接著，如圖7及圖8所示，藉由第3接著劑6將於第1方向上延伸之上部屏蔽板7貼著於半導體晶片5上。上部屏蔽板7係配置於半導體晶片5之上表面之接觸部12之間之空間。
在本實施形態中，對上部屏蔽板7之下表面貼著或塗布第3接著劑6，而將上部屏蔽板7配置於半導體晶片5之上表面。但，亦可對例如半導體晶片5上貼著或塗布第3接著劑6，於其上配置上部屏蔽板7。另，在本實施形態中，上部屏蔽板7之第2方向之寬度形成為較半導體晶片5之第2方向之寬度及下部屏蔽板3之第2方向之寬度更小。因此，可良好地防止接合線51與上部屏蔽板7接觸。
接著，如圖9及圖10所示，利用絕緣性樹脂9埋入基板1上之下部屏蔽板3、半導體晶片5及上部屏蔽板7而形成區塊體10。接著，於該區塊體10中形成於第2方向上延伸之第1槽1a。第1槽1a係形成於自第1方向之左側第1與第2個半導體晶片5之間、及第3與第4個半導體晶片5之間。第1槽1a於第1方向上切斷下部屏蔽板3、第1接著劑2、第3接著劑6及上部屏蔽板7。
接著，如圖11及圖12所示，於第1槽1a中形成側部屏蔽材料8。側壁屏蔽材料8之形成係可藉由對例如第1槽1a進行鍍敷而進行，亦可藉由對第1槽填充含有磁性體之樹脂膏材料等而進行。又，亦可考慮將 例如磁性體金屬插入第1槽，並對該磁性體金屬與第1槽側面之空隙進行鍍敷，或填充含有磁性體之樹脂等。
另，於使用含有磁性體之樹脂等具有流動性之材料之情形時，為防止該材料自基板1上流出，可考慮於第1槽1a之開始地點與結束地點設置障壁。
接著，如圖13及圖14所示，於各半導體晶片5之間，形成於第2方向上延伸之第2槽1b與於第1方向上延伸之第3槽1c，而將半導體裝置單片化。又，藉由該第2槽1b及第3槽1c，切開不包含於半導體裝置之基板1或絕緣性樹脂9等之剩餘部分。第2槽1b較第1槽1a寬度更窄。藉此，於以第2槽1b切斷區塊體10所獲得之半導體裝置中，殘留側部屏蔽材料8，而製造側部屏蔽材料8結合下部屏蔽板3及上部屏蔽板7之構成之半導體裝置。
另，圖13中，接觸部11a、與其連接之接合線51及接觸部12在單片化之各半導體裝置中具有相同之功能。再者，圖13中，自左側起位於第1行及第3行之半導體裝置中，位於該位置之接觸部11a、與其連接之接合線51及接觸部12具有相同之功能。又，使圖13中自左側起位於第2行及第4行之半導體裝置於包含第1方向及第2方向之面內旋轉180°時，與自左側起位於第1行及第3行之半導體裝置位於相同位置之接觸部11a、與其連接之接合線51及接觸部12具有與該等半導體裝置之功能相同之功能。
根據本實施形態之半導體裝置之製造方法，可同時製造複數個半導體裝置，從而可降低製造成本。又，可以簡便之製程進行下部屏蔽板3、上部屏蔽板7及側部屏蔽材料8之形成。
[第2實施形態之半導體裝置]
接著，對第2實施形態之半導體裝置之構成進行說明。圖15係表示第2實施形態之半導體裝置之概略構成之俯視圖，圖16係其剖面 圖。雖本實施形態之半導體裝置基本上構成為與第1實施形態之半導體裝置大致相同，但如圖15及圖16所示，具備有2個側部屏蔽材料8。2個側部屏蔽材料8分別自第1方向之兩側與下部屏蔽板3及上部屏蔽板7相接。
在本實施形態中，2個側部屏蔽材料8、下部屏蔽板3及上部屏蔽板7作為僅於對向之一對側面不具有障壁之箱型磁性屏蔽發揮功能。本實施形態之半導體裝置中，下部屏蔽板3所受到之磁場傳導至上部屏蔽板7，或將上部屏蔽板7所受到之磁場傳導至下部屏蔽板3之路徑增加。因此，可認為，與第1實施形態之半導體裝置相比可提高屏蔽性。
接著，對第2實施形態之半導體裝置之製造方法進行說明。圖17、圖19及圖21係用以說明該製造方法之概略俯視圖，圖18、圖20及圖22係該等之側視圖。
雖第2實施形態之半導體裝置基本上與第1實施形態之半導體裝置大致相同地製造，但在本實施形態中，如圖17及圖18所示，於各半導體晶片5之兩側形成第1槽1a。接著，如圖19及圖20所示，於所有第1槽1a形成側部屏蔽材料8，進而，如圖21及圖22所示，藉由所有第2槽1b及第3槽1c，於第1方向及第2方向切斷區塊體10而將半導體裝置單片化。藉此，可形成本實施形態之半導體裝置。
[第3實施形態之半導體裝置]
接著，對第3實施形態之半導體裝置之構成進行說明。圖23係用以說明本實施形態之半導體裝置之構成之概略俯視圖，圖24係其剖面圖。雖第3實施形態之半導體裝置基本上構成為與第1實施形態之半導體裝置相同，但在本實施形態中，以與下部屏蔽板3及上部屏蔽板7相同之材料構成有側部屏蔽材料8。因此，可提高側部屏蔽材料8之磁導率，藉此可提高屏蔽性。又，該側部屏蔽材料8係由絕緣性樹脂9′埋 入。
接著，對第3實施形態之半導體裝置之製造方法進行說明。圖25、圖27及圖29係用以說明該製造方法之概略俯視圖；圖26、圖28及圖30係其等之剖面圖。
雖本實施形態之半導體裝置之製造方法係與第1實施形態之半導體裝置之製造方法大致相同，但在本實施形態中，如圖25及圖26所示，於區塊體10形成於第2方向上延伸之第1槽1a。接著，於第1槽1a，以分別與下部屏蔽板3及上部屏蔽板7抵接之方式配置複數個於第2方向上延伸之側部屏蔽材料8。
接著，如圖27及圖28所示，對該等2個側部屏蔽材料8之間填充絕緣性樹脂9′，利用該填充所產生之壓力，使2個側部屏蔽材料8密著於下部屏蔽板3及上部屏蔽板7。
接著，如圖29及圖30所示，於各半導體晶片5之間，形成於第2方向上延伸之第2槽1b與於第1方向上延伸之第3槽1c，而將半導體裝置單片化。第2槽1b較第1槽1a寬度更窄。藉此，於以第2槽1b切斷區塊體10所獲得之半導體裝置中，殘留側部屏蔽材料8及絕緣性樹脂9′，而製造側部屏蔽材料8結合下部屏蔽板3及上部屏蔽板7之構成之半導體裝置。
另，絕緣性樹脂9′係與絕緣性樹脂9一體化。因此，於形成第2槽1b後，側部屏蔽材料8因絕緣性樹脂9′之內部應力而抵接於下部屏蔽板3及上部屏蔽板7。因此，亦可考慮使絕緣性樹脂9′之第1方向之寬度具有足以確保該應力之厚度。
[第4實施形態之半導體裝置]
接著，對第4實施形態之半導體裝置之構成進行說明。圖31係用以說明本實施形態之半導體裝置之構成之概略剖面圖。雖第4實施形態之半導體裝置基本上構成為與第1實施形態之半導體裝置相同，但 在本實施形態中，不同點在於：於第1接著劑2及下部屏蔽板3之一部分上鉆出孔21及31，於基板1之因該孔而露出之部分上進而形成有接觸部12；自半導體晶片5亦於第1方向上引出接合線51，且經由第1接著劑2及下部屏蔽板3上所鉆出之孔而與接觸部12連接。根據本實施形態之半導體裝置，即使自半導體晶片5引出之接合線51之數增加某一程度以上，仍可容易進行接觸。另，在本實施形態中，雖於第1接著劑2及下部屏蔽板3之一部分上設置有孔21及31，但亦可於第3接著劑6及上部屏蔽板7上鉆出孔。
接著，對第4實施形態之半導體裝置之製造方法進行說明。圖32及圖34係用以對本實施形態之半導體裝置之製造方法進行說明之概略俯視圖；圖33及圖35係該等之剖面圖。
雖本實施形態之半導體裝置之製造方法係與第1實施形態之半導體裝置之製造方法大致相同，然而，如圖32及圖33所示，不同點在於：於下部屏蔽板3上以第1方向之特定間隔形成有孔21及31；於基板1之與孔21及31對應之部位形成有接觸部12；及於基板1上形成第1接著劑2及下部屏蔽板3之前，對下部屏蔽板3之背面塗布第1接著劑2，形成孔21及31，並將形成有孔21及31之絕緣層2及下部屏蔽板3配置於基板1上。另，例如，亦可以於基板1上設置孔21之方式塗布第1接著劑2，其後配置形成有孔31之下部屏蔽板3。
接著，如圖34及圖35所示，以接合線51電性連接半導體晶片5之接觸部12與基板1之接觸部11之間。另，在本實施形態中，亦於半導體晶片5之上表面之與孔21及31接近之部分形成有接觸部12。
接著，如圖36及圖37所示，藉由第3接著劑6將於第1方向上延伸之上部屏蔽板7貼附於半導體晶片5上。該工序雖基本上與使用圖7及圖8所說明之工序相同，然而，在本實施形態中，乃以避開與設置於孔21及31之範圍內之接觸部11連接之接合線51之方式形成上部屏蔽板 7。在本實施形態中，雖藉由貼附複數個上部屏蔽板7而實現該構成，但藉由於例如第3接著劑6及上部屏蔽板7上鑽出孔亦可實現該構成。
接著，如圖38及圖39所示，藉由絕緣性樹脂9埋入基板1上之下部屏蔽板3、半導體晶片5及上部屏蔽板7，而形成區塊體10。接著，於該區塊體10形成於第2方向上延伸之第1槽1a。第1槽1a係設置於半導體晶片5之未連接接合線51之方向。另，在本實施形態中，第1槽1a雖形成為與第1實施形態相同，但亦可形成為與第3實施形態相同。
接著，如圖40及圖41所示，於第1槽1a形成側部屏蔽材料8。側部屏蔽材料8之形成可與第1實施形態或第3實施形態同樣地進行。
接著，如圖42及圖43所示，於各半導體晶片5之間，形成於第2方向上延伸之第2槽1b與於第1方向上延伸之第3槽1c，而將半導體裝置單片化。第2槽1b較第1槽1a寬度更窄。藉此，於以第2槽1b切斷區塊體10所獲得之半導體裝置中，殘留側部屏蔽材料8，而製造側部屏蔽材料8結合下部屏蔽板3及上部屏蔽板7之構成之半導體裝置。
又，第2槽1b通過形成於孔21及31之間之接觸部11之間。因此，第2槽1b不切斷接合線51。換言之，形成於孔21及31之間之接觸部11係以空出用以不被第2槽1b切斷之間隔而配置。
[其他實施形態之半導體裝置]
在上述第1、第2及第4實施形態中，藉由於第2方向上延伸之第1槽1a，於第1方向上分斷絕緣性樹脂9。然而，如圖44所示，亦可形成第1槽1a作為於第2方向上延伸之閉塞孔(凹部)。該情形時，可考慮調整絕緣性樹脂9之寬度及第1槽1a之寬度，如圖45所示，藉由第2槽1b及第3槽1c將半導體裝置單片化時，不會於半導體裝置中顯現該第1槽1a之起點及終點。
雖已說明本發明之幾個實施形態，但該等實施形態係作為例子 提示者，並非意圖限定發明之範圍。該等實施形態可以其他多種形態實施；在不脫離發明要旨之範圍內，可進行多種省略、替代及變更。該等實施形態或其變形係包含於發明之範圍，且包含於申請專利範圍所揭示之發明及其均等之範圍內者。
1‧‧‧基板
2‧‧‧第1接著劑
3‧‧‧下部屏蔽板
4‧‧‧第2接著劑
5‧‧‧半導體晶片
6‧‧‧第3接著劑
7‧‧‧上部屏蔽板
8‧‧‧側部屏蔽材料
9‧‧‧絕緣性樹脂
11‧‧‧接觸部
12‧‧‧接觸部
51‧‧‧接合線

Claims (4)

  1. 一種半導體裝置之製造方法，其特徵為：於形成有第1接觸部之基板上，以避開上述第1接觸部之方式，設置使用於第1方向上延伸之磁性體之下部屏蔽板；於上述下部屏蔽板上，以上述第1接觸部與上述第2接觸部對應之方式，於上述第1方向上以特定間隔配置具有第2接觸部之複數個半導體晶片；藉由連接材料電性連接上述第1接觸部與上述第2接觸部；於上述半導體晶片上，以避開上述第2接觸部及上述連接材料之方式配置使用於上述第1方向上延伸之磁性體之上部屏蔽板；利用樹脂密封上述下部屏蔽板、上述半導體晶片、上述連接材料及上述上部屏蔽板而形成區塊體；對所獲得之上述區塊體，以避開上述半導體晶片之方式形成於與上述第1方向交叉之第2方向上延伸之第1槽，而切斷上述下部屏蔽板及上述上部屏蔽板；於上述第1槽中形成使用連接上述下部屏蔽板與上述上部屏蔽板之磁性體之側部屏蔽材料；且以於上述第1方向上分離上述側部屏蔽材料之方式切斷上述區塊體，而將上述半導體晶片單片化。
  2. 如請求項1之半導體裝置之製造方法，其中藉由對上述第1槽填充含有磁性體之樹脂，而形成上述側部屏蔽材料。
  3. 如請求項1之半導體裝置之製造方法，其中藉由對上述第1槽實施使用磁性體之鍍敷，而形成上述側部屏蔽材料。
  4. 如請求項1之半導體裝置之製造方法，其中藉由於上述第1槽中 配置使用有磁性體之一對板狀體且於兩板狀體之間填充樹脂，而形成上述側部屏蔽材料。
TW102131838A 2013-09-04 2013-09-04 Manufacturing method of semiconductor device TWI529901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102131838A TWI529901B (zh) 2013-09-04 2013-09-04 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102131838A TWI529901B (zh) 2013-09-04 2013-09-04 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
TW201511211A TW201511211A (zh) 2015-03-16
TWI529901B true TWI529901B (zh) 2016-04-11

Family

ID=53186830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131838A TWI529901B (zh) 2013-09-04 2013-09-04 Manufacturing method of semiconductor device

Country Status (1)

Country Link
TW (1) TWI529901B (zh)

Also Published As

Publication number Publication date
TW201511211A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN206293443U (zh) 半导体器件
US9013890B2 (en) Semiconductor packages and methods for producing the same
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN103824819B (zh) 半导体装置及其制造方法
JP5279180B2 (ja) 半導体装置
US20130026657A1 (en) Semiconductor package and method of fabricating the same
CN102969446B (zh) 半导体芯片封装和方法
TW201523831A (zh) 半導體裝置
TW201523829A (zh) 半導體裝置及半導體裝置之製造方法
JP3173006U (ja) センサ素子
TW201448131A (zh) 配線基板
CN103515342A (zh) 封装结构及其形成方法
US10380016B2 (en) Semiconductor device including one or more semiconductor chips on a substrate
US20170287849A1 (en) Semiconductor device and method of manufacturing the same
JP6189444B2 (ja) 半導体装置及びその製造方法
US20160197045A1 (en) Semiconductor apparatus and manufacturing method for same
WO2015097979A1 (ja) 半導体装置
TWI529901B (zh) Manufacturing method of semiconductor device
US9281293B2 (en) Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
CN102420202B (zh) 半导体装置及其制造方法
KR101922870B1 (ko) 공통 모드 필터
JP6120964B2 (ja) 半導体装置およびその製造方法
KR102005381B1 (ko) 전자 장치
CN109148310B (zh) 包括堆叠的芯片的电子器件
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法