CN110783318A - 一种传感器封装结构以及电子设备 - Google Patents

Abstract

本发明公开了一种传感器封装结构以及电子设备，包括：外壳；封装基板，所述封装基板与所述外壳固定连接，所述外壳和所述封装基板一起包围形成容置腔；ASIC芯片，所述ASIC芯片嵌设在所述封装基板内；设置在所述封装基板上的两个屏蔽层，两个所述屏蔽层分别位于所述ASIC芯片的正上方和正下方，两个所述屏蔽层均接地。本发明的一个技术效果在于，通过设置屏蔽层，增强对ASIC芯片的屏蔽效果，提升了传感器的抗射频干扰能力。

Description

一种传感器封装结构以及电子设备

技术领域

本发明涉及声电转换技术领域，更具体地，涉及一种传感器封装结构以及电子设备。

背景技术

传感器能够感受到被测量的信息，并能将感受到的信息，按一定规律变换成为电信号或其他所需形式的信息输出，以满足信息的传输、处理、存储、显示、记录和控制等要求。

传感器从信息的感测到传递是从感应部感测，再将感测到的信息传递到ASIC芯片，再传出传感器。在整个过程中，ASIC芯片会受到不同的射频干扰和其他噪音干扰，会造成芯片处理的不准确。

在现有的传感器中，ASIC芯片一般固定在封装基板上，通过引线和感应部连接。这样ASIC芯片会受到不同部件发出的射频干扰，以及从感应部位置进入的光噪音的干扰。

因此，需要提供一种新的技术方案，以解决上述问题。

发明内容

本发明的一个目的是提供一种传感器封装结构以及电子设备的新技术方案。

根据本发明的第一方面，提供了一种传感器封装结构，包括：

外壳；

封装基板，所述封装基板与所述外壳固定连接，所述外壳和所述封装基板一起包围形成容置腔；

ASIC芯片，所述ASIC芯片嵌设在所述封装基板内；

设置在所述封装基板上的两个屏蔽层，两个所述屏蔽层分别位于所述ASIC芯片的正上方和正下方，两个所述屏蔽层均接地。

可选地，还包括多个设置在所述封装基板上的金属化通孔，所述金属化通孔将两个所述屏蔽层连通，多个所述金属化通孔分布在所述ASIC芯片的周边。

可选地，多个所述金属化通孔设置在所述ASIC芯片相对的两个侧边外。

可选地，两个所述屏蔽层中的至少一个设置在所述封装基板的表面上。

可选地，所述外壳为金属材质，所述外壳与所述封装基板固定连接，所述外壳接地。

可选地，所述外壳通过两个所述屏蔽层中的至少一个进行接地；或者

所述外壳通过两个所述屏蔽层以外的电路进行接地。

可选地，所述外壳包括第一外壳和套设在所述第一外壳外侧的第二外壳，所述第一外壳与所述第二外壳相间隔。

可选地，在所述第一外壳和所述第二外壳之间设置有芯层。

可选地，还包括设置在所述容置腔内的传感器芯片，在所述封装基板上设置有与所述传感器芯片连通的通孔，传感器芯片包括衬底和振膜，所述衬底的中部形成背腔，所述振膜固定在所述背腔的一端，所述衬底的另一端固定在所述封装基板上，所述振膜与所述ASIC芯片电连接。

可选地，还包括设置在所述容置腔内的传感器芯片，在所述封装基板上设置有与所述传感器芯片连通的通孔，传感器芯片包括衬底和振膜，所述衬底的中部形成背腔，所述振膜固定在所述背腔的一端，所述传感器芯片倒装在所述封装基板上，所述振膜通过设置在所述衬底上的焊盘与所述ASIC芯片电连接。

可选地，还包括设置在所述封装基板上的滤波器件，所述滤波器件与所述ASIC芯片连接。

可选地，所述屏蔽层为铜层。

根据本发明的另一方面，提供了一种电子设备，包括上述任一项的封装结构。

根据本公开的一个实施例，通过设置屏蔽层，增强对ASIC芯片的屏蔽效果，提升了传感器的抗射频干扰能力。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本公开一个实施例的封装结构的结构示意图。

图2是图1的俯视图。

图3是本公开一个实施例的封装结构的俯视图。

图4是本公开一个实施例的封装结构设置的两层外壳的结构示意图。

图5是本公开一个实施例的两层外壳间设置芯层的结构示意图。

图6是本公开一个实施例的封装结构振膜倒装的结构示意图。

图7是图6的俯视图。

图8是本公开一个实施例的设置有滤波器件的封装结构的结构示意图。

图中，1为封装基板，10为金属化通孔，103为通孔，2为外壳，201为第一外壳，202为第二外壳，203为芯层，3为屏蔽层，4为传感器芯片，401为背腔，402为振膜，403为衬底，404为焊盘，5为ASIC芯片，6为滤波器件，7为引线。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

根据本公开的一个实施例，提供了一种传感器封装结构，如图1所示，该封装结构包括：

外壳2；

封装基板1，所述封装基板1与所述外壳2固定连接，所述外壳2和所述封装基板1一起包围形成容置腔；

ASIC芯片5，所述ASIC芯片5嵌设在所述封装基板1内；

设置在所述封装基板1上的两个屏蔽层3，两个所述屏蔽层3分别位于所述ASIC芯片5的正上方和正下方，两个所述屏蔽层3均接地。

在该实施例中，传感器封装结构包括封装基板1和外壳2形成的容置腔，容置腔内用于传感器的元件。相比于现有的将ASIC芯片5固定在容置腔内的封装基板1上的方案，本实施例中将ASIC芯片5嵌设在了封装基板1内。通过封装基板1本身的包覆对ASIC芯片5形成了屏蔽的作用，减少了ASIC芯片5受到的辐射，提升了抗射频干扰能力。

ASIC芯片5嵌设在封装基板1内，这样将ASIC芯片5占用的空间转移到了封装基板1内。使ASIC芯片5不占用容置腔内的空间体积，使容置腔能够更好地发挥性能。例如，传感器为声传感器时，该例子中ASIC芯片5省出的空间能够使，容置腔更好地发挥声学性能，提升了传感器的声学性能。

ASIC芯片5在传感器内工作时，会有光噪声对ASIC芯片5造成干扰，影响灵敏度。将ASIC芯片5嵌设在封装基板1内，这样能够减少光噪声对ASIC芯片5的干扰，提高传感器的灵敏度。

在嵌入封装基板1的ASIC芯片5的正上方和正下方分别设置屏蔽层3。屏蔽层3从上、下两个方向对ASIC芯片5进行屏蔽，降低外界对ASIC芯片5的干扰。以提升传感器的抗射频干扰能力。

其中，两个屏蔽层3分别接地线，形成两个屏蔽层。屏蔽层3屏蔽的区域将ASIC芯片5完全覆盖着。这样能够有效地进行屏蔽。

在其他例子中，屏蔽层3的个数多于两个。这样能够在ASIC芯片5的上、下方向上形成多层屏蔽。这样能够提升传感器的抗射频干扰能力。

在一个例子中，两个所述屏蔽层3中的至少一个设置在所述封装基板1的表面上。

在该例子中，将至少一个屏蔽层3设置在封装基板1的表面上。这样的设置使屏蔽层3的加工安装工艺更加简单，更方便安装工艺的进行。

在一个实施例中，如图2,3所示，还包括多个设置在所述封装基板1上的金属化通孔10，所述金属化通孔10将两个所述屏蔽层3连通，多个所述金属化通孔10分布在所述ASIC芯片5的周边。

在该实施例中，多个金属化通孔10在ASIC芯片5的周边将两个的屏蔽层3连通。使屏蔽层3和金属化通孔10形成了对ASIC芯片5包围的屏蔽空间。这样对ASIC芯片5的屏蔽效果更好，能够提升传感器的抗射频干扰能力。

金属化通孔10连通后的屏蔽层3只需要对其中一个进行接地即可。

在一个例子中，如图2所示，多个所述金属化通孔10设置在所述ASIC芯片5相对的两个侧边外。这样对ASIC芯片5形成的屏蔽空间能够有效地对ASIC芯片5进行屏蔽。能够提升传感器的抗射频干扰能力。

在一个实施例中，如图1所示，所述外壳2为金属材质，所述外壳2与所述封装基板1固定连接，所述外壳2接地。

在该实施例中，金属材质的外壳2接地，外壳2接地后对ASIC芯片5形成了一层屏蔽，增加了对ASIC芯片5的屏蔽效果，能够提升传感器的抗射频干扰能力。

在其他例子中，所述外壳2通过两个所述屏蔽层3中的至少一个进行接地；这样外壳2在与自身接通的屏蔽层3的基础上，形成了另外一层屏蔽。这样能够对ASIC芯片5进行多层屏蔽。

或者所述外壳2通过两个所述屏蔽层3以外的电路进行接地。

外壳2通过屏蔽层3以外的电路接地后，形成的一层屏蔽，能够与屏蔽层3对不同的干扰信号进行屏蔽。这样也增加了对ASIC芯片5的屏蔽效果，提升了传感器的抗射频干扰能力。

在一个实施例中，如图4所示，所述外壳2包括第一外壳201和套设在所述第一外壳201外侧的第二外壳202，所述第一外壳201与所述第二外壳202相间隔。

在该实施例中，第一外壳201和第二外壳202在封装基板1上形成了两层壳体。并且，第一外壳201和第二外壳202间有间隔。即，第一外壳201和第二外壳202间不接触。形成双层屏蔽。

其中，第一外壳201和第二外壳202两者本身相间隔的前提下，可以通过一路接地线进行接地。通过接地实现双层屏蔽的作用。

也可以是，将第一外壳201和第二外壳202通过不同的接地线接地。分别接地后，第一外壳201和第二外壳202各自起到一层屏蔽作用。两者之间互不影响。这样能够更好地屏蔽不同的干扰信号。

在一个例子中，如图5所示，在所述第一外壳201和所述第二外壳202之间设置有芯层203。

在该实施例中，芯层203为不导电的材料，这样芯层203就能够将第一外壳201和第二外壳202分隔开。分隔后的第一壳体201和第二壳体202能够发挥双层屏蔽的效果。避免第一外壳201和第二外壳202之间形成通路后只能发挥一层屏蔽的效果。

第一外壳201和第二外壳202的设置增加了对ASIC芯片5的屏蔽效果，提高了ASIC芯片5处理信号的灵敏度。

在一个实施例中，如图1所示，还包括设置在所述容置腔内的传感器芯片4，在所述封装基板1上设置有与所述传感器芯片4连通的通孔103，传感器芯片4包括衬底403和振膜402，所述衬底403的中部形成背腔401，所述振膜402固定在所述背腔401的一端，所述衬底403的另一端固定在所述封装基板1上，所述振膜402与所述ASIC芯片5电连接。

在该实施例中，传感器芯片4作为传感器的感应部件，用于感应对应的信号。信号从通孔103中进入，作用在振膜402上，振膜402将接收到的信号从衬底403上的引线7传输至ASIC芯片5以进行处理。

嵌入的ASIC芯片5上、下方向设置有屏蔽层3，对ASIC芯片5形成了良好的屏蔽作用。这样ASIC芯片5在处理从传感器芯片4传来的信息时，能够保障处理的准确性和灵敏度。

在一个实施例中，如图6，7所示，该传感器封装结构还包括设置在所述容置腔内的传感器芯片4，在所述封装基板1上设置有与所述传感器芯片4连通的通孔103，传感器芯片4包括衬底403和振膜402，所述衬底403的中部形成背腔401，所述振膜402固定在所述背腔401的一端，所述传感器芯片4倒装在所述封装基板1上，所述振膜402通过设置在所述衬底403上的焊盘404与所述ASIC芯片5电连接。

在该实施例中，倒装在封装基板1上的传感器芯片4接收外界信号。倒装的传感器芯片4上的振膜402紧挨通孔103的一端。

在传感器工作时，接收的信号需要从通孔103进入到背腔401内，被传感器芯片4接收。同时，通孔103内会有光辐射进入，进入的光会对ASIC芯片5产生光噪声干扰。

倒装的传感器芯片4中的振膜402紧挨通孔103位于背腔401的一端，能够阻挡光辐射进入容置腔内，避免对ASIC芯片5产生光噪声。因此能够提高传感器对光噪声的抵抗能力。

其中，振膜402是固定在衬底403的固定在封装基板1上的一端。这样振膜402不需要接引线7与ASIC芯片5进行电连接。振膜402通过焊盘404与ASIC芯片5连接进行电连接，焊盘404连接ASIC芯片5连接的电路埋在封装基板1中。即，容置腔内不需要设置引线7。这样能够避免引线7在对ASIC芯片5产生的干扰。同样提高了传感器抗射频干扰的能力。

在一个实施例中，如图8所示，该传感器封装结构还包括设置在所述封装基板1上的滤波器件6，所述滤波器件6与所述ASIC芯片5连接。

在该实施例中，在封装基板1上设置了滤波器件6，滤波器件6与ASIC芯片5连接。滤波器件6能够过滤电磁波，ASIC芯片5的传入和传出电路中的电磁波会对ASIC芯片5产生干扰。该例子中设置的滤波器件6就能够过滤掉电路产生的干扰电磁波。

其中，滤波器件6可以连接在传入ASIC芯片5的电路中，对进入的电路进行滤波。

也可以是连接在传出ASIC芯片5的电路中，对传出的电路进行滤波。

还可以是在传入和传出的电路上均设置滤波器件6，对传入和传出的电路进行滤波。以减少电磁波对ASIC芯片5的干扰。

在一个实施例中，所述屏蔽层3为铜层。

屏蔽层3为铜层，具有更优的导电性，接地后使屏蔽层3能够产生更好的屏蔽作用。

屏蔽层3还可以是其他的金属材料，或者是，导电橡胶、导电泡棉、吸波材料等能够起到屏蔽作用的材料。

根据本公开的一个实施例，提供了一种电子设备，该电子设备包括上述的封装结构。

在该实施例中，在电子设备中设置上述的传感器封装结构。能够提升该电子设备的抗射频干扰能力。以及使该电子设备具有上述传感器封装结构的上述其他优点。

该电子设备可以是手机、笔记本电脑、平板电脑、VR设备以及智能穿戴设备等各种类型的电子产品。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种传感器封装结构，其特征在于，包括：

外壳；

封装基板，所述封装基板与所述外壳固定连接，所述外壳和所述封装基板一起包围形成容置腔；

ASIC芯片，所述ASIC芯片嵌设在所述封装基板内；

设置在所述封装基板上的两个屏蔽层，两个所述屏蔽层分别位于所述ASIC芯片的正上方和正下方，两个所述屏蔽层均接地。

2.根据权利要求1所述的封装结构，其特征在于，还包括多个设置在所述封装基板上的金属化通孔，所述金属化通孔将两个所述屏蔽层连通，多个所述金属化通孔分布在所述ASIC芯片的周边。

3.根据权利要求2所述的封装结构，其特征在于，多个所述金属化通孔设置在所述ASIC芯片相对的两个侧边外。

4.根据权利要求1所述的封装结构，其特征在于，两个所述屏蔽层中的至少一个设置在所述封装基板的表面上。

5.根据权利要求1所述的封装结构，其特征在于，所述外壳为金属材质，所述外壳与所述封装基板固定连接，所述外壳接地。

6.根据权利要求5所述的封装结构，其特征在于，所述外壳通过两个所述屏蔽层中的至少一个进行接地；或者

所述外壳通过两个所述屏蔽层以外的电路进行接地。

7.根据权利要求5或6所述的封装结构，其特征在于，所述外壳包括第一外壳和套设在所述第一外壳外侧的第二外壳，所述第一外壳与所述第二外壳相间隔。

8.根据权利要求7所述的封装结构，其特征在于，在所述第一外壳和所述第二外壳之间设置有芯层。

9.根据权利要求1所述的封装结构，还包括设置在所述容置腔内的传感器芯片，在所述封装基板上设置有与所述传感器芯片连通的通孔，其特征在于，传感器芯片包括衬底和振膜，所述衬底的中部形成背腔，所述振膜固定在所述背腔的一端，所述衬底的另一端固定在所述封装基板上，所述振膜与所述ASIC芯片电连接。

10.根据权利要求1所述的封装结构，还包括设置在所述容置腔内的传感器芯片，在所述封装基板上设置有与所述传感器芯片连通的通孔，其特征在于，传感器芯片包括衬底和振膜，所述衬底的中部形成背腔，所述振膜固定在所述背腔的一端，所述传感器芯片倒装在所述封装基板上，所述振膜通过设置在所述衬底上的焊盘与所述ASIC芯片电连接。

11.根据权利要求1所述的封装结构，其特征在于，还包括设置在所述封装基板上的滤波器件，所述滤波器件与所述ASIC芯片连接。

12.根据权利要求1所述的封装结构，其特征在于，所述屏蔽层为铜层。

13.一种电子设备，其特征在于，包括权利要求1-12任一项所述的封装结构。

Images