TWI585934B - 低外廓、具空間效率之電路屏蔽 - Google Patents

Description

低外廓、具空間效率之電路屏蔽

所描述實施例大體係關於屏蔽電組件，且更特定言之係關於低外廓、具空間效率之電屏蔽。

電磁干擾(EMI)信號可不利地影響電裝置之效能及功能。一些電裝置可對來自其他裝置之輻射EMI信號敏感。舉例而言，低雜訊放大器可向輸入信號提供大增益；然而，該放大器之效能可由於放大器輸入上存在干擾EMI信號而受到負面影響。EMI信號可引起失真或以其他方式引起敏感輸入區段中之錯誤，且結果，放大器之輸出可變得失真。為保護電裝置免於接收無意之EMI輻射，通常藉由政府機構來調節所發射電磁干擾之強度。

用以控制EMI信號之發射及接收兩者之普通裝置為用以覆蓋電組件之金屬屏蔽。該屏蔽保護敏感電零件免於接收雜散EMI信號，且亦可限制EMI信號之輻射。屏蔽藉由為EMI信號提供低阻抗通路而起作用。屏蔽通常由金屬(諸如，鋼)建構，或在一些情況下，可用絕緣體(諸如，塑膠)之上之導電漆來建構。

如所述，傳統屏蔽實施覆蓋一或多個電組件。不幸地，傳統屏蔽實施可增加支撐基板(諸如，印刷電路板(PCB))上所使用之面積。增加之面積可至少部分地歸因於在受保護組件與屏蔽之間通常使用之氣隙。氣隙可容易將屏蔽組裝及安裝於支撐基板上。隨著產品設計被 驅使為較小，諸如印刷電路板之相關模組的面積亦被驅使為較小。因此，需要減小用以支撐屏蔽實施所需之面積，尤其是在諸如PCB之支撐基板上。

因此，需要用於在支撐基板上使用之用以衰減干擾電信號的具空間效率之屏蔽總成。

100‧‧‧小外觀尺寸屏蔽系統

101‧‧‧屏蔽

102‧‧‧積體電路

104‧‧‧基質

106‧‧‧襯墊

110‧‧‧基板

120‧‧‧屏蔽頂部

122‧‧‧屏蔽底部

124‧‧‧屏蔽邊緣鍍層

130‧‧‧端子

132‧‧‧雷射通孔

134‧‧‧凸塊

200‧‧‧小外觀尺寸屏蔽系統

201‧‧‧屏蔽

202‧‧‧通孔

300‧‧‧小外觀尺寸屏蔽系統

301‧‧‧屏蔽

302‧‧‧專用凸塊

304‧‧‧襯墊

400‧‧‧小外觀尺寸屏蔽系統

401‧‧‧屏蔽

500‧‧‧小外觀尺寸屏蔽系統

501‧‧‧屏蔽

502‧‧‧被動組件

600‧‧‧小外觀尺寸屏蔽系統

601‧‧‧屏蔽

800‧‧‧低外廓屏蔽系統

801‧‧‧屏蔽

803‧‧‧撓曲電路

900‧‧‧低外廓屏蔽總成

901‧‧‧屏蔽

910‧‧‧繞徑區域

912‧‧‧邊緣鍍層

914‧‧‧低外廓屏蔽系統/屏蔽

934‧‧‧襯墊

936‧‧‧雷射通孔

940‧‧‧電路板

942‧‧‧焊球

950‧‧‧區域

1000‧‧‧低外廓屏蔽總成

1006‧‧‧倒角

1008‧‧‧針腳A1指示器

1014‧‧‧屏蔽系統

所描述實施例及其優點可藉由結合隨附圖式參考以下描述而得以最好地理解。此等圖式絕不限制在形式及細節上之任何改變，該等改變可藉由熟習此項技術者在不脫離所描述實施例之精神及範疇的情況下對所描述實施例進行。

圖1為小外觀尺寸屏蔽系統之一項實施例之簡化圖。

圖2為小外觀尺寸屏蔽系統之另一實施例之簡化圖。

圖3為小外觀尺寸屏蔽系統之又一實施例之簡化圖。

圖4為小外觀尺寸屏蔽系統之再一實施例之簡化圖。

圖5為小外觀尺寸屏蔽系統之另一實施例之簡化圖。

圖6為小外觀尺寸屏蔽系統之又一實施例之簡化圖。

圖7為用於形成低外廓、具空間效率之EMI屏蔽之方法步驟的流程圖。

圖8為支撐撓曲電路之低外廓屏蔽系統之圖。

圖9A、圖9B及圖9C說明低外廓屏蔽總成之三個視圖。

圖10說明低外廓屏蔽總成之另一實施例。

圖11為用於形成屏蔽系統之方法步驟的流程圖。

在此章節中描述根據本申請案之方法及設備的代表性應用。提供此等實例僅用來添加上下文且幫助理解所描述實施例。熟習此項技術者由此將顯而易見，可在無此等特定細節中之一些或全部的情況下 實踐所描述實施例。在其他情況下，尚未詳細描述熟知的處理程序步驟，以便避免不必要地混淆所描述實施例。其他應用係可能的，使得以下實例不應被視為限制性的。

在以下詳細描述中，參看形成該描述之一部分的隨附圖式，且在該等隨附圖式中藉由說明來展示根據所描述實施例之特定實施例。儘管足夠詳細地描述此等實施例以使熟習此項技術者能夠實踐所描述實施例，但應理解，此等實例並非限制性的；使得可使用其他實施例，且可在不脫離所描述實施例之精神及範疇的情況下進行改變。

廣泛實踐屏蔽技術來控制不合需要之電磁干擾(EMI)的效應。屏蔽可用以不僅保護敏感組件免於吸收不合需要之EMI，而且可用以防止EMI信號之無意發射。然而，傳統屏蔽技術可為大體積的，且可由於在諸如印刷電路板之安裝基板上需要過多面積而強加設計約束。

揭示一種低外廓、具空間效率之整合式屏蔽解決方案。在一項實施例中，藉由在積體電路周圍形成屏蔽之頂部金屬層及底部金屬層以及邊緣鍍層圍繞積體電路。在一項實施例中，屏蔽可耦接至與積體電路共用之信號。在另一實施例中，屏蔽可與積體電路隔離。舉例而言，屏蔽可耦接至信號，該信號與耦接至積體電路之信號分離。在某些實施例中，單獨信號為接地信號。在又一實施例中，邊緣鍍層可用通孔替換，該等通孔既耦接頂部金屬層與底部金屬層且亦充當邊緣屏蔽。在再一實施例中，被動組件可與積體電路一起包括在屏蔽內。

圖1為根據說明書之一項實施例小外觀尺寸屏蔽系統100之簡化圖。屏蔽系統100可包括積體電路102及基板110。基板110可為印刷電路板、撓曲電路或其他技術上可行之材料。在一項實施例中，積體電路102可嵌入於諸如樹脂、玻璃纖維、環氧樹脂或其他絕緣材料之合適的基質104內。在一項實施例中，積體電路102可為球狀柵格陣列、CSP、PLCC或其他可行之積體電路封裝。

積體電路102或積體電路102與基質104之組合可用屏蔽有效地包覆。在一項實施例中，屏蔽101可包括屏蔽頂部120、屏蔽底部122及屏蔽邊緣鍍層124。屏蔽101可由諸如銅、鋁、鋼或其他合適材料之薄的金屬箔形成。藉由將屏蔽101直接附著至積體電路102(或積體電路102與基質104組合)，因為屏蔽101與積體電路102之組合無需需要與積體電路102單獨相比多得多的表面積，所以可在基板110上節省大面積。在一些實施例中，屏蔽101可由金屬箔形成，僅幾微米厚。舉例而言，箔厚度可介於10微米至100微米。不同之箔厚度可衰減不同之EMI頻率。在一項實施例中，可選擇箔厚度來降低特定目標頻率。在另一實施例中，可選擇箔厚度以增加或減少EMI衰減之量。

積體電路102信號可經由端子130、雷射通孔132及凸塊134來耦接。在一項實施例中，雷射通孔132係在屏蔽101形成之前形成。亦即，形成屏蔽101以使其在其中具有開口，該等開口對應於雷射通孔132之位置。在一項實施例中，凸塊134可為球、焊球，或允許將信號耦接至襯墊106之其他合適的特徵。在一項實施例中，屏蔽101可耦接至與積體電路102共同共用之一或多個凸塊134。以此方式，當凸塊134耦接至接地時，則屏蔽101亦耦接至接地。此配置可減少或消除對專用襯墊的需要，該等專用襯墊被需要用來支援屏蔽信號耦接。在一項實施例中，屏蔽101可用作用於諸如撓曲電路之其他組件的接觸點或支撐點。舉例而言，當屏蔽101耦接至接地時，則單獨撓曲電路可將撓曲電路接地信號耦接至屏蔽101。

圖2為根據說明書之小外觀尺寸屏蔽系統200之另一實施例的簡化圖。類似於圖1，此實施例在安裝於基板110上之基質104內包括積體電路102。屏蔽頂部120及屏蔽底部122可安置於基質104上方及下方，且與基質104接觸。通孔202可將屏蔽頂部120耦接至屏蔽底部122。通孔202可置放於積體電路102周邊周圍，且替換對邊緣鍍層124 之需要。因此，屏蔽201可包括屏蔽頂部120、屏蔽底部122及通孔202。屏蔽201可耦接至如圖1中所描述之凸塊134，以將屏蔽201連接至已由積體電路102使用的接地信號。在一項實施例中，類似於印刷電路板設計，基質104可支撐兩個或兩個以上子層。通孔202可經垂直堆疊，以經由基質104內之子層將屏蔽頂部120耦接至屏蔽底部122。

圖3為根據說明書之小外觀尺寸屏蔽系統300之又一實施例的簡化圖。屏蔽系統300包括如上文在圖2中所描述之積體電路102及基板110。屏蔽301可包括屏蔽頂部120、屏蔽底部122及邊緣鍍層124。在此實施例中，屏蔽301可相對於可耦接至積體電路102之其他信號而隔離。如所示，屏蔽301可耦接至專用凸塊302。又，凸塊302可經由基板110上之襯墊304而耦接至信號。此傳訊配置使得屏蔽301能夠耦接至相對於積體電路102之隔離信號。舉例而言，積體電路可使用諸如類比接地之局部電壓參考，而屏蔽301可耦接至諸如數位接地之不同信號。

圖4為根據說明書之小外觀尺寸屏蔽系統400之再一實施例的簡化圖。屏蔽系統400可包括如上文所描述之積體電路102及基板110。再次將屏蔽頂部120及屏蔽底部122置放於積體電路102上方及下方。在此實施例中，替代於使用邊緣鍍層124，使用通孔202來將屏蔽頂部120耦接至屏蔽底部122。因此，屏蔽401可包括屏蔽頂部120、屏蔽底部122及通孔202。如圖3中所描述，屏蔽401可相對於可耦接至積體電路102之其他信號而隔離。因此，屏蔽401可耦接至相對於積體電路102之隔離信號。

圖5為根據說明書之小外觀尺寸屏蔽系統500之另一實施例的簡化圖。屏蔽系統500包括積體電路102及基板110。屏蔽501可包括屏蔽頂部120、屏蔽底部122及邊緣鍍層124。在此實施例中，屏蔽501所圍封之體積可相對於積體電路102之大小而增加。體積之增加可支援亦 可嵌入於基質104中之一或多個被動組件502。被動組件可為電阻器、電容器、電感器或其類似者。在一項實施例中，信號可耦接於積體電路102與被動組件502之間。舉例而言，被動組件502可為可耦接至積體電路102之匯流排終端電阻器。在一項實施例中，屏蔽501可與去往或來自積體電路102之其他信號隔離，如圖3中所描述。在另一實施例中，屏蔽501可耦接至可與積體電路102共用之凸塊134。

圖6為根據說明書之小外觀尺寸屏蔽系統600之又一實施例的簡化圖。屏蔽601可包括屏蔽頂部120、屏蔽底部122及通孔202。可增加屏蔽601所圍封之體積及基質104之體積，以允許一或多個被動組件502與積體電路102一起嵌入。在一項實施例中，屏蔽601可與去往或來自積體電路102之其他信號隔離。在另一實施例中，屏蔽601可耦接至去往或來自積體電路102之至少一信號。在一項實施例中，信號可耦接於被動組件502與積體電路102之間。

圖7為用於形成低外廓、具空間效率之EMI屏蔽之方法步驟700的流程圖。熟習此項技術者將瞭解，以任何次序執行以下步驟之任何系統係在所揭示方法步驟的範疇內。該方法在步驟702中開始，在步驟702中獲得積體電路102。在一項實施例中，積體電路102可包括焊料凸塊。在其他實施例中，積體電路102可包括焊球或其他類似特徵。在步驟704中，獲得用於EMI屏蔽之金屬組件。在一項實施例中，金屬組件可包括屏蔽頂部120及屏蔽底部122以及可獲得之邊緣鍍層124。在步驟706中，將金屬組件附著至積體電路102。在一項實施例中，積體電路102可嵌入於基質104內；因此，金屬組件可附著至基質104。在步驟708中，可將金屬組件耦接在一起以形成EMI屏蔽，且該方法結束。

圖8為支撐撓曲電路之低外廓屏蔽系統800之圖。屏蔽801可包括屏蔽頂部120、屏蔽底部122及邊緣鍍層124。屏蔽801可耦接至凸塊 134。凸塊134可經由襯墊106耦接至信號，藉此將屏蔽801耦接至襯墊106上之信號。在一項實施例中，襯墊106上之信號可為接地信號，由此屏蔽801可耦接至接地信號。撓曲電路803可經組態以將至少一信號耦接至屏蔽801。在一項實施例中，撓曲電路803可安置於屏蔽801上，且與屏蔽801直接接觸。在一項實施例中，撓曲電路803可用導電黏接劑附著至屏蔽801，從而將撓曲電路803內之暴露跡線或電線耦接至屏蔽801。在一項實施例中，當屏蔽801耦接至接地時，撓曲電路803中之一或多個信號亦可耦接至接地。舉例而言，撓曲電路可包括可經由屏蔽801而耦接至接地之接地平面。

圖9A及圖9B說明低外廓屏蔽總成900之兩個視圖。圖9A自俯視圖展示總成900。在此實施例中，積體電路102嵌入於基質104中，以形成低外廓屏蔽系統914。然而，基質104之初始大小可大於屏蔽系統914之成品尺寸。屏蔽系統914可包括由屏蔽901圍繞之嵌入式積體電路102，屏蔽901可包括邊緣鍍層912及屏蔽頂部120及屏蔽底部(未圖示)。在一項實施例中，基質104可充當用於積體電路102及屏蔽901之載體。由此組態之基質104可實現屏蔽系統914之較容易組裝、處置及製造。

在一項實施例中，屏蔽頂部120可接收焊料遮罩。焊料遮罩可尤其隨著屏蔽系統914可經由流動或回流焊接技術附著至電路板而抵抗焊接。在另一實施例中，屏蔽頂部120之至少一部分可無焊料遮罩，以允許附著散熱片、熱管或其他導熱解決方案。在一項實施例中，基質104可在積體電路102之上於區域950中最小化，以幫助增加自積體電路102之熱傳送。

圖9A亦展示用於將信號耦接至積體電路102及屏蔽901之襯墊934。襯墊934可經由雷射通孔936將信號耦接至積體電路102。在一項實施例中，屏蔽系統914可包括30個襯墊。其他實施例可包括如可需 要用以支撐積體電路102之更多或更少凸塊。注意，屏蔽底部122可存在於襯墊934之間，以增強屏蔽901效能。基質104可包括繞徑區域910。繞徑區域910可使得邊緣鍍層912能夠被塗覆，而屏蔽系統914仍安裝於基質104中(充當載體)。可用繞徑器、雷射鑽孔或用任何其他技術上可行之方法形成繞徑區域910。邊緣鍍層912可經由繞徑區域910而塗覆，且可耦接屏蔽頂部120與屏蔽底部122以形成屏蔽901。在一項實施例中，為使屏蔽系統914與基質104之過量部分分離，可在屏蔽系統914之周邊周圍劃線。在另一實施例中，屏蔽系統914可用雷射或任何其他類似方法與基質104之過量部分分離。

圖9B展示總成900之側視圖。積體電路102嵌入於基質104中，且有效地由屏蔽901圍繞。如所示，屏蔽901可包括屏蔽頂部120、屏蔽底部122，及如經由繞徑區域910所塗覆之邊緣鍍層912。襯墊934可將信號耦接至積體電路102。圖9B亦展示基質104超出屏蔽901之外的過量部分。舉例而言，可在將屏蔽系統914安裝至電路板上之前移除基質104之此等部分。其他實施例可包括不同之積體電路102高度及不同之屏蔽系統914高度。在一項實施例中，屏蔽914可與積體電路102共用信號，諸如接地信號。早先結合圖1描述了此配置。在另一實施例中，屏蔽914可與積體電路102所使用之信號隔離，且耦接至諸如機殼接地(chassis ground)之獨立信號。早先結合圖3描述了此配置。

圖9C說明在移除基質104之過量部分之後的圖9A及圖9b之總成900的側視圖。可使用任何合適的方法來移除基質104之過量部分。在一項實施例中，使用繞徑器來將基質104之過量部分繞徑遠離屏蔽系統914。在另一實施例中，在屏蔽系統914附近對基質104之過量部分進行劃線且其隨後折斷。在其他實施例中，使用雷射切割裝置來切掉基質104之過量部分。舉例而言，在移除基質104之過量部分之後，可將屏蔽系統914安裝至電路板940上。電路板940可為印刷電路板、撓 曲電路或其他合適的結構。焊球942可與襯墊934對準，使得信號可自電路板940耦接至積體電路102。

圖10說明低外廓屏蔽總成1000之另一實施例。在此實施例中，屏蔽系統1014可包括嵌入於基質104中之積體電路102。與圖9中之屏蔽系統914對比，屏蔽系統1014之轉角可為45度倒角1006。倒角1006可幫助增加如下其他組件的量：可沿著側部屏蔽系統1014安裝於電路板上。在積體電路102嵌入於基質104中之後且在屏蔽901經形成及附著之後，可形成倒角1006以作為稍後步驟。在一項實施例中，可藉由繞徑器形成倒角1006。在另一實施例中，倒角1006可藉由對基質104劃線以實現容易分離而形成。在再一實施例中，可藉由雷射切割裝置而形成倒角1006。

襯墊934處於屏蔽系統1014之遠側上(如在圖9A中)，且在此處用虛線展示。舉例而言，針腳A1指示器1008可應用於屏蔽系統1014之近側(且在襯墊A1之上)，且可幫助定向屏蔽系統1014以用於恰當組裝至電路板上。

圖11為用於形成屏蔽系統914之方法步驟1100的流程圖。該方法在步驟1102中開始，在步驟1102中獲得積體電路102。在步驟1104中，將積體電路102嵌入於基質104中。在一項實施例中，基質104可大於屏蔽系統914之成品尺寸。步驟1104可包括將繞徑區域910形成至基質104中。在步驟1105中，可形成屏蔽901以使其圍繞積體電路102。在一項實施例中，屏蔽901可包括屏蔽頂部120、屏蔽底部122，及經由繞徑區域910所塗覆之邊緣鍍層912。在步驟1106中，可將襯墊934附著至基質104以將信號耦接至積體電路102。在一項實施例中，可形成雷射通孔以幫助將來自積體電路102之信號耦接至襯墊934。在步驟1108中，可優先將焊料遮罩塗覆至屏蔽頂部120。在一項實施例中，可使屏蔽頂部120之多個部分無焊料遮罩，以實現散熱片、熱管 或其他相似導熱裝置之附著。在步驟1110中，可移除過量的基質104。在一項實施例中，過量的基質104可為基質104延伸超出屏蔽系統914之成品尺寸的部分。

用於解釋目的之前述描述使用特定命名法來提供對所描述實施例之透徹理解。然而，熟習此項技術者將顯而易見，不需要特定細節來實踐所描述實施例。因此，出於說明及描述目的來呈現特定實施例之前述描述。前述描述不欲為詳盡的或將所描述實施例限於所揭示之精確形式。一般熟習此項技術者將顯而易見，鑒於以上教示，許多修改及變化係可能的。

100‧‧‧小外觀尺寸屏蔽系統

101‧‧‧屏蔽

102‧‧‧積體電路

104‧‧‧基質

106‧‧‧襯墊

110‧‧‧基板

120‧‧‧屏蔽頂部

122‧‧‧屏蔽底部

124‧‧‧屏蔽邊緣鍍層

130‧‧‧端子

132‧‧‧雷射通孔

134‧‧‧凸塊

Claims (22)

1. 一種小外觀尺寸屏蔽裝置，其包含：一積體電路總成，該積體電路總成包含：一積體電路，該積體電路包含複數個導電接觸襯墊，及一基質，該基質由絕緣材料形成且經組態以用於完全囊封該積體電路；一保形電磁干擾(EMI)屏蔽，其由直接包覆在該積體電路總成之至少一頂部部分及一底部部分周圍的一可撓性導體形成，且經組態以與該積體電路總成之該頂部部分及該底部部分的一形狀一致，使得包含該保形EMI屏蔽及該積體電路總成之該經包覆積體電路總成係實質上與單獨該積體電路總成具有相同大小，其中該保形EMI屏蔽電耦接至該複數個導電接觸襯墊中之至少一接地導電接觸襯墊，藉此消除對用以支援屏蔽信號耦接之一專用接觸襯墊的一需要；一可撓性電路，其與該保形EMI屏蔽耦接並包含若干彼此分開且獨立的導電性通路，該等導電性通路中之至少一者與該保形EMI屏蔽電性地耦接並經由該保形EMI屏蔽接地；及複數個通孔(vias)，其環繞該積體電路之一周邊而配置，該等通孔中之每一者自該基質之頂部部分延伸至該基質之底部部分，藉此將該保形EMI屏蔽之一頂部部分電性地耦接至該保形EMI屏蔽之一底部部分，該保形EMI屏蔽之該底部部分係沿著該基質之該底部部分而配置。
2. 如請求項1之小外觀尺寸屏蔽裝置，其中該複數個通孔協作以防止EMI離開該積體電路總成之未經屏蔽的側邊部分。
3. 如請求項2之小外觀尺寸屏蔽裝置，其中該至少一通孔係藉由一 雷射而形成。
4. 如請求項1之小外觀尺寸屏蔽裝置，其進一步包含一導電邊緣鍍層，該導電邊緣鍍層使該保形EMI屏蔽之該頂部部分及該底部部分彼此耦接。
5. 如請求項1之小外觀尺寸屏蔽裝置，其中該保形EMI屏蔽與該積體電路電耦接。
6. 如請求項1之小外觀尺寸屏蔽裝置，其中該保形EMI屏蔽與該積體電路電隔離。
7. 如請求項1之小外觀尺寸屏蔽裝置，其進一步包含與該保形EMI屏蔽嵌入於該基質中之至少一被動組件。
8. 如請求項7之小外觀尺寸屏蔽裝置，其中該至少一被動組件為一電阻器、一電容器或一電感器中之一者。
9. 如請求項1之小外觀尺寸屏蔽裝置，其中該基質延伸超出包含該保形EMI屏蔽及該積體電路總成之該經包覆積體電路總成。
10. 一種形成一小外觀尺寸屏蔽裝置之方法，其包含：將一積體電路嵌入於一基質中，該積體電路上具有複數個導電接觸襯墊且該基質包含絕緣材料；在該基質中形成對應於該複數個導電接觸襯墊之複數個通孔，使得該複數個通孔允許往來該積體電路之電連通；在該積體電路之周邊的周圍於該基質中形成多個金屬填充通孔；藉由在該嵌入式積體電路之至少一頂部部分及一底部部分周圍直接包覆一可撓性導體而產生一保形EMI屏蔽，其中該保形EMI屏蔽電耦接至該複數個導電接觸襯墊中之至少一接地導電接觸襯墊，且其中該等金屬填充通孔將該保形EMI屏蔽之頂部部分及底部部分彼此電耦接；及 將一可撓性電路與該保形EMI屏蔽耦接，該可撓性電路包含若干彼此分開且獨立的導電性通路，該等導電性通路中之至少一者與該保形EMI屏蔽電性地耦接並經由該保形EMI屏蔽接地。
11. 如請求項10之方法，其進一步包含形成一導電邊緣鍍層，該導電邊緣鍍層使該保形EMI屏蔽之該頂部部分及該底部部分彼此耦接。
12. 如請求項10之方法，其中該保形EMI屏蔽與該積體電路電耦接。
13. 如請求項10之方法，其中該保形EMI屏蔽與該積體電路電隔離。
14. 如請求項10之方法，其進一步包含將至少一被動組件與該保形EMI屏蔽嵌入於該基質中。
15. 如請求項14之方法，其中該至少一被動組件為一電阻器、一電容器或一電感器中之一者。
16. 如請求項10之方法，其中該基質延伸超出包含該保形EMI屏蔽及該積體電路總成之該經包覆積體電路總成。
17. 如請求項10之方法，其進一步包含將該複數個通孔中之至少一者電耦接至一電子總成上之複數個接點中的至少一者。
18. 如請求項17之方法，其中該電子總成為一印刷電路板或一撓曲電路中之一者。
19. 如請求項17之方法，其中該保形EMI屏蔽形成為其中具有開口，該等開口對應於該複數個通孔之位置。
20. 一種小外觀尺寸屏蔽系統，其包含：一積體電路總成，其包含具有複數個導電接觸襯墊之一積體電路及一基質，該基質係由絕緣材料形成且經組態以用於完全囊封該積體電路；一保形EMI屏蔽，其由直接包覆在該積體電路總成之至少一頂部部分及一底部部分的周圍的一可撓性導體形成，且經組態以 與該積體電路總成之該頂部部分及該底部部分的一形狀一致，其中該保形EMI屏蔽電耦接至該複數個導電接觸襯墊中之至少一接地導電接觸襯墊；一可撓性電路，其與該保形EMI屏蔽耦接並包含若干彼此分開且獨立的導電性通路，該等導電性通路中之至少一者與該保形EMI屏蔽電性地耦接並經由該保形EMI屏蔽接地；該基質中之複數個導電通孔，其與該複數個導電接觸襯墊耦接且對應於該複數個導電接觸襯墊，使得該複數個通孔允許往來該積體電路之連通；多個金屬填充通孔，其延伸通過該基質且配置於該積體電路之周邊的周圍，該等金屬填充通孔將該保形EMI屏蔽之頂部部分及底部部分彼此耦接；及一電子總成，其包含複數個接點及一基板，其中該複數個導電通孔中之至少一者耦接至該複數個接點中的至少一者。
21. 如請求項20之小外觀尺寸屏蔽系統，其進一步包含一導電邊緣鍍層，該導電邊緣鍍層使該保形EMI屏蔽之該頂部部分及該底部部分彼此耦接。
22. 如請求項20之小外觀尺寸屏蔽系統，其中該電子總成為一印刷電路板或一撓曲電路中之一者，且其中該電子總成係藉由該等導電通孔耦接至該EMI屏蔽。