KR101676934B1 - 낮은 프로파일의 공간 효율적인 회로 쉴드 - Google Patents

낮은 프로파일의 공간 효율적인 회로 쉴드 Download PDF

Info

Publication number
KR101676934B1
KR101676934B1 KR1020147026583A KR20147026583A KR101676934B1 KR 101676934 B1 KR101676934 B1 KR 101676934B1 KR 1020147026583 A KR1020147026583 A KR 1020147026583A KR 20147026583 A KR20147026583 A KR 20147026583A KR 101676934 B1 KR101676934 B1 KR 101676934B1
Authority
KR
South Korea
Prior art keywords
shield
integrated circuit
conforming
matrix
emi shield
Prior art date
Application number
KR1020147026583A
Other languages
English (en)
Other versions
KR20140129259A (ko
Inventor
숀 엑스. 아놀드
스콧 피. 멀린스
제프리 엠. 토마
람 찬드라세카르
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20140129259A publication Critical patent/KR20140129259A/ko
Application granted granted Critical
Publication of KR101676934B1 publication Critical patent/KR101676934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

낮은 프로파일의 공간 효율적인 회로 쉴드가 개시된다. 쉴드는 집적 회로의 상부 및 하부에 배치되는 상부 금속층 및 저부 금속층을 포함한다. 일 실시예에서 쉴드는 집적 회로의 에지를 둘러싸고 상부 금속층과 저부 금속층을 함께 연결하도록 배열되는 에지 플레이팅을 포함할 수 있다. 다른 실시예에서, 쉴드는 집적 회로의 에지를 둘러싸고 상부 금속층과 저부 금속층을 함께 연결하도록 배열되는 관통 비아를 포함할 수 있다. 또 다른 실시예에서, 수동 컴포넌트들이 쉴드 내에서 집적 회로에 인접하게 배치될 수 있다.

Description

낮은 프로파일의 공간 효율적인 회로 쉴드{LOW PROFILE, SPACE EFFICIENT CIRCUIT SHIELDS}
기재된 실시예들은 일반적으로 전기 컴포넌트들을 보호하는 것에 관한 것으로, 더 구체적으로는 낮은 프로파일의 공간 효율적인 전기 쉴드에 관한 것이다.
전자기 간섭(EMI) 신호는 전기 디바이스의 성능 및 기능에 악영향을 줄 수 있다. 일부 전기 디바이스들은 다른 디바이스로부터 방사되는 EMI 신호에 민감할 수 있다. 예를 들어, 저 잡음 증폭기는 입력 신호에 대해 상당한 이득을 제공할 수 있지만, 증폭기의 성능은 증폭기 입력에 간섭하는 EMI 신호의 존재에 의해 부정적인 영향을 받을 수 있다. EMI 신호는 민감한 입력 부분에서 왜곡시키거나 오류를 발생시키고, 결과적으로 증폭기의 출력이 왜곡될 수 있다. 전기 디바이스가 의도하지 않은 EMI 방사를 수신하는 것을 방지하기 위하여, 방출되는 전자기 간섭의 세기는 통상적으로 정부 기관에 의해 규제된다.
EMI 신호의 방출과 수신 둘 모두를 제어하는 데 사용되는 통상적인 디바이스는 전기 컴포넌트를 커버하기 위해 채용되는 금속성 쉴드이다. 쉴드는 민감한 전기 부분품들이 누설된 EMI 신호를 수신하는 것을 방지하고 또한 EMI 신호의 방사를 제한할 수 있다. 쉴드는 EMI 신호를 위한 낮은 임피던스 경로를 제공함으로써 기능한다. 쉴드는 통상적으로 강철과 같은 금속으로 구성되거나, 일부 경우에는, 플라스틱과 같은 절연체 상의 전도성 페인트로 구성될 수 있다.
기재된 바와 같이, 종래의 쉴드 기구들은 하나 이상의 전기 컴포넌트를 커버한다. 불행하게도 종래의 쉴드 기구들은 인쇄 회로 기판(PCB)과 같은 기판을 지지하는 데 사용되는 면적을 증가시킬 수 있다. 증가된 면적은, 적어도 부분적으로, 보호되는 컴포넌트들과 쉴드 사이에 통상적으로 사용되는 에어 갭 때문일 수 있다. 에어 갭은 지지 기판 상에서 쉴드의 조립과 설치를 용이하게 할 수 있다. 제품 설계가 더 작게 만들어짐에 따라, 인쇄 회로 기판과 같은 관련 모듈의 면적도 더 작게 만들어진다. 따라서, 특히 PCB와 같은 지지 기판들 상에서 쉴드 기구들을 지지하는 데 필요한 면적을 줄이는 것이 요구된다.
그러므로, 요구되는 것은 지지 기판 상에 사용하기 위한, 전기 신호를 간섭하는 것을 약화시키는 공간 효율적인 쉴드 조립체이다.
기술되는 실시예들 및 이들의 이점은 첨부 도면들과 관련하여 취해진 하기 설명을 참조하여 최상으로 이해될 수 있다. 이 도면들은 결코 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 기재된 실시예들의 기술적 사상 및 범주를 벗어나지 않고 기재된 실시예들에 행해질 수 있는 어떠한 형태적 및 세부적 변경에 제한을 두지 않는다.
<도 1>
도 1은 소형 폼 팩터 쉴드 시스템의 일 실시예의 단순화한 다이어그램.
<도 2>
도 2는 소형 폼 팩터 쉴드 시스템의 다른 실시예의 단순화한 다이어그램.
<도 3>
도 3은 소형 폼 팩터 쉴드 시스템의 또 다른 실시예의 단순화한 다이어그램.
<도 4>
도 4는 소형 폼 팩터 쉴드 시스템의 또 다른 실시예의 단순화한 다이어그램.
<도 5>
도 5는 소형 폼 팩터 쉴드 시스템의 다른 실시예의 단순화한 다이어그램.
<도 6>
도 6은 소형 폼 팩터 쉴드 시스템의 또 다른 실시예의 단순화한 다이어그램.
<도 7>
도 7은 낮은 프로파일의 공간 효율적인 EMI 쉴드를 형성하기 위한 방법 단계들의 플로 차트.
<도 8>
도 8은 플렉스 회로(flex circuit)를 지지하는 낮은 프로파일의 쉴드 시스템의 다이어그램.
<도 9a, 도 9b 및 도 9c>
도 9a, 도 9b 및 도 9c는 두 관점의 낮은 프로파일의 쉴드 조립체를 도시하는 도면.
<도 10>
도 10은 낮은 프로파일의 쉴드 조립체의 다른 실시예를 도시하는 도면.
<도 11>
도 11은 쉴드 시스템을 형성하기 위한 방법 단계들의 플로 차트.
본 출원에 따른 방법 및 장치의 대표적인 응용들이 본 단락에서 기재된다. 이 예들은 단지 기재된 실시예들의 이해를 돕고 맥락을 더하기 위하여 제공되고 있다. 따라서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 기재된 실시예들이 이러한 특정 상세들 중 일부 또는 전부 없이도 실시될 수 있다는 것이 명백할 것이다. 다른 예들에서는, 기재된 실시예들을 불필요하게 불명확하게 하지 않기 위해 잘 알려진 공정 단계들은 상세히 기재되지 않았다. 이후의 예들은 제한적으로 취해지지 않도록, 기타 응용들이 가능하다.
하기의 상세한 설명에서, 첨부 도면에 대한 참조가 이루어지고, 이는 명세서의 일부를 형성하고, 예시를 통해, 기재된 실시예들에 따른 특정 실시예들이 도시된다. 이 실시예들이 통상의 기술자가 기재된 실시예들을 실행할만큼 충분히 자세하게 기재되더라도, 이 예들은, 다른 실시예들이 사용될 수 있고, 기재된 실시예들의 기술적 사상 및 범주로부터 벗어나지 않고 변경이 행해질 수 있도록 제한적이지 않다는 점이 이해된다.
쉴딩 기술은 원치 않는 전자기 간섭(EMI)의 영향을 제어하기 위하여 널리 실행된다. 쉴딩은 민감한 컴포넌트들이 원치 않는 EMI를 흡수하는 것을 방지하는 데 사용될 뿐만 아니라, 의도하지 않은 EMI 신호의 방출을 막는 데 사용될 수도 있다. 그러나, 종래의 쉴딩 기술은 부피가 클 수 있고 인쇄 회로 기판과 같은 장착 기판 상에 과도한 면적을 요구함으로써 설계상 제약을 부과할 수 있다.
낮은 프로파일의 공간 효율적인 일체형 쉴드 솔루션이 개시된다. 일 실시예에서, 집적 회로 둘레에 쉴드를 형성하는 상부 및 저부 금속층 및 에지 플레이팅(edge plating)에 의해 집적 회로가 둘러싸인다. 일 실시예에서, 쉴드는 집적 회로와 공유되는 신호에 연결될 수 있다. 다른 실시예에서, 쉴드는 집적 회로로부터 격리될 수 있다. 예를 들어 쉴드는 집적 회로에 연결되는 신호와는 별개의 신호에 연결될 수 있다. 소정 실시예에서 별개의 신호는 접지 신호이다. 또 다른 실시예에서, 에지 플레이팅은 상부 금속층과 저부 금속층 둘을 연결하는 관통 비아(through via)들로 대체될 수 있고, 또한 에지 쉴드처럼 작용할 수 있다. 또 다른 실시예에서, 수동 컴포넌트들이 집적 회로와 함께 쉴드 내에 포함될 수 있다.
도 1은 본 명세서에 따른 소형 폼 팩터 쉴드 시스템(100)의 일 실시예의 단순화한 다이어그램이다. 쉴드 시스템(100)은 집적 회로(102) 및 기판(110)을 포함할 수 있다. 기판(110)은 인쇄 회로 기판, 플렉스 회로 또는 기타 기술적으로 실현가능한 재료일 수 있다. 일 실시예에서, 집적 회로(102)는 레진, 유리 섬유, 에폭시 또는 기타 절연성 재료와 같은 적합한 매트릭스(104) 내에 매립될(embeded) 수 있다. 일 실시예에서, 집적 회로(102)는 볼 그리드 어레이, CSP, PLCC 또는 기타 실현가능한 집적 회로 패키지일 수 있다.
집적 회로(102) 또는 집적 회로(102)와 매트릭스(104)의 조합물은 쉴드를 이용하여 효과적으로 둘러싸일 수 있다. 일 실시예에서, 쉴드(101)는 쉴드 상부(120), 쉴드 저부(122) 및 쉴드 에지 플레이팅(124)을 포함할 수 있다. 쉴드(101)는 구리, 알루미늄, 강철 또는 기타 적합한 재료와 같은 얇은 금속 포일(foil)로부터 형성될 수 있다. 집적 회로(102)(또는 집적 회로(102)와 매트릭스(104) 조합물)에 쉴드(101)를 직접 부착함으로써, 실질적인 면적이 기판(110) 상에서 절약될 수 있는데, 그 이유는 쉴드(101)와 집적 회로(102)의 조합물이 집적 회로(102) 단독보다 훨씬 더 많은 표면적을 요구할 필요가 없기 때문이다. 일부 실시예에서, 쉴드(101)는 두께가 단지 수 마이크로미터인 금속 포일로 형성될 수 있다. 예를 들어, 포일 두께의 범위는 10 마이크로미터 내지 100 마이크로미터일 수 있다. 상이한 포일 두께는 상이한 EMI 주파수를 감쇄할 수 있다. 일 실시예에서, 포일 두께는 특정 목표 주파수를 줄이기 위하여 선택될 수 있다. 다른 실시예에서, 포일 두께는 EMI 감쇄의 양을 증가시키거나 감소시키기 위하여 선택될 수 있다.
집적 회로(102) 신호는 터미널(130), 레이저 비아(132) 및 범프(134)를 통해 연결될 수 있다. 일 실시예에서, 레이저 비아(132)는 쉴드(101)가 형성되기 전에 형성된다. 즉, 쉴드(101)는 내부에 레이저 비아(132)의 위치에 대응하는 개구를 갖도록 형성된다. 일 실시예에서 범프(134)는 볼, 솔더 볼, 또는 신호를 패드(106)에 연결하도록 하는 기타 적합한 특징부일 수 있다. 일 실시예에서, 쉴드(101)는 집적 회로(102)와 공동으로 공유되는 하나 이상의 범프(134)에 연결될 수 있다. 이런 방법으로, 범프(134)가 접지에 연결되면, 쉴드(101)도 접지에 연결된다. 이 배열은 쉴드 신호 연결을 지원하는 데 필요한 전용 패드에 대한 필요성을 줄이거나 제거할 수 있다. 일 실시예에서, 쉴드(101)는 플렉스 회로와 같은 기타 컴포넌트들을 위한 컨택트 포인트 또는 지지 포인트로서 사용될 수 있다. 예를 들어, 쉴드(101)가 접지에 연결되면, 별개의 플렉스 회로는 쉴드(101)에 플렉스 회로 접지 신호를 연결할 수 있다.
도 2는 본 명세서에 따른 소형 폼 팩터 쉴드 시스템(200)의 다른 실시예의 단순화한 다이어그램이다. 도 1에 유사하게, 이 실시예는 기판(110) 상에 장착된 매트릭스(104) 내의 집적 회로(102)를 포함한다. 쉴드 상부(120) 및 쉴드 저부(122)는 매트릭스(104)와 접촉하여 매트릭스(104)의 위 및 아래에 배치될 수 있다. 관통 비아(202)는 쉴드 저부(122)에 쉴드 상부(120)를 연결할 수 있다. 관통 비아(202)는 집적 회로(102)의 주변부 둘레에 배치되어 에지 플레이팅(124)에 대한 요구를 대체할 수 있다. 따라서, 쉴드(201)는 쉴드 상부(120), 쉴드 저부(122) 및 관통 비아(202)를 포함할 수 있다. 쉴드(201)는 도 1에 기재된 바와 같이 범프(134)에 연결되어 집적 회로(102)에 의해 이미 사용된 접지 신호에 쉴드(201)를 접속할 수 있다. 일 실시예에서, 매트릭스(104)는 인쇄 회로 기판 설계와 유사한, 둘 이상의 보조층(sub-layers)을 지원할 수 있다. 관통 비아(202)는 매트릭스(104) 내의 보조층을 통해 쉴드 저부(122)에 쉴드 상부(120)를 연결하기 위하여 수직으로 적층될 수 있다.
도 3은 본 명세서에 따른 소형 폼 팩터 쉴드 시스템(300)의 또 다른 실시예의 단순화한 다이어그램이다. 쉴드 시스템(300)은 위에서 도 2에 기재된 바와 같이 집적 회로(102) 및 기판(110)을 포함한다. 쉴드(301)는 쉴드 상부(120), 쉴드 저부(122) 및 에지 플레이팅(124)을 포함할 수 있다. 이 실시예에서, 쉴드(301)는 집적 회로(102)에 연결될 수 있는 다른 신호에 대하여 격리될 수 있다. 도시된 바와 같이, 쉴드(301)는 전용 범프(302)에 연결될 수 있다. 결과적으로, 범프(302)는 기판(110) 상의 패드(304)를 통해 신호에 연결될 수 있다. 이 신호 전달 배열은 쉴드(301)가 집적 회로(102)에 대하여 격리된 신호에 연결되도록 할 수 있다. 예를 들어, 집적 회로는 아날로그 접지와 같은 국부적인 전압 기준을 사용할 수 있는 반면, 쉴드(301)는 디지털 접지와 같은 상이한 신호에 연결될 수 있다.
도 4는 본 명세서에 따른 소형 폼 팩터 쉴드 시스템(400)의 또 다른 실시예의 단순화한 다이어그램이다. 쉴드 시스템(400)은 위에서 기재된 바와 같이 집적 회로(102) 및 기판(110)을 포함할 수 있다. 쉴드 상부(120) 및 쉴드 저부(122)는 다시 집적 회로(102)의 위 및 아래에 배치된다. 이 실시예에서, 에지 플레이팅(124) 대신에, 관통 비아(202)가 쉴드 저부(122)에 쉴드 상부(120)를 연결하는 데 사용된다. 따라서, 쉴드(401)는 쉴드 상부(120), 쉴드 저부(122) 및 관통 비아(202)를 포함할 수 있다. 도 3에 기재된 바와 같이, 쉴드(401)는 집적 회로(102)에 연결될 수 있는 다른 신호에 대하여 격리될 수 있다. 따라서, 쉴드(401)는 집적 회로(102)에 대하여 격리된 신호에 연결될 수 있다.
도 5는 본 명세서에 따른 소형 폼 팩터 쉴드 시스템(500)의 다른 실시예의 단순화한 다이어그램이다. 쉴드 시스템(500)은 집적 회로(102) 및 기판(110)을 포함한다. 쉴드(501)는 쉴드 상부(120), 쉴드 저부(122) 및 에지 플레이팅(124)을 포함할 수 있다. 이 실시예에서, 쉴드(501)에 의해 둘러싸이는 부피는 집적 회로(102)의 크기에 비하여 증가될 수 있다. 부피의 증가는 매트릭스(104) 내에 또한 매립될 수 있는 하나 이상의 수동 컴포넌트(502)를 지원할 수 있다. 수동 컴포넌트는 저항기, 커패시터, 인덕터 등일 수 있다. 일 실시예에서, 신호는 집적 회로(102)와 수동 컴포넌트(502) 사이에서 연결될 수 있다. 예를 들어, 수동 컴포넌트(502)는 집적 회로(102)에 연결될 수 있는 버스 종단 저항기(bus termination resistor)일 수 있다. 일 실시예에서, 쉴드(501)는 도 3에 기재된 바와 같이, 집적 회로(102)를 왕래하는 다른 신호와 격리될 수 있다. 다른 실시예에서, 쉴드(501)는 집적 회로(102)와 공유될 수 있는 범프(134)에 연결될 수 있다.
도 6은 본 명세서에 따른 소형 폼 팩터 쉴드 시스템(600)의 또 다른 실시예의 단순화한 다이어그램이다. 쉴드(601)는 쉴드 상부(120), 쉴드 저부(122) 및 관통 비아(202)를 포함할 수 있다. 쉴드(601)에 의해 둘러싸이는 부피 및 매트릭스(104)의 부피는 하나 이상의 수동 컴포넌트(502)가 집적 회로(102)와 함께 매립되도록 증가될 수 있다. 일 실시예에서, 쉴드(601)는 집적 회로(202)를 왕래하는 다른 신호로부터 격리될 수 있다. 다른 실시예에서, 쉴드(601)는 집적 회로(102)를 왕래하는 적어도 하나의 신호에 연결될 수 있다. 일 실시예에서, 신호는 수동 컴포넌트(502)와 집적 회로(102) 사이에서 연결될 수 있다.
도 7은 낮은 프로파일의 공간 효율적인 EMI 쉴드를 형성하기 위한 방법 단계들(700)의 플로 차트이다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 임의의 순서대로 다음의 단계들을 실행하는 임의의 시스템이 개시된 방법 단계들의 범주 내에 있다는 점을 인식할 것이다. 방법은 집적 회로(102)가 획득되는 단계(702)에서 시작한다. 일 실시예에서, 집적 회로(102)는 솔더 범프를 포함할 수 있다. 다른 실시예에서, 집적 회로(102)는 솔더 볼 또는 기타 유사한 특징부를 포함할 수 있다. 단계(704)에서, EMI 쉴드를 위한 금속 컴포넌트가 획득된다. 일 실시예에서, 에지 플레이팅(124)이 획득될 수 있을 뿐만 아니라, 금속 컴포넌트는 쉴드 상부(120) 및 쉴드 저부(122)를 포함할 수 있다. 단계(706)에서, 금속 컴포넌트는 집적 회로(102)에 부착된다. 일 실시예에서, 집적 회로(102)는 매트릭스(104) 내에 매립될 수 있고, 그렇다면, 금속 컴포넌트는 매트릭스(104)에 부착될 수 있다. 단계(708)에서, 금속 컴포넌트는 EMI 쉴드를 형성하기 위하여 서로 연결될 수 있고 방법은 종료된다.
도 8은 플렉스 회로를 지지하는 낮은 프로파일의 쉴드 시스템(800)의 다이어그램이다. 쉴드(801)는 쉴드 상부(120), 쉴드 저부(122) 및 에지 플레이팅(124)을 포함할 수 있다. 쉴드(801)는 범프(134)에 연결될 수 있다. 범프(134)는 패드(106)를 통해 신호에 연결됨으로써, 패드(106) 상의 신호에 쉴드(801)을 연결할 수 있다. 일 실시예에서, 패드(106) 상의 신호는 접지 신호일 수 있고, 따라서 쉴드(801)는 접지 신호에 연결될 수 있다. 플렉스 회로(803)는 쉴드(801)에 적어도 하나의 신호를 연결하도록 구성될 수 있다. 일 실시예에서, 플렉스 회로(803)는, 쉴드(801)와 직접 접촉하여 쉴드 상에 배치될 수 있다. 일 실시예에서, 플렉스 회로(803)는, 플렉스 회로(803) 내의 노출된 트레이스 또는 와이어를 쉴드(801)에 연결하는 전도성 접착제를 이용하여 쉴드(801)에 부착될 수 있다. 일 실시예에서, 쉴드(801)가 접지에 연결되면, 플렉스 회로(803)의 하나 이상의 신호 또한 접지에 연결될 수 있다. 예를 들어, 플렉스 회로는 쉴드(801)를 통해 접지에 연결될 수 있는 접지면(ground plane)을 포함할 수 있다.
도 9a 및 도 9b는 낮은 프로파일의 쉴드 조립체(900)를 두 관점에서 도시한다. 도 9a는 조립체(900)의 평면도를 도시한다. 이 실시예에서, 집적 회로(102)는 낮은 프로파일의 쉴드 시스템(914)을 형성하기 위하여 매트릭스(104) 내에 매립된다. 그러나, 매트릭스(104)의 초기 크기는 쉴드 시스템(914)의 마감 처리된 크기보다 클 수 있다. 쉴드 시스템(914)은 에지 플레이팅(912) 및 쉴드 상부(120) 및 쉴드 저부(미도시)를 포함할 수 있는 쉴드(901)에 의해 둘러싸인 매립된 집적 회로(102)를 포함할 수 있다. 일 실시예에서, 매트릭스(104)는 집적 회로(102) 및 쉴드(901)를 위한 캐리어처럼 작용할 수 있다. 그렇게 구성되는 매트릭스(104)는 쉴드 시스템(914)의 조립, 조작 및 제조를 더 용이하게 할 수 있다.
일 실시예에서 쉴드 상부(120)는 솔더 마스크를 수용할 수 있다. 솔더 마스크는 특히 쉴드 시스템(914)이 플로우 또는 리플로우 솔더링 기법을 통해 회로 기판에 부착될 수 있을 때 솔더를 받아들이지 않을 수 있다. 다른 실시예에서, 쉴드 상부(120)의 적어도 일부분은 히트 싱크, 히트 파이프, 또는 기타 열 전도성 솔루션의 부착을 허용하기 위하여 솔더 마스크가 없을 수 있다. 일 실시예에서, 매트릭스(104)는 집적 회로(102)로부터의 열 전달을 증가시키는 데 도움을 주기 위하여 영역(950)의 집적 회로(102)에 걸쳐 최소화 될 수 있다.
도 9a는 또한 집적 회로(102) 및 쉴드(901)에 신호를 연결하기 위한 패드(934)를 도시한다. 패드(934)는 레이저 비아(936)를 통해 집적 회로(102)에 신호를 연결할 수 있다. 일 실시예에서, 쉴드 시스템(914)은 30 개의 패드를 포함할 수 있다. 다른 실시예에는 집적 회로(102)를 지지하는 데 요구될 수 있는 만큼의 대략적인 범프를 포함할 수 있다. 쉴드 저부(122)는 쉴드(901) 성능을 강화하기 위하여 패드들(934) 사이에 존재할 수 있다는 점을 주목한다. 매트릭스(104)는 라우팅 영역(routed areas)(910)을 포함할 수 있다. 라우팅 영역(910)은, 쉴드 시스템(914)이 여전히 매트릭스(104) 내에 장착되는 동안(캐리어로서 작용함), 에지 플레이팅(912)이 적용되도록 할 수 있다. 라우팅 영역(910)은 라우터, 레이저 드릴 또는 임의의 기타 기술적으로 실현가능한 방식으로 형성될 수 있다. 에지 플레이팅(912)은 라우팅 영역(910)을 통해 적용될 수 있고 쉴드(901)를 형성하기 위하여 쉴드 상부(120)와 쉴드 저부(122)를 연결할 수 있다. 일 실시예에서, 매트릭스(104)의 잉여 부분으로부터 쉴드 시스템(914)을 분리하기 위하여, 라인이 쉴드 시스템(914)의 주변부 둘레에 스코어링될 수 있다. 다른 실시예에서, 쉴드 시스템(914)은 레이저 또는 임의의 기타 유사 방법을 이용하여 매트릭스(914)의 잉여 부분으로부터 분리될 수 있다.
도 9b는 조립체(900)의 측면도를 도시한다. 집적 회로(102)는 매트릭스(104) 내에 매립되고 쉴드(901)에 의해 효과적으로 둘러싸인다. 도시된 바와 같이, 쉴드(901)는 쉴드 상부(120), 쉴드 저부(122) 및 라우팅 영역(910)을 통해 적용된 바와 같은 에지 플레이팅(912)을 포함할 수 있다. 패드(934)는 집적 회로(102)에 신호를 연결할 수 있다. 도 9b 또한 쉴드(901)를 넘어서는 매트릭스(104)의 잉여 부분을 도시한다. 매트릭스(104)의 이 부분들은 예를 들어, 회로 기판 상에 쉴드 시스템(914)을 장착하기 전에 제거될 수 있다. 다른 실시예들은 다양한 높이의 집적 회로(102) 및 다양한 높이의 쉴드 시스템(914)을 포함할 수 있다. 일 실시예에서, 쉴드(914)는 접지 신호와 같은 신호를 집적 회로(102)와 공유할 수 있다. 이 배열은 앞서 도 1과 함께 기재되었다. 다른 실시예에서, 쉴드(914)는 집적 회로(102)에 의해 사용되는 신호로부터 격리될 수 있고 샤시 접지(chassis ground)와 같은 독립적인 신호에 연결될 수 있다. 이 배열은 앞서 도 3과 함께 기재되었다.
도 9c는 매트릭스(104)의 잉여 부분이 제거된 후의 도 9a 및 도 9b의 조립체(900)의 측면도를 도시한다. 매트릭스(104)의 잉여 부분을 제거하는 데 임의의 적절한 방법이 사용될 수 있다. 일 실시예에서, 쉴드 시스템(914)으로부터 매트릭스(104)의 잉여 부분을 라우팅하는 데 라우터(router)가 사용된다. 다른 실시예에서, 매트릭스(104)의 잉여 부분은 쉴드 시스템(914) 근처에 새긴 자국이 생기고 후속적으로 분리된다. 다른 실시예에서, 매트릭스(104)의 잉여 부분을 잘라 내는 데 레이저 커팅 디바이스가 사용된다. 매트릭스(104)의 잉여 부분이 제거된 후, 쉴드 시스템(914)은, 예를 들어, 회로 기판(940) 상으로 장착될 수 있다. 회로 기판(940)은 인쇄 회로 기판, 플렉스 회로 또는 기타 적합한 구조물일 수 있다. 솔더 볼(942)은 신호가 회로 기판(940)으로부터 집적 회로(102)로 연결될 수 있도록 패드(934)와 정렬될 수 있다.
도 10은 낮은 프로파일의 쉴드 조립체(1000)의 다른 실시예를 도시한다. 이 실시예에서, 쉴드 시스템(1014)은 매트릭스(104) 내에 매립되는 집적 회로(102)를 포함할 수 있다. 도 9의 쉴드 시스템(914)과 대조적으로, 쉴드 시스템(1014)의 코너들은 45 도로 챔퍼링(chamfered) 될 수 있다. 챔퍼(chamfer)(1006)는 쉴드 시스템(1014)과 함께 회로 기판 상에 장착될 수 있는 다른 컴포넌트의 양을 증가시키는 데 도움을 줄 수 있다. 챔퍼(1006)는 집적 회로(102)가 매트릭스(104) 내에 매립된 후, 그리고 쉴드(901)가 형성되고 부착된 후의 나중 단계로서 형성될 수 있다. 일 실시예에서, 챔퍼(1006)는 라우터에 의해 형성될 수 있다. 다른 실시예에서, 챔퍼(1006)는 용이한 분리를 가능하게 하기 위하여 매트릭스(104)에 새긴 자국을 냄으로써 형성될 수 있다. 또 다른 실시예에서, 챔퍼(1006)는 레이저 커팅 디바이스에 의해 형성될 수 있다.
패드(934)는 쉴드 시스템(1014)의 멀리 있는 측면 상에 있고(도 9a와 같음) 점선으로 도시된다. 핀 A1 표시자(1008)는 쉴드 시스템(1014)의 가까운 측면(패드 A1 위에)에 적용될 수 있고, 예를 들어, 회로 기판 상에 적절한 조립을 위하여 쉴드 시스템(1014)을 배향하는 것을 도울 수 있다.
도 11은 쉴드 시스템(914)을 형성하기 위한 방법 단계들(1110)의 플로 차트이다. 방법은 집적 회로(102)가 획득되는 단계(1102)에서 시작한다. 단계(1104)에서, 집적 회로(102)가 매트릭스(104) 내에 매립된다. 일 실시예에서, 매트릭스(104)는 쉴드 시스템(914)의 마감 처리된 크기보다 클 수 있다. 단계(1104)는 매트릭스(104) 내에 라우팅 영역(910)을 형성하는 단계를 포함할 수 있다. 단계(1105)에서 쉴드(901)는 집적 회로(102)를 둘러싸도록 형성될 수 있다. 일 실시예에서, 쉴드(901)는 쉴드 상부(120), 쉴드 저부(122) 및 라우팅 영역(910)을 통해 적용된 에지 플레이팅(912)을 포함할 수 있다. 단계(1106)에서 패드(934)는 집적 회로(102)에 신호를 연결하기 위하여 매트릭스(104)에 부착될 수 있다. 일 실시예에서, 집적 회로(102)로부터 패드(934)로 신호를 연결하는 것을 돕기 위하여 레이저 비아가 형성될 수 있다. 단계(1108)에서, 솔더 마스크가 쉴드 상부(120)에 우선적으로 적용될 수 있다. 일 실시예에서, 쉴드 상부(120)의 부분들이 히트 싱크, 히트 파이프 또는 기타 유사 열 전도성 디바이스의 부착이 가능하도록 솔더 마스크 없이 남겨질 수 있다. 단계(1110)에서 잉여 매트릭스(104)가 제거될 수 있다. 일 실시예에서, 잉여 매트릭스(104)는 쉴드 시스템(914)의 마감 처리된 크기를 넘어 연장되는 매트릭스(104)의 부분일 수 있다.
전술한 설명은, 설명의 목적을 위해, 기술된 실시예들의 충분한 이해를 제공하기 위해 특정 명명법을 사용하였다. 그러나, 특정 상세들은 기술된 실시예들을 실시하는 데 필요하지 않다는 것이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다. 따라서, 특정 실시예들의 전술한 설명은 예시 및 설명의 목적을 위해 제공된다. 이는 기재된 실시예들을 정확한 개시 형태들로 완전하게 하거나 제한하도록 의도되지 않는다. 상기 교시 내용에 비추어 많은 수정 및 변경이 가능하다는 것이 통상의 기술자에게 명백할 것이다.

Claims (24)

  1. 소형 폼 팩터 쉴드 디바이스(small form factor shield device)로서,
    집적 회로 조립체 - 상기 집적 회로 조립체는,
    적어도 두 개의 전도성 컨택트 패드를 포함하는 집적 회로, 및
    상기 집적 회로를 완전히 캡슐화하는 절연성 재료로 형성되는 매트릭스를 포함함 - ;
    가요성 전도체로 형성되는 정합성 전자기 간섭(electromagnetic interference, EMI) 쉴드 - 상기 가요성 전도체가 상기 매트릭스의 적어도 상부 부분 및 저부 부분을 직접 둘러싸는 것에 의해, 상기 정합성 EMI 쉴드 및 상기 집적 회로를 포함하는 둘러싸인 집적 회로 조립체(a wrapped integrated circuit assembly)가 형성되고, 상기 정합성 EMI 쉴드는 상기 매트릭스의 상기 상부 부분 및 상기 저부 부분의 형상에 정합하도록 구성됨 - ;
    상기 정합성 EMI 쉴드와 연결되고, 서로 분리되고 별개인 전기적으로 전도성인 경로들을 포함하는 가요성 회로 - 상기 전기적으로 전도성인 경로들 중 적어도 하나는 상기 정합성 EMI 쉴드와 전기적으로 연결되고 상기 정합성 EMI 쉴드를 통해 접지됨 - ;
    상기 집적 회로의 주변부 둘레에 배치되는 비아들(vias) - 상기 비아들 각각은 상기 매트릭스의 상기 상부 부분으로부터 상기 매트릭스의 상기 저부 부분으로 연장됨으로써, 상기 정합성 EMI 쉴드의 상부 부분을 상기 매트릭스의 상기 저부 부분을 따라 배치된 상기 정합성 EMI 쉴드의 저부 부분에 전기적으로 연결함 -
    를 포함하는, 소형 폼 팩터 쉴드 디바이스.
  2. 제1항에 있어서, 상기 비아들은, EMI가 상기 집적 회로 조립체의 쉴딩되지 않은 측방향 부분으로 빠져나가는 것을 방지하도록 협력하는, 소형 폼 팩터 쉴드 디바이스.
  3. 제2항에 있어서, 상기 비아들 중 적어도 하나는 레이저에 의해 형성되는, 소형 폼 팩터 쉴드 디바이스.
  4. 제1항에 있어서, 상기 정합성 EMI 쉴드의 상기 상부 부분 및 상기 저부 부분을 서로 연결하는 전도성 에지 플레이팅(edge plating)을 추가로 포함하는 소형 폼 팩터 쉴드 디바이스.
  5. 삭제
  6. 제1항에 있어서, 상기 정합성 EMI 쉴드는 상기 집적 회로와 전기적으로 연결되는, 소형 폼 팩터 쉴드 디바이스.
  7. 제1항에 있어서, 상기 정합성 EMI 쉴드는 상기 집적 회로로부터 전기적으로 격리되는, 소형 폼 팩터 쉴드 디바이스.
  8. 제1항에 있어서, 상기 정합성 EMI 쉴드와 함께 상기 매트릭스 내에 매립되는(embedded) 적어도 하나의 수동 컴포넌트를 추가로 포함하는 소형 폼 팩터 쉴드 디바이스.
  9. 제8항에 있어서, 상기 적어도 하나의 수동 컴포넌트는 저항기, 커패시터 또는 인덕터 중 하나인, 소형 폼 팩터 쉴드 디바이스.
  10. 제8항에 있어서, 상기 적어도 하나의 수동 컴포넌트는 상기 집적 회로와 전기적으로 통신하는, 소형 폼 팩터 쉴드 디바이스.
  11. 소형 폼 팩터 쉴드 디바이스를 형성하는 소형 폼 팩터 쉴드 디바이스 형성 방법으로서,
    매트릭스 내에 집적 회로를 매립하는 단계 - 상기 집적 회로는 그 위에 복수의 전도성 터미널을 갖고 상기 매트릭스는 절연성 재료로 구성됨 - ;
    복수의 비아가 상기 집적 회로로의 그리고 그로부터의 전기적 통신을 허용하도록 상기 복수의 전도성 터미널에 대응하는 상기 복수의 비아를 상기 매트릭스 내에 형성하는 단계;
    상기 매립된 집적 회로의 적어도 상부 부분 및 저부 부분 둘레에 가요성 전도체를 둘러쌈으로써 정합성 EMI 쉴드를 형성하는 단계 - 상기 정합성 EMI 쉴드는 상기 복수의 전도성 터미널 중 적어도 하나의 접지된 전도성 터미널에 전기적으로 연결됨 - ; 및
    가요성 회로를 상기 정합성 EMI 쉴드와 연결시키는 단계 - 상기 가요성 회로는 서로 분리되고 별개인 전기적으로 전도성인 경로들을 포함하고, 상기 전기적으로 전도성인 경로들 중 적어도 하나는 상기 정합성 EMI 쉴드와 전기적으로 연결되고 상기 정합성 EMI 쉴드를 통해 접지됨 -
    를 포함하는, 소형 폼 팩터 쉴드 디바이스 형성 방법.
  12. 제11항에 있어서, 상기 정합성 EMI 쉴드의 상기 상부 부분 및 상기 저부 부분을 서로 연결하는 전도성 에지 플레이팅을 형성하는 단계를 추가로 포함하는 소형 폼 팩터 쉴드 디바이스 형성 방법.
  13. 제11항에 있어서, 상기 정합성 EMI 쉴드의 상기 상부 부분 및 상기 저부 부분을 서로 연결하는, 상기 집적 회로의 주변부 둘레의 상기 매트릭스 내에 금속 충전된 관통 비아들을 형성하는 단계를 추가로 포함하는 소형 폼 팩터 쉴드 디바이스 형성 방법.
  14. 제11항에 있어서, 상기 정합성 EMI 쉴드와 함께 상기 매트릭스 내에 적어도 하나의 수동 컴포넌트를 매립하는 단계를 추가로 포함하는 소형 폼 팩터 쉴드 디바이스 형성 방법.
  15. 제14항에 있어서, 상기 적어도 하나의 수동 컴포넌트는 저항기, 커패시터 또는 인덕터 중 하나인, 소형 폼 팩터 쉴드 디바이스 형성 방법.
  16. 제11항에 있어서, 인쇄 회로 기판 상의 복수의 컨택트 중 적어도 하나에 상기 복수의 비아 중 적어도 하나를 전기적으로 연결하는 단계를 추가로 포함하는 소형 폼 팩터 쉴드 디바이스 형성 방법.
  17. 제13항에 있어서, 상기 정합성 EMI 쉴드는 내부에 개구들이 형성되고, 상기 개구들은 상기 복수의 비아의 위치들에 대응하는, 소형 폼 팩터 쉴드 디바이스 형성 방법.
  18. 소형 폼 팩터 쉴드 시스템으로서,
    복수의 전도성 터미널을 갖는 집적 회로, 및 절연성 재료로 형성되고 상기 집적 회로를 완전히 캡슐화하도록 구성되는 매트릭스를 포함하는 집적 회로 조립체;
    상기 집적 회로 조립체의 적어도 상부 부분 및 저부 부분 둘레를 직접 둘러싸는 가요성 전도체로 형성되고 상기 집적 회로 조립체의 상기 상부 부분 및 상기 저부 부분의 형상에 정합하도록 구성되는 정합성 EMI 쉴드 - 상기 정합성 EMI 쉴드는 상기 복수의 전도성 터미널 중 적어도 하나의 접지된 전도성 터미널에 전기적으로 연결됨 - ;
    상기 정합성 EMI 쉴드와 연결되고, 서로 분리되고 별개인 전기적으로 전도성인 경로들을 포함하는 가요성 회로 - 상기 전기적으로 전도성인 경로들 중 적어도 하나는 상기 정합성 EMI 쉴드와 전기적으로 연결되고 상기 정합성 EMI 쉴드를 통해 접지됨 - ;
    복수의 전도성 비아가 상기 집적 회로로의 그리고 그로부터의 통신을 허용하도록 상기 복수의 전도성 터미널에 대응하고 상기 복수의 전도성 터미널과 연결된, 상기 매트릭스 내의 상기 복수의 비아;
    기판 및 복수의 컨택트를 포함하는 전자 조립체 - 상기 복수의 비아 중 적어도 하나는 상기 복수의 컨택트 중 적어도 하나에 연결됨 - ; 및
    상기 정합성 EMI 쉴드의 상기 상부 부분 및 상기 저부 부분을 서로 연결하는 전도성 에지 플레이팅
    을 포함하는, 소형 폼 팩터 쉴드 시스템.
  19. 제18항에 있어서, 상기 정합성 EMI 쉴드의 상기 상부 부분 및 상기 저부 부분을 서로 연결하는, 상기 집적 회로의 주변부 둘레의 상기 매트릭스 내의 금속 충전된 관통 비아들을 추가로 포함하는 소형 폼 팩터 쉴드 시스템.
  20. 제18항에 있어서, 상기 전자 조립체는 인쇄 회로 기판 또는 플렉스 회로 중 하나인, 소형 폼 팩터 쉴드 시스템.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020147026583A 2012-02-23 2013-02-21 낮은 프로파일의 공간 효율적인 회로 쉴드 KR101676934B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261602529P 2012-02-23 2012-02-23
US61/602,529 2012-02-23
US201261613427P 2012-03-20 2012-03-20
US61/613,427 2012-03-20
US13/593,075 US9030841B2 (en) 2012-02-23 2012-08-23 Low profile, space efficient circuit shields
US13/593,075 2012-08-23
PCT/US2013/027179 WO2013126600A1 (en) 2012-02-23 2013-02-21 Low profile, space efficient circuit shields

Publications (2)

Publication Number Publication Date
KR20140129259A KR20140129259A (ko) 2014-11-06
KR101676934B1 true KR101676934B1 (ko) 2016-11-29

Family

ID=49002670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026583A KR101676934B1 (ko) 2012-02-23 2013-02-21 낮은 프로파일의 공간 효율적인 회로 쉴드

Country Status (6)

Country Link
US (1) US9030841B2 (ko)
EP (1) EP2817820A4 (ko)
KR (1) KR101676934B1 (ko)
CN (1) CN104137245B (ko)
TW (1) TWI585934B (ko)
WO (1) WO2013126600A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143653B1 (ko) * 2013-12-31 2020-08-11 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
US9583445B2 (en) * 2014-03-18 2017-02-28 Apple Inc. Metal electromagnetic interference (EMI) shielding coating along an edge of a ceramic substrate
US9433090B2 (en) 2014-03-25 2016-08-30 Microsoft Technology Licensing, Llc Edge plated printed circuit board
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US10321553B2 (en) * 2014-08-04 2019-06-11 Cisco Technology, Inc. Shield to improve electromagnetic interference (EMI) suppression capability
JP2016063015A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置
WO2016042739A1 (ja) * 2014-09-17 2016-03-24 パナソニックＩｐマネジメント株式会社 放熱シートおよびこれを用いた放熱構造体
JP6411249B2 (ja) * 2015-03-11 2018-10-24 新光電気工業株式会社 半導体装置
US20170181266A1 (en) * 2015-12-22 2017-06-22 Thomson Licensing Electronic circuit board shielding with open window heat transfer path
WO2017142741A1 (en) * 2016-02-19 2017-08-24 Alpha Assembly Solutions Inc. Rf shield with selectively integrated solder
US10991665B2 (en) 2016-09-29 2021-04-27 Intel Corporation Package-level noise filtering for EMI RFI mitigation
CN106449443B (zh) * 2016-11-29 2019-01-01 海安浩驰科技有限公司 一种具有鳍形结构的晶圆封装方法
CN106449563B (zh) * 2016-11-29 2018-11-13 卡姆丹克太阳能（江苏）有限公司 一种具有鳍形结构的晶圆封装
CN108231743A (zh) * 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
JP2018164040A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 半導体装置
WO2018182656A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
WO2018182643A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Three-dimensional decoupling integration within hole in motherboard
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
US10497650B2 (en) * 2017-04-13 2019-12-03 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10607860B2 (en) 2017-09-25 2020-03-31 Powertech Technology Inc. Package structure and chip structure
CN111972051A (zh) 2018-03-16 2020-11-20 华为技术有限公司 用于电磁干扰屏蔽的组件及方法
US10867934B2 (en) * 2018-03-27 2020-12-15 Intel IP Corporation Component magnetic shielding for microelectronic devices
CN109698188B (zh) * 2018-12-29 2020-08-04 江苏长电科技股份有限公司 封装结构的成型方法
KR20240106874A (ko) * 2022-12-29 2024-07-08 엘지이노텍 주식회사 통신모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
US20110298102A1 (en) 2010-06-03 2011-12-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
US5557142A (en) * 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ
JP3280610B2 (ja) * 1997-09-09 2002-05-13 ホシデン株式会社 表面実装コネクタソケット
JP4169833B2 (ja) * 1998-06-18 2008-10-22 富士通株式会社 ディスク装置
US6111761A (en) * 1999-08-23 2000-08-29 Motorola, Inc. Electronic assembly
US6743975B2 (en) * 2001-03-19 2004-06-01 Hewlett-Packard Development Company, L.P. Low profile non-electrically-conductive component cover for encasing circuit board components to prevent direct contact of a conformal EMI shield
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6980439B2 (en) * 2001-12-27 2005-12-27 Intel Corporation EMI shield for transceiver
TW517368B (en) * 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
JP4155775B2 (ja) * 2002-03-07 2008-09-24 アルプス電気株式会社 静電容量式センサ
JP2003329444A (ja) * 2002-03-07 2003-11-19 Alps Electric Co Ltd 静電容量式センサ
US6853072B2 (en) * 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7109410B2 (en) * 2003-04-15 2006-09-19 Wavezero, Inc. EMI shielding for electronic component packaging
US20050104164A1 (en) * 2003-11-14 2005-05-19 Lsi Logic Corporation EMI shielded integrated circuit packaging apparatus method and system
JP4042785B2 (ja) * 2004-02-13 2008-02-06 株式会社村田製作所 電子部品及びその製造方法
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US20070023203A1 (en) 2005-07-26 2007-02-01 Leizerovich Gustavo D Method and system for customized radio frequency shielding using solder bumps
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
WO2007072616A1 (ja) * 2005-12-22 2007-06-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
KR101057368B1 (ko) * 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008192978A (ja) * 2007-02-07 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
CN101663926B (zh) * 2007-05-02 2011-10-05 株式会社村田制作所 部件内置模块及其制造方法
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
US8217511B2 (en) * 2007-07-31 2012-07-10 Freescale Semiconductor, Inc. Redistributed chip packaging with thermal contact to device backside
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072357A1 (en) * 2007-09-13 2009-03-19 Jinbang Tang Integrated shielding process for precision high density module packaging
US20090115026A1 (en) * 2007-11-05 2009-05-07 Texas Instruments Incorporated Semiconductor device having through-silicon vias for high current,high frequency, and heat dissipation
US8507319B2 (en) * 2007-12-07 2013-08-13 Stats Chippac Ltd. Integrated circuit package system with shield
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US20090243012A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Electromagnetic interference shield structures for semiconductor components
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
US8101460B2 (en) * 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7772694B2 (en) * 2008-11-26 2010-08-10 Freescale Semiconductor, Inc. Integrated circuit module and method of packaging same
US20100157566A1 (en) * 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI489610B (zh) * 2010-01-18 2015-06-21 矽品精密工業股份有限公司 具電磁遮蔽之封裝結構之製法
US8213180B2 (en) * 2010-01-21 2012-07-03 Broadcom Corporation Electromagnetic interference shield with integrated heat sink
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8236617B2 (en) * 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
KR20120045893A (ko) * 2010-11-01 2012-05-09 삼성전기주식회사 반도체 패키지 모듈
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8969136B2 (en) * 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
KR20120110435A (ko) * 2011-03-29 2012-10-10 삼성전기주식회사 Ｒｆ 모듈 차폐 방법 및 이를 이용한 ｒｆ 통신 모듈
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US8637963B2 (en) * 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
US20110298102A1 (en) 2010-06-03 2011-12-08 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Also Published As

Publication number Publication date
KR20140129259A (ko) 2014-11-06
TW201347134A (zh) 2013-11-16
WO2013126600A1 (en) 2013-08-29
CN104137245B (zh) 2017-12-12
EP2817820A1 (en) 2014-12-31
TWI585934B (zh) 2017-06-01
US9030841B2 (en) 2015-05-12
CN104137245A (zh) 2014-11-05
EP2817820A4 (en) 2016-02-17
US20130223041A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
KR101676934B1 (ko) 낮은 프로파일의 공간 효율적인 회로 쉴드
US9055682B2 (en) Circuit module
JP5864838B2 (ja) パターン化形状適応構造を形成する方法及び、分離型形状適応遮蔽領域が形成された形状適応構造
US8748754B2 (en) System and method of forming a patterned conformal structure
CN101971716B (zh) 10g xfp相容的pcb
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
US20120187551A1 (en) Semiconductor module
US20060214278A1 (en) Shield and semiconductor die assembly
JP5750528B1 (ja) 部品内蔵回路基板
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
JP2009158838A (ja) 電子機器
KR20120045893A (ko) 반도체 패키지 모듈
US20130250528A1 (en) Circuit module
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
CN220233160U (zh) 电路模块
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
US20070119620A1 (en) Flexible circuit shields
JP2005050868A (ja) 電子装置
KR101153536B1 (ko) 고주파 패키지
US10172230B1 (en) Surface mount technology device
WO2023135911A1 (ja) 高周波モジュール
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20110133821A (ko) 고주파 패키지
WO2022227063A1 (zh) Lga焊盘结构及制作方法、芯片模块、印刷电路板及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 4