JPH03184366A - 表面実装パッケージ - Google Patents
表面実装パッケージInfo
- Publication number
- JPH03184366A JPH03184366A JP32344289A JP32344289A JPH03184366A JP H03184366 A JPH03184366 A JP H03184366A JP 32344289 A JP32344289 A JP 32344289A JP 32344289 A JP32344289 A JP 32344289A JP H03184366 A JPH03184366 A JP H03184366A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- package
- lead
- terminals
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、プリント配線板上に実装される表面実装パ
ッケージに関するものである。
ッケージに関するものである。
［従来の技術］
従来のこの種の表面実装パッケージとしては第４図、第
５図に示すものがあった。第４図は従来の表面実装パッ
ケージをプリント配線板に実装される裏面側から見た外
観の構成を示す斜視図で、図においてり１）はパッケー
ジ、（２）はそれぞれリード端子を示す。
５図に示すものがあった。第４図は従来の表面実装パッ
ケージをプリント配線板に実装される裏面側から見た外
観の構成を示す斜視図で、図においてり１）はパッケー
ジ、（２）はそれぞれリード端子を示す。
第５図は、第４図に示す表面実装パッケージをプリント
配線板（４〉に実装した状態を示す断面図で、第４図と
同一符号は同一部分を示し、（４）はプリント配線板、
（６〉はこのプリント配線板（４〉に設けられたリード
端子用パッド、（８）は接合用の半田である。
配線板（４〉に実装した状態を示す断面図で、第４図と
同一符号は同一部分を示し、（４）はプリント配線板、
（６〉はこのプリント配線板（４〉に設けられたリード
端子用パッド、（８）は接合用の半田である。
従来の表面実装パッケージは第４図、第５図に示すよう
に、パッケージ（１〉の側面に多数のリード端子（２）
が配列されており、このリード端子（２）に対向してプ
リント配線板（４）上にリード端子用パッド（６）が設
けられている。そして各リード端子用パッド（６）へ各
リード端子（２）を半田付けして接合し、プリント配線
板（４）上に表面実装パッケージを実装している。
に、パッケージ（１〉の側面に多数のリード端子（２）
が配列されており、このリード端子（２）に対向してプ
リント配線板（４）上にリード端子用パッド（６）が設
けられている。そして各リード端子用パッド（６）へ各
リード端子（２）を半田付けして接合し、プリント配線
板（４）上に表面実装パッケージを実装している。
そして表面実装パッケージとプリント配線板〈４）との
間の信号の授受は、全てこれらのリード端子（２）を介
して行われている。
間の信号の授受は、全てこれらのリード端子（２）を介
して行われている。
［発明が解決しようとする課題］
上記のような従来の表面実装パッケージは以上のように
構成されているので、小型で高密度のものはリード端子
を多数配列しなければならず、各リード間のピッチが狭
くなり、プリント配線板上の各リード端子用パッドの間
に配線パターンを通すことができなくなってしまい、プ
リント配線板の配線密度を低下させてしまうという問題
点があった。
構成されているので、小型で高密度のものはリード端子
を多数配列しなければならず、各リード間のピッチが狭
くなり、プリント配線板上の各リード端子用パッドの間
に配線パターンを通すことができなくなってしまい、プ
リント配線板の配線密度を低下させてしまうという問題
点があった。
この発明はかかる課題を解決するためになされたもので
、パッケージの大きさを大きくすることなく、プリント
配線板上の配線密度を低下させることのない表面実装パ
ッケージを得ることを目的としている。
、パッケージの大きさを大きくすることなく、プリント
配線板上の配線密度を低下させることのない表面実装パ
ッケージを得ることを目的としている。
［課題を解決するための手段］
この発明にかかる表面実装パッケージは、プリント配線
板上に実装した場合プリント配線板に対向する面となる
パッケージの裏面に、複数の電極端子を配設し、この電
極端子にリード端子の一部を肩代わりさせることとした
ものである。
板上に実装した場合プリント配線板に対向する面となる
パッケージの裏面に、複数の電極端子を配設し、この電
極端子にリード端子の一部を肩代わりさせることとした
ものである。
［作用］
この発明の表面実装パッケージにおいては、電極端子に
リード端子の一部を肩代わりさせることとしたので、リ
ード端子の数を減らして各リード間のピッチを大きく取
ることが可能となる。
リード端子の一部を肩代わりさせることとしたので、リ
ード端子の数を減らして各リード間のピッチを大きく取
ることが可能となる。
［実施例］
以下、この発明の一実施例を図面を用いて説明する。第
１図はこの発明の一実施例における表面実装パッケージ
をプリント配線板に実装される裏面側から見た外観の構
成を示す斜視図で、図においてり１）はパッケージ、（
２〉はそれぞれリード端子、（３）はそれぞれこの実施
例における電極端子である。
１図はこの発明の一実施例における表面実装パッケージ
をプリント配線板に実装される裏面側から見た外観の構
成を示す斜視図で、図においてり１）はパッケージ、（
２〉はそれぞれリード端子、（３）はそれぞれこの実施
例における電極端子である。
第２図は、第１図に示す表面実装パッケージをプリント
配線板に実装した状態を示す断面図で、第１図と同一符
号は同一部分を示し、（４〉はプリント配線板、（５）
は電極端子り３）に対向してプリント配線板（４）上に
設けられた電極端子用パッド、（６）はリード端子（２
）に対向してプリント配線板（４）上に設けられたリー
ド端子用パッド、（８）はそれぞれ接合用の半田を示す
。
配線板に実装した状態を示す断面図で、第１図と同一符
号は同一部分を示し、（４〉はプリント配線板、（５）
は電極端子り３）に対向してプリント配線板（４）上に
設けられた電極端子用パッド、（６）はリード端子（２
）に対向してプリント配線板（４）上に設けられたリー
ド端子用パッド、（８）はそれぞれ接合用の半田を示す
。
この実施例における表面実装パッケージは第１図、第２
図に示すように、パッケージ（１）の側面に複数のリー
ド端子（２）を配列しているが、プリント配線板（４）
に対向する面となるパッケージの裏面にも複数の電極端
子（３）を配設しており、方プリント配線板（４）上に
もこれらの電極端子（３）に対向して複数の電極端子用
パッド（５〉を設けている。
図に示すように、パッケージ（１）の側面に複数のリー
ド端子（２）を配列しているが、プリント配線板（４）
に対向する面となるパッケージの裏面にも複数の電極端
子（３）を配設しており、方プリント配線板（４）上に
もこれらの電極端子（３）に対向して複数の電極端子用
パッド（５〉を設けている。
そして各リード端子（２）は各リード端子用パッド（６
）へ、各電極端子（３）は各電極端子用パッド（６）へ
半田（８）で接合して、プリント配線板〈４）上へ表面
実装パッケージを実装する。
）へ、各電極端子（３）は各電極端子用パッド（６）へ
半田（８）で接合して、プリント配線板〈４）上へ表面
実装パッケージを実装する。
そして表面実装パッケージとプリント配線板（４）との
間の信号の授受は、リード端子（２〉と電極端子（３）
とにより行い、電極端子（３〉にリード端子（２〉の一
部を肩代わりさせることとし、配列するリード端子（２
）の数を減らして、各リード（２）間のピッチを大きく
している。
間の信号の授受は、リード端子（２〉と電極端子（３）
とにより行い、電極端子（３〉にリード端子（２〉の一
部を肩代わりさせることとし、配列するリード端子（２
）の数を減らして、各リード（２）間のピッチを大きく
している。
従って第３図の斜視図に示すように、プリント配線板（
４）上の各リード端子用パッド（６）間のピッチを大き
く設定でき、この間に配線パターン（７）を通すことが
でき、小型で高密度の表面実装パッケージを実装する場
合でも、プリント配線板（４）の配線密度の低下を防止
することができるようになる。
４）上の各リード端子用パッド（６）間のピッチを大き
く設定でき、この間に配線パターン（７）を通すことが
でき、小型で高密度の表面実装パッケージを実装する場
合でも、プリント配線板（４）の配線密度の低下を防止
することができるようになる。
なお上記実施例は、４方向リードの表面実装パッケージ
について説明したが、２方向リードの表面実装パッケー
ジにおいても同様に実施でき、同様の効果を得ることが
できる。
について説明したが、２方向リードの表面実装パッケー
ジにおいても同様に実施でき、同様の効果を得ることが
できる。
［発明の効果］
この発明は以上説明したように、電極端子にす−ド端子
の一部を肩代わりさせてリード端子の端子数を減らしピ
ッチを大きく取ることにより、プリント配線板の配線密
度の向上をはかることができるという効果がある。
の一部を肩代わりさせてリード端子の端子数を減らしピ
ッチを大きく取ることにより、プリント配線板の配線密
度の向上をはかることができるという効果がある。
第１図〜第３図はそれぞれこの発明の一実施例である表
面実装パッケージを説明するための図、第４図、第５図
はそれぞれ従来の表面実装パッケージを説明するための
図である。 図において（１）はパッケージ、（２）はリード端子、
（３）は電極端子、（４）はプリント配線板、（５〉は
電極端子用パッド、（６）はリード端子用パッド、（７
〉は配線パターン、（８〉は半田である。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
面実装パッケージを説明するための図、第４図、第５図
はそれぞれ従来の表面実装パッケージを説明するための
図である。 図において（１）はパッケージ、（２）はリード端子、
（３）は電極端子、（４）はプリント配線板、（５〉は
電極端子用パッド、（６）はリード端子用パッド、（７
〉は配線パターン、（８〉は半田である。 なお、各図中同一符号は同−又は相当部分を示すものと
する。
Claims (1)
- 【特許請求の範囲】 パッケージの側面に複数のリード端子を配列し、これら
のリード端子をプリント配線板上に対向して設けた各リ
ード端子用パッドへ半田付けして上記プリント配線板へ
実装する表面実装パッケージにおいて、 プリント配線板上に実装した場合該プリント配線板に対
向する面となる上記パッケージの裏面に配設される複数
の電極端子と、 これらの電極端子に対向して上記プリント配線板上に設
けられ、該電極端子にそれぞれ半田付けされる複数の電
極端子用パッドとを備え、 実装した場合のプリント配線板との間の信号の授受を上
記リード端子と上記電極端子との双方で行うこととして
上記リード端子の端子数を減少し、各リード端子間の間
隔を大きくしたことを特徴とする表面実装パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32344289A JPH03184366A (ja) | 1989-12-13 | 1989-12-13 | 表面実装パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32344289A JPH03184366A (ja) | 1989-12-13 | 1989-12-13 | 表面実装パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03184366A true JPH03184366A (ja) | 1991-08-12 |
Family
ID=18154716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32344289A Pending JPH03184366A (ja) | 1989-12-13 | 1989-12-13 | 表面実装パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03184366A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065452A1 (en) * | 2002-02-01 | 2003-08-07 | Infineon Technologies Ag | A lead frame |
| KR100411254B1 (ko) * | 2001-06-04 | 2003-12-18 | 삼성전기주식회사 | Ｓｍｄ 패키지의 리드융착방법 |
| JP2005109476A (ja) * | 2003-09-26 | 2005-04-21 | Agere Systems Inc | 高速リード線へのトレース・アクセスを提供するパッケージ化集積回路 |
-
1989
- 1989-12-13 JP JP32344289A patent/JPH03184366A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411254B1 (ko) * | 2001-06-04 | 2003-12-18 | 삼성전기주식회사 | Ｓｍｄ 패키지의 리드융착방법 |
| WO2003065452A1 (en) * | 2002-02-01 | 2003-08-07 | Infineon Technologies Ag | A lead frame |
| US7193298B2 (en) | 2002-02-01 | 2007-03-20 | Infineon Technologies Ag | Lead frame |
| USRE41510E1 (en) | 2002-02-01 | 2010-08-17 | Infineon Technologies Ag | Lead frame |
| JP2005109476A (ja) * | 2003-09-26 | 2005-04-21 | Agere Systems Inc | 高速リード線へのトレース・アクセスを提供するパッケージ化集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03184366A (ja) | 表面実装パッケージ | |
| JPH0216791A (ja) | 混成集積回路装置 | |
| JPH0410559A (ja) | 半導体パッケージ | |
| JPH04264795A (ja) | チップ部品搭載パッド | |
| JPH0430441A (ja) | 半導体装置 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JPH04304659A (ja) | 混成集積回路装置 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH04328849A (ja) | 半導体装置用パッケージ | |
| JPH04167585A (ja) | 電気部品の実装方法 | |
| JPH0738496B2 (ja) | 集積回路素子の基板レイアウト方法 | |
| JPS61251198A (ja) | フラツトパツケ−ジの実装方法 | |
| JPH03185785A (ja) | フレキシブル配線基板 | |
| JPS6322461B2 (ja) | ||
| JPS6252996A (ja) | プリント板の部品取付パツド | |
| JPH03241754A (ja) | フィルムキャリアパッケージ | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPS62293694A (ja) | 部品取付用パタ−ン形成方法 | |
| JPS63168040A (ja) | チツプキヤリアｉｃ装置 | |
| JPH02105433A (ja) | 集積回路装置 | |
| JPH03270035A (ja) | フラットパックｌｓｉ | |
| JPS613492A (ja) | 電子部品高密度搭載パツケ−ジ | |
| JPS62226653A (ja) | 電子回路パツケ−ジ | |
| JPH0277189A (ja) | 電子回路パッケージ | |
| JPS62293693A (ja) | 表面実装部品搭載用配線基板 |