JPS61251198A - フラツトパツケ−ジの実装方法 - Google Patents
フラツトパツケ−ジの実装方法Info
- Publication number
- JPS61251198A JPS61251198A JP9299885A JP9299885A JPS61251198A JP S61251198 A JPS61251198 A JP S61251198A JP 9299885 A JP9299885 A JP 9299885A JP 9299885 A JP9299885 A JP 9299885A JP S61251198 A JPS61251198 A JP S61251198A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- flat package
- circuit board
- pads
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフラットパッケージの回路基板への実装方法に
関する。
関する。
従来の技術
従来、４辺に端子を有するフラットバラ１ケージの回路
基板への実装方法としては、回路基板上のマウントパッ
ドにはんだペースト等のはんだ材料。
基板への実装方法としては、回路基板上のマウントパッ
ドにはんだペースト等のはんだ材料。
を形成後、フラットパッケージを搭載し、ｌ７７０−は
んだ付は法によりフラットパッケージの端子と回路基板
上のマウントパッドを接続する実装方法であった。
んだ付は法によりフラットパッケージの端子と回路基板
上のマウントパッドを接続する実装方法であった。
発明が解決しようとする問題点
４辺に端子を有するフラットパッケージで、特１ＣＩＩ
０端子以上の場合にフラットパッケージ本体の重量が大
きくなシ、回路基板上のマウントパッドにフラットパッ
ケージの端子が正常に配置されない場合、リフローはん
だ付は時にはんだの表面張力によるフラットパッケージ
のセルフアライメント効果が無いために、端子間ではん
だブリッジを生ずる欠点がある。
０端子以上の場合にフラットパッケージ本体の重量が大
きくなシ、回路基板上のマウントパッドにフラットパッ
ケージの端子が正常に配置されない場合、リフローはん
だ付は時にはんだの表面張力によるフラットパッケージ
のセルフアライメント効果が無いために、端子間ではん
だブリッジを生ずる欠点がある。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の上記欠点を解消すること
ができるフラットパッケージの新規な実装方法を提供す
ることにある。
従って本発明の目的は、従来の上記欠点を解消すること
ができるフラットパッケージの新規な実装方法を提供す
ることにある。
問題点を解決する゛ための手段
上記目的を達成する為ｋ、本発明のフラットパッケージ
の実装方法は、回路基板上Ｋａ辺に端子を有するフラッ
トパッケージ搭載用のマウントパッドを設け、かつヂ辺
のマウントパッドで８まれ九回路基板上に電気的接続を
有しないパッドを設け、はんだ材料を前記マウントパッ
ド上および前記電気的接続を有しないパッド上に形成後
、フラットパッケージの端子をはんだ材料の上に配置し
、リフローはんだ付は法によりフラットパッケージの端
子と回路基板上のマウントパッドをはんだ接続により実
装するように構成される。
の実装方法は、回路基板上Ｋａ辺に端子を有するフラッ
トパッケージ搭載用のマウントパッドを設け、かつヂ辺
のマウントパッドで８まれ九回路基板上に電気的接続を
有しないパッドを設け、はんだ材料を前記マウントパッ
ド上および前記電気的接続を有しないパッド上に形成後
、フラットパッケージの端子をはんだ材料の上に配置し
、リフローはんだ付は法によりフラットパッケージの端
子と回路基板上のマウントパッドをはんだ接続により実
装するように構成される。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は一般的なフラットパッケージの平面図である。
第１図において、参照番号ｌはプラスチックやセラミッ
クからなるフラットパッケージ本体、−は４Ｉ−コアロ
イ等から構成される端子である。
クからなるフラットパッケージ本体、−は４Ｉ−コアロ
イ等から構成される端子である。
第２図はフラットパッケージ搭載用の回路基板上に設け
たマウントパッドおよびパッドの平面図である。第１図
において、Ｊはフラットパッケージの端子コとはんだ接
続するためのマウントパッド、斜は電気的接続を有しな
いパッドである。
たマウントパッドおよびパッドの平面図である。第１図
において、Ｊはフラットパッケージの端子コとはんだ接
続するためのマウントパッド、斜は電気的接続を有しな
いパッドである。
第３図ははんだペーストを印刷後のマウントパッドおよ
びパッドの平面図である。第３図において、Ｉはマウン
トパッドＪおよびパッド１ｍスクリーン印刷によ多形成
したはんだペーストである。
びパッドの平面図である。第３図において、Ｉはマウン
トパッドＪおよびパッド１ｍスクリーン印刷によ多形成
したはんだペーストである。
第参図はフラットパッケージをはんだペースト印刷後の
マウントパッドに搭載した状態の平面図で、７２ツトパ
ツケージは回路基板上のマウントパッドに正常に配置さ
れて−ない状態を示している。
マウントパッドに搭載した状態の平面図で、７２ツトパ
ツケージは回路基板上のマウントパッドに正常に配置さ
れて−ない状態を示している。
第３図（ａ）、（ｂ）はりフローはんだ付は後の７ラツ
トパツケージの実装状態で、ωは平面図、（ｂ）は断面
図である。第Ｓ図において、美は固体化した社んだであ
る。
トパツケージの実装状態で、ωは平面図、（ｂ）は断面
図である。第Ｓ図において、美は固体化した社んだであ
る。
発明の詳細
な説明したように、本発明は、フラットパッケージ搭載
用の！ラントパッド以外に、電気的接続を有しないパッ
ドを４辺のマウントパッドで囲まれた回路基板上に設け
、かつはんだペーストを形成することによシ、リフロー
はんだ付は時にフラットパッケージ本体と回路基板間の
はんだが表面張力の働きを行い、フラットパッケージ本
体が浮力を受けるためにセルフアライメント効果が生じ
、７ラツトパツケージの端子と回路基板上のマウントパ
ッドが正しく配置できる効果がある。
用の！ラントパッド以外に、電気的接続を有しないパッ
ドを４辺のマウントパッドで囲まれた回路基板上に設け
、かつはんだペーストを形成することによシ、リフロー
はんだ付は時にフラットパッケージ本体と回路基板間の
はんだが表面張力の働きを行い、フラットパッケージ本
体が浮力を受けるためにセルフアライメント効果が生じ
、７ラツトパツケージの端子と回路基板上のマウントパ
ッドが正しく配置できる効果がある。
第１図は一般的なフラットパッケージの千面臥第−図は
フラットパッケージ搭載用のマウントパッドおよびパッ
ドの平面図、第３図ははんだペースト形成後のマウント
パッドおよびパッドの平面図、第参図はフラットパッケ
ージをはんだペースト形成後に搭載した状態の平面図、
第３図ωはフラットパッケージを回路基板上のマウント
パッドＫ １７７０−はんだ付けによシ実装した状態の
平面図で、■は断面図である。 ｌ・・・フラットパッケージ本体、コ・・・端子、３・
・・マウントパッド、≠・・・パッド、！・・・はんだ
ペースト、６・・・固体化したはんだ 第１図 第２図 第３図 第４図 第５図（ａ） 第５図（ｂ）
フラットパッケージ搭載用のマウントパッドおよびパッ
ドの平面図、第３図ははんだペースト形成後のマウント
パッドおよびパッドの平面図、第参図はフラットパッケ
ージをはんだペースト形成後に搭載した状態の平面図、
第３図ωはフラットパッケージを回路基板上のマウント
パッドＫ １７７０−はんだ付けによシ実装した状態の
平面図で、■は断面図である。 ｌ・・・フラットパッケージ本体、コ・・・端子、３・
・・マウントパッド、≠・・・パッド、！・・・はんだ
ペースト、６・・・固体化したはんだ 第１図 第２図 第３図 第４図 第５図（ａ） 第５図（ｂ）
Claims (1)
- 回路基板上に４辺に端子を有するフラットパッケージ
搭載用のマウントパッドを設け、かつ４辺のマウントパ
ッドで囲まれた回路基板上に電気的接続を有しないパッ
ドを設け、はんだ材料を前記マウントパッドおよび前記
電気的接続を有しないパッドに形成後、フラットパッケ
ージの端子を前記はんだ材料の上に配置し、リフローは
んだ付け法により前記フラットパッケージの端子と回路
基板上の前記マウントパッドをはんだ接続することを特
徴としたフラットパッケージの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299885A JPS61251198A (ja) | 1985-04-30 | 1985-04-30 | フラツトパツケ−ジの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9299885A JPS61251198A (ja) | 1985-04-30 | 1985-04-30 | フラツトパツケ−ジの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61251198A true JPS61251198A (ja) | 1986-11-08 |
Family
ID=14070029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9299885A Pending JPS61251198A (ja) | 1985-04-30 | 1985-04-30 | フラツトパツケ−ジの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61251198A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007268613A (ja) * | 2006-03-06 | 2007-10-18 | Qimonda Ag | 拡散はんだ付け方法 |
-
1985
- 1985-04-30 JP JP9299885A patent/JPS61251198A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007268613A (ja) * | 2006-03-06 | 2007-10-18 | Qimonda Ag | 拡散はんだ付け方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06268101A (ja) | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 | |
| JPS61251198A (ja) | フラツトパツケ−ジの実装方法 | |
| JPS61237454A (ja) | 電子部品 | |
| JPS62160290A (ja) | 半田マスク | |
| JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JPS63248155A (ja) | 半導体装置 | |
| JP4132124B2 (ja) | 半導体装置の構造 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JPH0590984U (ja) | 印刷回路基板 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPS59217389A (ja) | 電子部品の接続方法 | |
| JPS61198740A (ja) | 厚膜回路基板 | |
| JPH04368196A (ja) | プリント基板 | |
| JPS61102797A (ja) | 半田パツドの印刷方法 | |
| JPH03269962A (ja) | 電気的接続部材の製造方法 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPS6272133A (ja) | チツプキヤリア | |
| JPS61150398A (ja) | フラツトパツケ−ジの半田付け方法およびそのためのマスク板 | |
| JPS59218797A (ja) | 印刷配線回路装置 | |
| JPS61267395A (ja) | フラツトパツケ−ジ形ｉｃの半田付け方法 | |
| JPH03116745A (ja) | 樹脂封止型半導体装置 | |
| JPS5999791A (ja) | チツプキヤリヤパツケ−ジの半田付け方法 | |
| JPS6286792A (ja) | 混成集積回路 | |
| JPS63258026A (ja) | ダイボンデイング方法 |