JPH03116745A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH03116745A
JPH03116745A JP25430189A JP25430189A JPH03116745A JP H03116745 A JPH03116745 A JP H03116745A JP 25430189 A JP25430189 A JP 25430189A JP 25430189 A JP25430189 A JP 25430189A JP H03116745 A JPH03116745 A JP H03116745A
Authority
JP
Japan
Prior art keywords
wirings
semiconductor element
resin
semiconductor device
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25430189A
Other languages
English (en)
Inventor
Kaoru Sonobe
薫 園部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25430189A priority Critical patent/JPH03116745A/ja
Publication of JPH03116745A publication Critical patent/JPH03116745A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を樹脂封止してなる樹脂封止型半導
体装置に関する。
〔従来の技術〕
従来、この種の樹脂封止型半導体装置は、第3図(a)
、 (b)に示すように半導体素子lをリードフレーム
の半導体素子搭載台部16に銀ペースト等により固着し
た後、金線17により半導体素子lの電極18と外部導
出リード6とを結線し、エポキシ樹脂13により樹脂封
止していた。
〔発明が解決しようとする課題〕
上述した従来の樹脂封止型半導体装置は、0.125〜
0、25 mm程度の厚さを有する金属板をプレス加工
あるいはエツチング加工することによりその内部リード
パターンを形成していたが、半導体装置の多ピン化に伴
ないリードパターンのリード幅をより細く形成する必要
がでてきた。しかじから、従来方式のリードフレームで
は、内部リードピッチはリードフレーム板厚の80%程
度迄しかリードを細く加工することができず、半導体素
子のサイズが小さくかつ多ピンのものについては対応が
とれないという欠点を有していた。
また、半導体素子の電極パッドピッチがより小さくなり
100μm前後になると、従来のワイヤーポンディング
では半導体素子の電極パッドと内部リードとのボンディ
ングが困難になってしまうという問題を有していた。
〔課題を解決するための手段〕
本発明の樹脂封止型半導体装置は、半導体素子をリード
フレーム上に搭載して樹脂封止してなる樹脂封止型半導
体装置において、前記半導体素子がプリント配線を有す
る基板を介してリードフレーム上に搭載され、かつ前記
半導体素子の電極パッドと前記プリント配線の一方の端
部電極が直接重なるように接合され、さらに、前記プリ
ント配線の他方の端部電極が前記リードフレームの外部
導出リードと接続された構造を有することを特徴とする
〔実施例〕
次に、本発明について図面を参照して説明する。
FA1図(a)は本発明の一実施例の半導体装置の封止
樹脂を透視して見た平面図、第1図(b)は第1図(a
)のx−x’線における断面図である。本実施例の半導
体装置は、半導体素子1がプリント配線を有する基板2
上に半田バンブ等を介して接合されている。プリント配
線10の一方の端部電極と半導体素子1の電極パッドと
が直接重なるように半田バンプ等を介して接合されてい
る。また基板2は、はぼ同サイズの基板パッド3と接着
剤により固若されている。プリント配線10の他方の端
部電極と外部リード6は金線等の金属細線によりワイヤ
ーポンディングにより接続されている。
プリント配線のピッチは100〜120μm程度に加工
可能なため、従来のリードフレームタイツのリードピッ
チ220〜240μmよりも約2倍に配線密度を高くす
ることができる。
第2図(a)は本発明の他の実施例の半導体装置の封止
樹脂を透視して見た平面図、第2図(b)は第2図(a
)のx−x’線における断面図である。
外部リード6はプリント配線基板2に半田等で直線接続
され、プリント配線基板2の内部を配線が通り半導体素
子1の電極パッド8と電気的接続を得ることができる。
この実施例はプリント配線基板2と外部リード6とを金
属細線でワイヤボンディングする必要がなく、安定した
接続を得ることができるという利点がある。
〔発明の効果〕
以上説明したように本発明は、半導体素子をプリント配
線を有する基板上に搭載することにより、従来のリード
フレーム方式よりさらに内部リードピッチを小さくする
ことができ、かつプリント配線の一方の端部電極と半導
体素子の電極パッドを直接重なるように接合したため、
半導体素子の電極パッドピッチの縮小化に対しても対応
可能となり比較的サイズの小さい半導体素子の多ピン化
が実現できるという効果がある。
【図面の簡単な説明】
第114(a)は本発明の一実施例の半導体装置の封止
樹脂を透視して見た平面図、第1図Cb)は第1図(a
)のx−x’線における断面図、第2図(a)は本発明
の他の実施例の半導体装置の封止樹脂を透視して見た平
面図、第2図(b)は第2図(a)のx−x’線におけ
る断面図、第3図(a)は従来の半導体装置の封止樹脂
を透視して見た平面図、第3図(b)は第3図(a)の
x−x’線における断面図である。 1・・・・・・半導体素子、2・・・・・・基板、3・
・・・・・基板パッド、4・・・・・・吊りリード、5
・・・・・・内部リード、6・・・・・・外部リード、
7・・・・・・タイバー 8・・・・・・電極パッド、
9・・・・・・バンブ、10・・・・・・プリント配線
、11・・・・・・バンブ、12・・・・・・ボンディ
ング°ワイヤー13・・・・・・樹脂封止部、14・・
・・・・リードフレーム外枠、15・・・・・・リード
フレーム吊りリード、16・・・・・・台部、17・・
・・・・金線、18・・・・・・電極。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子をリードフレーム上に搭載して樹脂封止して
    なる樹脂封止型半導体装置において、前記半導体素子が
    プリント配線を有する基板を介してリードフレーム上に
    搭載され、かつ前記半導体素子の電極パッドと前記プリ
    ント配線の一方の端部電極が直接重なるように接合され
    、さらに、前記プリント配線の他方の端部電極が前記リ
    ードフレームの外部導出リードと接続された構造を有す
    ることを特徴とする樹脂封止型半導体装置。
JP25430189A 1989-09-28 1989-09-28 樹脂封止型半導体装置 Pending JPH03116745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25430189A JPH03116745A (ja) 1989-09-28 1989-09-28 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25430189A JPH03116745A (ja) 1989-09-28 1989-09-28 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH03116745A true JPH03116745A (ja) 1991-05-17

Family

ID=17263084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25430189A Pending JPH03116745A (ja) 1989-09-28 1989-09-28 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH03116745A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161814B1 (ko) * 2009-06-15 2012-07-03 주식회사 성훈이엔지 가로등 기초

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161814B1 (ko) * 2009-06-15 2012-07-03 주식회사 성훈이엔지 가로등 기초

Similar Documents

Publication Publication Date Title
US20020135049A1 (en) Electronic package with surface-mountable device built therein
KR100804341B1 (ko) 반도체장치 및 그 제조방법
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JPH03116745A (ja) 樹脂封止型半導体装置
JPH04144269A (ja) 混成集積回路装置
JPH034543A (ja) 半導体装置
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JP2737332B2 (ja) 集積回路装置
JP2817425B2 (ja) 半導体装置の実装方法
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPS6276661A (ja) 樹脂封止型半導体装置
JP3830640B2 (ja) リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH04192450A (ja) 複合リードフレーム
JPH04119653A (ja) 集積回路素子
JPH1022329A (ja) 半導体装置
JPS6060743A (ja) リ−ドフレ−ム
JPS63141329A (ja) Icパツケ−ジ
JPH04107832U (ja) 半導体装置
JPH08250649A (ja) 半導体装置
JPH0388358A (ja) 半導体装置