JPS5999791A - チツプキヤリヤパツケ−ジの半田付け方法 - Google Patents

チツプキヤリヤパツケ−ジの半田付け方法

Info

Publication number
JPS5999791A
JPS5999791A JP21026882A JP21026882A JPS5999791A JP S5999791 A JPS5999791 A JP S5999791A JP 21026882 A JP21026882 A JP 21026882A JP 21026882 A JP21026882 A JP 21026882A JP S5999791 A JPS5999791 A JP S5999791A
Authority
JP
Japan
Prior art keywords
chip carrier
carrier package
circuit board
solder
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21026882A
Other languages
English (en)
Inventor
久徳 照義
杉木 広安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21026882A priority Critical patent/JPS5999791A/ja
Publication of JPS5999791A publication Critical patent/JPS5999791A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野  ・ 本発明は、チップキャ・リヤパッケージの半田付は方法
に係り、とくに回路基板に搭載するチップキャリヤパッ
ケージに予備半田を行うチップ午ヤリャパッケージの半
田付は方法に関するものである。
(b)  従来技術と問題点 従来チップキャリヤパッケージの半田付は方法は、該チ
ップキャリヤを搭載する回路基板上のチップキャ□リヤ
パッケージ搭載部分に該チップキャリヤパッケージの端
子に対応するパターンをスクリーン印刷法によってハン
ダペーストを印刷しておき、該ハンダペースト上に前記
チップキャリヤバッグ・−ジを搭載して半田付けが行わ
れていた。。
このよりなチップキャリヤパッケージの半田付は方法を
第1図に示し、(8月よチップ中、、、ヤリャパッケー
ジの斜視図、(b)は回路基板の要部斜視図、(C)は
チップキャリヤパッケージを実□装した斜視図であって
、1は周囲に複数の端子を具備してなるチップキャリヤ
バ・ツ・ケージ、2はパターン21を形成してなる回路
基板、3はバタン−21上に印刷したハンダクリーム、
4は散乱した半田粒残渣である8回路基板2の所定位置
に形成してなるパターン21上にハンダクリーム3をス
クリーン印刷法により印刷い該ハンダクリーム3上にチ
ップキャリヤパッケージlを載置した状態で、前記回路
基板を熱板またはトンイ・ル炉等でリフローソルダリン
グするか、または回路基板2上にチップキャリヤパッケ
ージ1を紫外線硬化形接着剤等で固定しておき、ディン
ブソルダリングする方法がとられている。ところが前者
はet’> l ml (c)に示すようにチップキャ
リヤパッケージ1の下面あるいは近辺に半田粒残渣が散
乱し、後者は半田ブリッジ等が発生するというそれぞれ
問題点があった。。
(c)  発明の目的 本発明は、上記従来の問題点に鑑み、回路基板にチップ
キャリヤパッケージを搭載するに先立ち、該チップキャ
リヤパッケージの端子に予価半田を行なって半田付けす
るようにしたチップキャリヤパッケージの半田付は方法
を提供することを目的とするものである。
(Φ 発明の構成 回路基板にチップキャリヤパッケージを半田付けする工
程における前記チップキャリヤパッケージ等信半田付け
する方法であって、前記回路基板上にチップギャリ文パ
ッケージを搭載するに先立ち、半田が伺着し難い部材か
らなる基板上に前記チップキャリヤパッケージの端子に
対応するパターンの半田クリーム層をスクリーン印刷法
により形成し、該基板に形成したパターン上に前記チッ
プキャリヤパッケージを載置して熱板またはトンネル炉
によりチップキャリヤパッケージの端子に予備半田を付
着せしめ、該チップキャリヤパッケージを前記回路基板
−Lに載置して接着するようにしたことによって達成さ
れる。
(e)  発明の実施例 以下図面を参照しながら本発明に係るチップキャリヤパ
ッケージの半田付は方法の実施例について詳細に説明す
る。
第2図は本発明の一実施例を説明するための(a)はチ
ップキャリヤパッケージの斜視図、(b)は半田の付着
し難い基板上に半田クリームを印刷した斜視図、(C)
は予備半田したチップキャリヤパッケージの斜視図、(
d)は回路基板の斜視図、 (e月よ回路基板上にチッ
プキャリヤパッケージを実装した斜視図であって、削口
と同等の部分については同一符号を付しており、5は半
田の付着し難い部材たとえばアルミ板等からなる基板、
6は基板5上に印刷した半田クリーム、7は予備半田7
1を行なったチップキャリヤパッケージ、8は半田残渣
である。
チップキャリヤパッケージ1を回路基板2に搭載するに
先立ち、半田の付着し7難い部材たとえばアルミ板等か
らなる基板5上に前記チップキャリヤパッケージ1の端
子パターンに対応する形状のハンダクリーム6をスクリ
ーン印刷法により形成し、該基板5上に形成したパター
ンの半田クリーム6上に前記チップキャリヤパッケージ
1を載置した該基板5を図示しない熱板またはトンネル
炉で加熱して前記基板5上の半田クリーム6を溶融する
と、該溶融した半田クリーム6はアルミ板等からなる基
板5には付着せず、載置したチップキャリヤパッケージ
1の端子に付着する。そしてこのままのゼ(態で除冷す
ると前記チップキャリヤパッケージlの端子11および
該端子j1の下面に予備半田が付着したチップキャリヤ
パッケージ7が形成される。この予備半田を行なっ宅チ
ップキャリャハッグージ7を回路基板2上に形成したパ
ターン21に該チップキャリヤパッケージ7の端子が合
致するように載置して、トンネル炉または熱板で前記チ
ップキャリヤパッケージ7に(=J着した半田残渣8を
溶融して回路基板2のパターン21と接着して除冷すれ
ばよい。
なお、本実施例では半田付けし難い基板5をアルミ板に
ついて説明したが、アルミ板に限らず、アルミナ板その
他であっても構わない。
(f)  発明の効果 以上の説明から明らかなように、本発明に係るチップキ
ャリヤパッケージの半田付は方法によれば、従来の半田
付は方法にくらべて半田粒残渣の散乱および半田ブリッ
ジ等の障害が発生するおそれが無くなり、接合が確実に
行えるので、信頼性の向上に寄与するところが大である
【図面の簡単な説明】
第1図は従来のチップキャリヤパッケージの半田付は方
法を説明するための、(a)はチップキャリヤパッケー
ジの斜視図、(b)は回路基板の要部斜視図、(c)は
チップキャリヤパッケージを実装した斜視図、第2図は
本発明に係るチップキャリヤバラ予備半田したチップキ
ャリヤパッケージの斜視図。 (d)は回路基板の斜視図、(e)はチップキャリヤパ
ッケージを実装した斜視図である。。 図において、1および7はチップキャリヤパッケージ、
2は回路基板、3および6は半田クリーム、4は半田粒
残渣、5は基板、8は半田残渣。 11および71 let giM子、21はパターンを
それぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 回路基板にチップキャリヤパッケージを半田付けする工
    程における前記チップキャリヤパッケージに予備半田付
    けする方法であって、前記回路基板上にチップキャリヤ
    パッケージを搭載するに先立ち、半田が付着し難い部材
    からなる基板上に前記チップキャリヤパッケージの端子
    に対応するパターンの半田クリーム層をスクリーン印刷
    法により形成し、該基板に形成したパターン上に前記チ
    ップキャリヤパッケージを載置して熱板またはトンイ・
    ル炉によりチップ+ヤリャパッケージの端子に予備半田
    を付着せしめ、該チップキャリヤパッケージを前記回路
    基板上に載置して接着するようにしたことを特徴とする
    チップキャリヤパッケージの半田付は方法。
JP21026882A 1982-11-29 1982-11-29 チツプキヤリヤパツケ−ジの半田付け方法 Pending JPS5999791A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21026882A JPS5999791A (ja) 1982-11-29 1982-11-29 チツプキヤリヤパツケ−ジの半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21026882A JPS5999791A (ja) 1982-11-29 1982-11-29 チツプキヤリヤパツケ−ジの半田付け方法

Publications (1)

Publication Number Publication Date
JPS5999791A true JPS5999791A (ja) 1984-06-08

Family

ID=16586573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21026882A Pending JPS5999791A (ja) 1982-11-29 1982-11-29 チツプキヤリヤパツケ−ジの半田付け方法

Country Status (1)

Country Link
JP (1) JPS5999791A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9908362B2 (en) 2015-08-04 2018-03-06 Tokiwa Corporation Liquid applying container

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9908362B2 (en) 2015-08-04 2018-03-06 Tokiwa Corporation Liquid applying container

Similar Documents

Publication Publication Date Title
JP2570628B2 (ja) 半導体パッケージおよびその製造方法
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
JPS5999791A (ja) チツプキヤリヤパツケ−ジの半田付け方法
JPH06168982A (ja) フリップチップ実装構造
JP2646688B2 (ja) 電子部品の半田付け方法
JP3240687B2 (ja) 電子部品の実装方法
JPS61290799A (ja) 電子部品の製造方法
JP3627450B2 (ja) 電子部品の実装方法
JPS6030195A (ja) リ−ド接続方法
JPS5999792A (ja) 予備半田後の半田面の半田量規制方法
JPS61287197A (ja) 電子部品の製造方法
JPS61172395A (ja) 電子部品取付方法
JP2642175B2 (ja) 基板に対する電子部品の半田付け実装方法
JPS634690A (ja) 厚膜混成集積回路基板
JP2543858Y2 (ja) プリント基板
JPS59188996A (ja) 電子部品の実装方法
JP3223592B2 (ja) 基板上でのバンプ電極の形成方法
JP3303678B2 (ja) チップの実装方法
JPH0435917B2 (ja)
JPS5921093A (ja) リ−ドレスチツプキヤリアの取付方法
JPH04271190A (ja) 表面実装型半導体装置の実装方法
JPS61239697A (ja) 印刷配線板への部品実装方法
JPH11150346A (ja) 配線基板
JPH06310841A (ja) パワー型パッケージ部品の搭載に好適なパッド部を備えたプリント配線板とその実装方法
JPH0344945A (ja) 半導体装置の実装体およびその実装方法