JP2007268613A - 拡散はんだ付け方法 - Google Patents

拡散はんだ付け方法 Download PDF

Info

Publication number
JP2007268613A
JP2007268613A JP2007055468A JP2007055468A JP2007268613A JP 2007268613 A JP2007268613 A JP 2007268613A JP 2007055468 A JP2007055468 A JP 2007055468A JP 2007055468 A JP2007055468 A JP 2007055468A JP 2007268613 A JP2007268613 A JP 2007268613A
Authority
JP
Japan
Prior art keywords
pad
solder
layer
metal layer
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007055468A
Other languages
English (en)
Inventor
Holger Hubner
ホルガー,ヒュブナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2007268613A publication Critical patent/JP2007268613A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/008Soldering within a furnace
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81143Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8181Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8182Diffusion bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8182Diffusion bonding
    • H01L2224/81825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/048Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】拡散はんだ付けプロセスを用いて少なくとも2つの金属層を接続させる金属層の接続方法であって、金属層に加えられる外部力を用いずに、金属層が自己整合する接続方法を提供する。
【解決手段】拡散はんだ付けプロセスの前に、後に接続される金属層2、11がそれぞれはんだ層3、12によってめっきされていることを特徴とする。
【選択図】図2

Description

発明の詳細な説明
〔技術分野〕
本発明は、拡散はんだ付けプロセスを用いた金属層の接続方法に関するものである。
〔発明の背景〕
固体液体相互拡散ボンディングとしても知られている拡散はんだ付けとは、等温凝固の原理に基づく鉛フリーの配線技術のことである。2つの高融点金属層間または基板間に位置する低融点はんだ層を加熱し、急速に反応させて、上記低融点はんだよりも融点が高い金属間化合物を形成する。
図1は、従来の拡散はんだ付けプロセスを用いた2つの金属層の接続を示している。上部チップ10の活性主領域が、下部ウェハー1上に位置している。あるいは、下部ウェハー1または基板に、複数の上部チップ10を配置することができる。下部ウェハー1には、パターニングされた金属層2が配置されており、上部チップ10には、通常対称的にパターニングされた他の金属層11が配置されている。上記金属層2、11は銅からなり、それらの厚さは1〜5μmである。上部チップ10の金属層11に沿って、薄いはんだ層12が形成されている。このはんだ層12は、通常、スズまたはスズと銀との合金からなり、上記はんだ層の厚さは0.5〜3μmである。金属層2、11、および、はんだ層12の全体の厚さは、通常、10μm未満である。ボンディングワイヤ、伝導性の接着剤、または、はんだボール、といった他の接続方法に比べて、上記金属層の厚さが薄いので、上記金属層2、11を1μmの範囲内にパターニングできる。この繊細なパターニングにより、拡散はんだ付けを用いてチップを非常に高い配線密度で配線することができる。
電気的接続を形成するために、上部チップ10を、配置手段を用いて下部ウェハー1上に配置し、接着剤によって所定の位置に固定する。次に、下部ウェハー1をはんだ付け炉に配置し、はんだ層12のはんだが融解するまで加熱する。はんだ付けを行っている間、上部チップ10を、耐温マット20を用いて下部ウェハー1に押圧する。融解されたはんだが下部ウェハー1の金属層2を十分に濡らすには、約3バールの圧力が必要である。また、耐温マット20の圧力により、融解されたはんだの中に窪みが形成されないようにする。
上記耐温マット20の圧力により、上部チップ10は所定の位置に固定される。これにより、上記上部チップは、それ自体、はんだ付けプロセス中に融解されたはんだの表面張力によって自己整合できなくなる。自己整合できないので、位置調整精度の高い配置手段を用いる必要がある。しかし、高精度の配置手段のコストが高いだけでなく、処理速度が遅いので、製造処理量が少ない。正確に位置調整できた場合でさえ、耐温マット20が、上部チップ10の横変位を引き起こすこともある。これは、はんだ付けプロセス中に、上記耐熱マット20が熱膨張するからである。上部チップ10と下部ウェハー1との間の横変位が大きい場合、上記はんだは、向かい側の金属層2の一部とのみ反応する。この場合、金属層2の側壁は、銅層2と下のアルミニウムパッドとを隔てている拡散障壁が破損され、かつ、銅とアルミニウムとの界面での腐食の問題が生じる程に深く、合金化されてしまう。
下部ウェハー1および上部チップ10に圧力を加えた場合の他の不都合が、融解されたはんだ12への圧力によって、はんだ12の蒸発速度が上がり、これにより、薄いはんだ層が、金属層パターン間の隙間に堆積される点である。この堆積されたはんだ層の抵抗は、通常、1〜10kΩであり、これにより、漏れ電流が数mAになる。これに対して、外部圧力をかけない拡散はんだ付けプロセスの漏れ電流は、pA程度である。
上部チップ10を下部ウェハー1に押圧するために耐温マット20を用いるさらに他の不都合が、はんだ12への圧力が上部チップ10の厚さによって決まるという点である。同じ工程においていくつかの上部チップ10をはんだ付けする必要がある場合、上部チップ10が厚ければ、上記チップのはんだの一部が、圧力が高いために押しつぶされる。一方、上部チップ10が薄ければ、濡れが不十分であり窪みがあることにより、接続の質が悪くなってしまう。なお、はんだ12への圧力は、金属層11のパターンの面積と、上部チップの面積との比率によっても決まる。これにより、金属被覆部とチップ面積との面積比率が異なっている上部チップ10の場合でも、同じことが言える。
これらの問題に対する解決策が、耐温マット20を除去し、各上部チップ10にばねを使用することである。このばねにより、上部チップ10の少なくともわずかな横への動きが可能になり、したがって、はんだ付けプロセス中のわずかな自己整合が可能になる。しかし、各上部チップにばねを供給し、上記ばねを異なる高さに調整し、金属層のパターンとチップ面積との比率を変えることは、複雑であり、コストがかかる。さらに、上記圧力のゆえに、上記はんだの蒸発速度は依然として速く、それによって、堆積されたはんだ層を介して漏れが生じてしまう。
上述の不都合のゆえに、外部圧力をかける必要のない、拡散はんだ付けを用いることが好ましい。実験により、窪みの形成がはんだの体積によって決まるということが分かった。大きい拡散はんだ付け接合部の場合は、融解されたはんだが反応して金属間化合物が形成されることによって、はんだの体積が低減される。外部圧力を用いないため、上記の融解されたはんだは、結果として生じた窪みへ押圧されない。これに対して、小さな拡散はんだ接合部は、外部圧力をかけずに形成され、それでもなお、非常に小さな窪みのみを有している。したがって基本的に、小さなはんだ付け接合部に外部圧力をかけずに、拡散はんだ付け方法を用いることができる。
しかし、上記拡散はんだ付けプロセスには体積の小さいはんだを用いるので、上部チップ10の自己整合はなおも生じない。体積の大きいはんだ(例えば、表面実装された装置(SMD)またはフリップチップアセンブリ。ここでは、直径が60〜100μmのはんだボールを用いる)に関して、はんだの凝固は、上記接合部を冷却して初めて生じる。上記はんだを、上部チップ10が所望の位置に移動するまで、融解された状態にしておくことができる。しかし、拡散はんだ付けに関して、全てのはんだが反応して金属間化合物が形成されたとき、上記はんだ付けの温度で凝固が生じる。このはんだの体積が小さいので、凝固は数十分の一秒でしか起こらない。このことが、上部チップ10が機械的に自己整合するための十分な時間を有していないことを意味する場合もあるため、時間が制限されていることにより、他の問題が生じる。融解されたはんだ12は、下部ウェハー1の金属層2を濡らす必要がある。このことは、上記はんだが上記金属層と反応して金属間化合物を形成する前に行われる。濡れプロセスは、常に、例えば酸化物が存在することにより、動力学的に抑制される。これにより、融解されたはんだは金属層を、即座にではなく、ある速度で濡らす。表面実装された装置またはフリップチップアセンブリにおいて用いられるはんだの体積がより大きい場合、冷却によって凝固するまでの時間は、金属層を完全に濡らすには十分に長い。これに対して、圧力を加えない拡散はんだ付け接合部は、金属層を完全に濡らす前に凝固する。結果として、表面張力によって自己整合が生じないので、融解されたはんだの縁部には凹凸ができる。基本的に、自己整合は、はんだの体積が大きくなることによって得られる場合がある。しかし、その場合、拡散はんだ付け接合部における完全に合金化された接触部に特有の特性(例えば、融点が高い、または、電子の移動抵抗率が高い)は失われる。
〔発明の概要〕
したがって、本発明の目的は、拡散はんだ付けプロセスを用いて少なくとも2つの金属層を接続させる金属層の接続方法であって、上記金属層に加えられる外部力を用いずに、上記金属層が自己整合する接続方法を提供することにある。同時に、上記金属層が、上記融解されたはんだによってよく濡らされる必要があり、上記融解されたはんだを十分に窪みのないようにする必要がある。
結果的に、本発明の一局面では、拡散はんだ付けプロセスを用いて少なくとも2つの金属層を接続させる金属層の接続方法であって、上記拡散はんだ付けプロセスを実行する前に、後に接続されるそれぞれの上記金属層をそれぞれのはんだ層でめっきする工程を含むことを特徴とする金属層の接続方法を提供している。上記金属層の両方ともはんだ層によってめっきされているため、上記融解されたはんだは上記金属層を濡らさなくてもよい。上記金属層はすでにはんだに覆われているため、濡れが酸化物の存在によって妨げられることがない。
具体的には、上記拡散はんだ付けプロセス中に、両方の上記金属層は、上記金属層を接合する上記融解されたはんだ中の表面張力によって互いに自己整合する。上記自己整合は、両方の金属層を、上記融解されたはんだの表面積が最小になるような位置に互いに移動させる力に起因する。これにより、精度が低く、処理能力が高い、配置手段を使用することができる。
本発明は、拡散はんだ付けプロセスを用いて少なくとも2つの金属層を接続させる機械的接続であって、後に接続される上記金属層がそれぞれはんだ層によってめっきされることを特徴とする機械的接続をも提供している。
本発明の他の局面および特徴は、添付図面およびそれに伴う書面説明で明白になるであろう。
〔図面の簡単な説明〕
本発明について、添付図面を参照しながら詳述する。
図1は、従来の拡散はんだ付けプロセスを用いた2つの金属層の接続を示す図である。
図2は、本発明の模式的な一実施形態にかかる拡散はんだ付けプロセスを用いた2つの金属層の接続を示す図である。
図3は、拡散はんだ付けプロセスを用いて2つの金属層を接続するための本発明の方法を示す流れ図である。
図4は、第1パッドおよび第2パッドを備えた本発明の第1実施形態を示す平面図である。
図5は、所定のはんだの厚さが変位することにより直径の異なるパッドに作用する力を示すグラフである。
図6は、第1パッドおよび第2パッドを備えた本発明の第2実施形態を示す平面図である。
〔好適な実施形態の説明〕
以下に、本発明について図面を参照しながら詳述する。
図2は、下部ウェハー1および上部チップ10の側面図を示している。下部ウェハー1は、他のチップであってもよく、上記下部ウェハー1上には、複数の上部チップ10が配置されていてもよい。下部ウェハー1には、金属層2が配置されている。金属層2上に配置されているのは、はんだ層3である。上記はんだ層は、金属層2と同様にパターニングされている。上部チップ10に沿って配置されているのは、金属層11であり、それに沿って、他のはんだ層12が配置されている。上記はんだ層12は、金属層11と同様にパターニングされており、下部ウェハー1のはんだ層3および金属層2のパターニングと対称的になっている。上記パターンは、下部ウェハー1および上部チップ10の構造に接続するパッドを構成している。金属層2、11は銅から形成されているが、他の金属を使用してもよい。はんだ層3、12は、スズ(Sn)または銀とスズとの合金(Ag‐Sn)から形成されているが、他の金属および他の合金でもよい。図1とは対照的に、金属層2、11の両方とも、はんだ層3、12がめっきされている。さらに、はんだ付けプロセス中、上部チップ10に外部機械力を加えるための耐温マット20を用いない。
金属層2の側壁は、図示したように、非湿潤性の層4によって覆われている。上記非湿潤性の層は、融解されたはんだが金属層2の側壁に付着しないようにするために用いられる。非湿潤性の層4は存在してもしなくてもよく、上部チップ10の金属層11の側壁に存在していてもよい。
図2にさらに示したように、上部チップ10の金属層10とはんだ層12との間に、拡散障壁層13が位置していてもよい。ここでも、この拡散障壁層13は存在してもしなくてもよく、下部ウェハー1の金属層2とはんだ層3との間に位置していてもよい。拡散障壁層13を、ニッケル、タングステン、または、チタンから形成でき、この層を用いて、加熱時に、上記はんだが金属層に拡散する速度を低減することができる。このようにして、下部ウェハー1上で上部チップ10を自己整合するために、および、拡散はんだ付け接合部の凝固が生じる前に、はんだ層3、12を濡らすために必要な時間を長くすることができる。
図2にさらに示すように、金属層11のパッド間に水平化素子14が配置されている。水平化素子14は、存在してもしなくてもよく、下部ウェハー1の金属層2のパターンの側壁間に配置されていてもよい。水平化素子14の目的は、横方向の位置調整が上記パッド間の隙間よりも広い場合、下部ウェハー1のパッドを上部チップ10のパッドと連結せずに精度の低い配置手段を使用することを可能にするということである。水平化素子14は、位置調整精度よりも広い間隔で隔てられたパッド間にのみ配置される必要がある。短絡を防止するために、水平化素子14は、電気的に絶縁性である必要があり、上記パッドのはんだが水平化素子に付着して、パッド間を結合することのないように、上記融解されたはんだによって濡れないものである必要がある。
本発明の拡散はんだ付け方法には、いくつかの利点がある。自己整合するので、金属層2のパッドと金属層11のパッドとの間の横変位は非常にわずかである。これにより、浮遊容量の値が同じになり、設計パラメータの変化量をよりわずかすることができる。さらに、パッド間の平均的な横間隔が広くなることにより、電気強度が高くなり、パッドの絶縁性が上がる。他の利点は、厚さの異なる上部チップ10と、さらには受動素子とを、同じ拡散はんだ付け工程においてはんだ付けできる点である。形成された金属間化合物の融点が高いので、一連の拡散はんだ付け工程を行うことも可能である。さらに、上部チップ10に圧力を加える必要がないので、本発明を用いて、通常圧力が加えられることにより湾曲または破損するであろう薄いチップを、拡散はんだ付けできる。最後に、上記はんだのはんだ蒸発速度は下がり、漏れ電流がよりわずかに生じる。
図3は、拡散はんだ付けプロセスを用いて2つの金属層を接続するための、本発明の方法を示す流れ図である。図示するために、上記金属層が、図2に示したようにキャリアとして用いられている下部ウェハー1および上部チップ10に沿って位置していると仮定する。しかし、当業者は、他の配置を用いるために、上記方法を適用または変更できる。
工程Aでは、金属層2、11およびはんだ層3、12を下部ウェハー1および上部チップ10に配置し、パターニングする。上記層を、上記パターニングをリソグラフィによって実行している間に、電気めっきをする種層をスパッタすることによって、堆積してもよい。
工程Bでは、蟻酸を20〜100mbarの分圧にして、はんだの融点よりもほんのわずかに低い温度で、2〜3分の間、はんだ層3、12のガスを抜く。その代わりに、または、これに加えて、このガス抜き工程を工程Fにおいて行ってもよい。上記ガス抜き工程を工程Bにおいて(つまり、工程Cにおいて上部チップ10を下部ウェハー1に配置する前に)行う場合、はんだ層3、12の表面に接近しやすい。上記ガス抜き工程を、上記はんだ付け炉よりも、例えば加熱に必要な時間に関してガス抜きにより適した炉において、行ってもよい。しかし、上記はんだ付け炉において工程Bを行う利点は、下部ウェハー1および上部チップ10をガス抜き炉からはんだ付け炉に搬送する必要がないという点である。
工程Cでは、上部チップ10を下部ウェハー1上に配置する。上部チップ10を、接着剤によって下部ウェハー1に固定してもよい。次に、下部ウェハー1をはんだ付け炉の中に配置する。
相互に代替可能な工程D、Eでは、はんだ層3、12に沿った表面酸化物を除去する。この洗浄を、はんだ付け炉内で行ってもよい。上記洗浄は、下部ウェハー1のスズ3が上部チップ10のスズ12を濡らすために必要である。
工程Dでは、上記はんだ付け炉を窒素で充填することにより、不活性ガスの雰囲気が形成され、酸素が除去される。上記炉を、170℃に加熱し、蟻酸を添加する。
代わりの工程Eでは、はんだ付け炉内に真空を形成し、蟻酸を添加し、次に、170℃に加熱する。
これらの工程Dおよび工程Eを、上記はんだの融点(例えば、150℃〜200℃の温度)よりも低い温度で行う。選択されたこの温度は、工程Bのガス抜き用の温度よりも低い。上記蟻酸の分圧を20〜100mbarになるように選択し、上記洗浄を2〜3分間続ける。下部ウェハー1への上部チップ10の固定に用いられる接着剤は、加熱中に蒸発し、したがって、上部チップ10は、自己整合が生じるには十分自由に動くことができる。
工程Fは、工程Bと同じであり、工程Bをすでに実行した場合には実行してもしなくてもよい。工程Bを実行していない場合には、工程Fを実行してはんだ層3、12のガスを抜く必要がある。
実際にはんだ付けを行う前に、相互に代替可能な工程GまたはHを実行する。
工程Gでは、ガス状のフラックス材(例えば、原子状水素、分子状水素、一酸化炭素、アンモニア、または、蟻酸(H、H、CO、NH、CH)とともに不活性ガスを添加することにより、はんだ付け炉の圧力を上げる。圧力の上昇により、融解されたはんだの圧力が上がる。これにより、金属間化合物を形成するために体積が低減されることによって形成された窪みが圧縮され、はんだによって充填される。
代わりの工程Hでは、蟻酸の分圧が20〜100mbarである真空を、上記はんだ付け炉内に形成する。圧力が低減されたことにより、融解されたはんだ内の窪みが拡張し、破裂する。工程Hを、蟻酸を用いずに実行してもよい。これらの工程Gおよび工程Hは、融解されたはんだ内の窪みを低減し、金属層またははんだ層に存在している酸化物を除去することを目的としている。どの工程を用いるかは、接合部のはんだの体積に応じて決めてもよい。
工程Iでは、金属層2、11およびはんだ層3、12を、はんだの融点よりも高い温度(通常約250〜270℃)で加熱する。融解されたはんだ層3、12は、互いに濡らし合い、金属層2、11に拡散し、反応して金属間化合物を形成し、次に、凝固する。
金属層2およびはんだ層3だけでなく、金属層11およびはんだ層12においても形成されたパターンを用いて、電気的に接続するためのパッドを形成することができる。これらのパッドは、次に、下部ウェハー1または上部チップ10の接触部同士を接続する。
図4は、金属層2、11だけではなくはんだ層3、12をパターニングして、より大きな第2パッド31間に配置された小さい第1パッド30を形成する、第1実施形態を示す平面図である。第1パッド30の直径は30μm未満であり、第2パッド31の直径は30μmよりも長い。上記パッドの直径によって表面張力が決まり、静水圧は、融解されたはんだによって支持される。より小さい第1パッド30間の融解されたはんだは、より大きい第2パッド31間の融解されたはんだよりも球体を形成する傾向が大きい。第1パッド30および第2パッド31がそれぞれ対応する融解されたはんだの部分と接触している場合、第1パッド30は、したがって、金属層2、11を押し開ける傾向にあり、他方、第2パッド31は、上記金属層を離れないように保とうとする。金属層2、11を押し開ける力の合計が、上記金属層を離れないように保とうとする力の合計と同じである場合、これらの力の平衡が生じる。
図5は、上記パッド間の融解されたはんだの厚さをパッドの直径に応じて変えるために必要な力を示している。図示したのは、直径が10、20、50、100、200、500、1000μmであり、初めのはんだの厚さが3μmであるパッドに関する、mmごとの力である。直径の短いパッドに関して、はんだの厚さを変えるために、小さな力のみが必要であり、他方、直径がより長いパッドのはんだの厚さを変えるためには、大きな力が必要である。より大きな第2パッド31間の融解されたはんだは、より小さな第1パッド30間のはんだよりも剛性の高いばねを形成する。結果として、平衡状態でのはんだの厚さは、3μmよりもわずかに厚い程度であろう。これにより、第2パッドを用いて、第1パッド30間の融解されたはんだに圧力を加えることができるようになる。この圧力により窪みが減少するとともに、はんだの濡れ性が上がる。
図6は、金属層2、11だけではなくはんだ層3、12をもパターニングして、第1パッド30および第2パッド31を形成する、第2実施形態を示す平面図である。第2パッド31は長方形の形状をしており、第1パッド30は、上記第2パッド間に配置された円の形状をしている。長方形31が互いに直角に配置されているので、2方向の自己整合が実現される。下部ウェハー1または上部チップ10の接触部を接続するために他の配線面を用いる場合、長方形の第2パッド31が特に有効である。
図4および図6に示した実施形態を、第2パッド31を第1パッド30間に配置するように変更してもよい。いずれの場合にも、第1パッド30および第2パッド31の位置調整およびサイズを選択する。この選択を、金属層2、11に加える静水力が互いに平衡を保ち、互いに平行な金属層2、11の表面を位置あわせするように行う。結果として、金属層2と金属層11との間のはんだの厚さは、均一になる。第1パッド30間の間隔が、上記配置手段の位置調整精度よりも広い場合、向かい合うはんだ層2、11の上記第1パッド30同士が互いに接触していないということが予想しうる。この場合、より大きな第2パッド31の大きさを、向かい合う金属層2、11の少なくともいくつかの第2パッド31同士が互いに接触しており、上記第2パッドを用いて、融解されたはんだの表面張力によって自己整合を行うように、定め、配置できる。金属層2、11は、次に、所定の位置に移動する。これにより、上記第1パッド同士が初めに互いにずらしたとしても、上記第1パッド30も共にはんだ付けされる。
本発明が、上記したように従来の拡散はんだ付けプロセスに関する欠陥を克服する拡散はんだ付けプロセスによって、少なくとも2つの金属層を接続するための方法を対象にしていることが、認識される。特に、上記したように、金属層に加えられる外部力を用いずに、自己整合が改善される。
上記自己整合は、融解されたはんだの表面積が最小化されるような位置に金属層同士を互いに動かそうとする力よって生じる。これにより、精度が低く、処理能力が高い、配置手段を使用することができる。
具体的には、融解されたはんだの濡れ性が上がることにより、表面張力が増す。融解されたはんだがすでに金属層と接触している間、融解されたスズ同士が濡らしあわないということが、知られている。結果として、はんだ層がそれぞれめっきされた2つの金属層を拡散はんだ付けしようとしたとき、自己整合力は発生しない。はんだ付けプロセス中に自己整合を達成するために、上記融解されたはんだの濡れ性を上げる必要がある。
したがって、拡散はんだ付けプロセス中に、上記金属層に外部機械的な圧力を加えない。上記金属層は、自己整合できるように、横方向に自由に動くことができる。重力および大気圧を外部機械力であると見なさない。
上記はんだ層のはんだを、はんだの融点よりも高い温度で一度加熱するだけである。このことは、はんだボール接続方法またはフリップチップ接続方法とは対照的である。上記接続方法では、初めにはんだを加熱してはんだボールを形成し、次に、接合される部分同士を互いに接触部に配置した後再び加熱する方法である。本発明では、上記はんだを融点よりも高い温度で加熱するとき、上記はんだをスパッタおよび電気めっきによって形成する。これにより、上記はんだは上記金属層と反応し、金属間化合物を形成する。
上記はんだ層同士を接触させて配置し、それらを互いに位置あわせした後、上記はんだを加熱する。初めに、上記はんだ層同士を、配置手段によって互いにおおよそ位置あわせする。次に、融解されたはんだの表面張力に基づいて、上記自己整合によって正確な位置調整を実現する。
さらに、上記金属層の少なくとも1つとそのはんだ層との間に、拡散障壁層を配置する。上記拡散障壁層は、上記金属層への上記はんだの拡散の速度を低減し、したがって、上記反応の速度を低減して、金属間化合物を形成する。結果として、拡散はんだ付け接合部が凝固する前に、自己整合および濡れに、より多くの時間を使うことができる。
上記金属層を複数の適切な材料を用いて形成できるが、模式的な材料は、銅、銀、金、パラジウムの中の少なくとも1つを含んでいる。同様に、上記はんだ層を、スズ、銀、インジウム、ガリウム、ビスマス、金、銅の中の少なくとも1つから形成できる。
上記はんだ付けを行う前に、不活性ガス雰囲気下または真空において、蟻酸の分圧で上記はんだ層のガスを抜く。実験が示したことは、蟻酸を用いた上記ガス抜きは、はんだ層のスズが外部機械的な圧力を加えずにスズに濡らされるために必要である、ということである。このガス抜き工程は、通常、はんだの融点よりも低い温度で行われ、蟻酸の分圧は20〜100mbarである。上記ガス抜きは、一実施形態では、2〜3分の間行われる。
本発明では、上記拡散はんだ付けプロセス中に、上記金属層および上記はんだ層を、上記はんだ層の全てのはんだが融解された状態が少なくとも存在するような速度速度で加熱する。加熱速度が非常に遅い場合、はんだの中にはすでに金属層と反応し、金属間化合物を形成し、凝固して、これにより、自己整合できなくなるものもある。上記金属層およびはんだ層を、常圧より高い圧力下で、はんだの融点よりも高い温度で加熱する。上記金属層および上記はんだ層を、常圧より高い圧力下で加熱することにより、上記はんだ内の窪みの形成を低減できる。上記はんだ付け炉内の圧力は、上記融解されたはんだを等方性に圧縮して金属間化合物の形成によって窪みに押圧することにより、窪みの膨張を防止する。一局面では、上記雰囲気は、不活性ガス中のガス状のフラックス材を含んでいる。上記ガス状のフラックス材は、原子状水素、分子状水素、一酸化炭素、アンモニア、蟻酸の中の少なくとも1つである。上記不活性ガスは、窒素または他の酸素を含まない雰囲気であってもよい。
あるいは、上記金属層および上記はんだ層を、はんだの融点よりも高い温度で、蟻酸の分圧が20〜100mbarである真空において加熱する。真空において上記はんだを加熱することにより、上記融解されたはんだの窪みは拡張し、破裂する。このことは、上記はんだ付け炉の圧力が1バールよりも著しく低い場合にも当てはまる。
上記金属層をキャリアに配置し、パターニングすることにより、少なくとも1つのパッドを形成できる。上記はんだ層を各金属層と同じ形状にパターニングすることが好ましい。したがって、上記はんだ層および金属層を共にパターニングしてもよい。あるいは、上記はんだ層を各金属層とは異なる形状にパターニングしてもよい。上記金属層は、より大きなパッド(例えば、電磁シールドに用いられるパッド)を構成できる。かかる場合、上記はんだ層のパターンは、上記金属層により小さなパッドを構成し、上記金属層の位置あわせに用いられる。
上記はんだ層を、はんだレジストによってパターニングできる。上記はんだレジストを上記金属層に塗布し、パターニングする。金属層をめっきするとき、上記はんだ層は、上記はんだレジストによって覆われていない金属層の一部に形成されるだけである。拡散はんだ付けプロセス中、上記はんだレジストのパターンは、上記金属層のパターンの代わりに、上記融解されたはんだの形状を規定し、上記融解されたはんだの表面張力に基づく力を決定する。互いに面した上記金属層におけるはんだレジストのパターニングは、互いに対称的である。例えば、1つの金属層のはんだレジストによって形成された円に対応して、同じ位置および同じサイズで、向かい側の金属層のはんだレジストによって形成された円が存在している。
本発明の他の局面では、少なくとも1つのパッドの側壁は、上記融解されたはんだによって濡れない層によって、覆われている。この濡れない層により、上記融解されたはんだを金属層の上面に止め、これにより、パッド間の結合を回避する。互いに面した金属層のパッドは、互いに対称的に構成される。パッドが対称であることにより、自己整合力が上がり、より正確な位置あわせが可能になる。さらに、上記はんだは、上記向かい側の金属層を濡らすために拡散する必要がない。
上記パッドは、第1パッドおよび第2パッドの形状であってもよい。上記第2パッドの面積は、上記第1パッドの面積よりも広く、少なくとも2つの第2パッド間には、少なくとも1つの第1パッドが配置されている。あるいは、少なくとも2つの第1パッド間には、少なくとも1つの第2パッドが配置されている。上記融解されたはんだを濡らした後、上記金属層に静水力が作用する。上記静水力は、上記パッドの面積に応じて決まる。これにより、適切に位置調整された、サイズの異なるパッドを用いることができ、上記はんだの自己整合および濡れ性が改善される。上記第1パッドの直径は30μm未満であり、上記第2パッドの直径は30μmより大きい。
上記拡散はんだ付けプロセス中、上記第2パッドの静水圧を用いて、上記第1パッド間の融解されたはんだに圧力を加える。上記第2パッド間のはんだには有効な曲率が大きいため、より大きな第2パッドの静水圧は、より小さな第1パッドの平衡状態での静水圧よりも低い。同時に、上記より大きな第2パッド間のはんだの剛性は、上記より小さな第1パッド間のはんだの剛性よりも高い。結果として、上記第2パッドを用いて、これらの第1パッド間の融解されたはんだに圧力を加えることができる。
第1パッドを間に備えた上記第2パッドは、上記第1パッドの各側面に位置する上記第2パッドの静水力の合計が同じであるように、配置されている。これにより、各第1パッドに同じ圧力を形成できる。
同様に、第1パッド間に配置された上記第2パッドは、上記第2パッドの各側面に位置する上記第1パッドの静水力の合計が同じであるように、配置されている。この圧力を用いて、上記第1パッド間の上記融解されたはんだの濡れ性が改善される。
一実施形態では、上記キャリアは、電子部品のウェハーおよび基板である。上記ウェハーおよび基板の電気接続部が上記金属層に接続されている。これにより、本発明を用いて、チップと電子部品とを拡散はんだ付けによって接合できる。
上記第1パッドは、電気的接続に用いられる。上記金属層の自己整合によって機械的な接続の正確な位置調整がなされる一方、上記第1パッドを用いて、ウェハー、電子部品、チップなどを互いに電気的に接続することができる。上記第2パッドは、機械的接続、上記第1接触部の応力緩和、放熱、電磁シールド、配線面、および、アライメントマークの中の少なくとも1つに用いられる。上記第2パッドは、上記はんだの自己整合および濡れを支援することに加えて、上述の機能を実行することもできる。
他の局面では、少なくとも1つの金属層の少なくとも2つのパッド間に水平化素子が配置されている。上記水平化素子の厚さは、上記金属層の厚さと同じである。上記水平化素子は、電気的に絶縁されており、上記はんだによって濡れない。
当業者には、本発明の範囲または精神から逸脱することなく本発明に様々な変更および変型がなされることが、明らかとなろう。以上のことを考慮して、本発明は、請求項およびそれらに相当する箇所の範囲に含まれる、本発明の変更および変型に適用される。
従来の拡散はんだ付けプロセスを用いた2つの金属層の接続を示す図である。 本発明の模式的な一実施形態にかかる拡散はんだ付けプロセスを用いた2つの金属層の接続を示す図である。 拡散はんだ付けプロセスを用いて2つの金属層を接続するための本発明の方法を示す流れ図である。 第1パッドおよび第2パッドを備えた本発明の第1実施形態を示す平面図である。 所定のはんだの厚さが変位することにより直径の異なるパッドに作用する力を示すグラフである。 第1パッドおよび第2パッドを備えた本発明の第2実施形態を示す平面図である。

Claims (50)

  1. 拡散はんだ付けプロセスを用いて少なくとも2つの金属層を接続させる金属層の接続方法であって、
    上記拡散はんだ付けプロセスを実行する前に、後に接続されるそれぞれの上記金属層を、それぞれのはんだ層でめっきする工程を含むことを特徴とする金属層の接続方法。
  2. 上記拡散はんだ付けプロセス中に、両方の上記金属層が、上記金属層を接合する融解されたはんだの表面張力によって、互いに自己整合することを特徴とする請求項1に記載の方法。
  3. 上記融解されたはんだの濡れ性が向上することにより、上記表面張力が増すことを特徴とする請求項2に記載の方法。
  4. 上記拡散はんだ付けプロセスを実行する工程は、プロセス中に、上記金属層に外部の機械的な圧力を加えずに上記拡散はんだ付けプロセスを実行することを特徴とする請求項3に記載の方法。
  5. 上記はんだ層のはんだを、はんだの融点よりも高い温度で一度だけ加熱する工程を含むことを特徴とする請求項4に記載の方法。
  6. 上記はんだ層を接触させて配置し、それらを互いに位置あわせした後、上記はんだを加熱することを特徴とする請求項5に記載の方法。
  7. 上記金属層の少なくとも1つとそのはんだ層との間に、拡散障壁層を配置することを特徴とする請求項1に記載の方法。
  8. 上記金属層は、銅、銀、金、及び、パラジウムから選ばれる少なくとも1つを含んでいることを特徴とする請求項1に記載の方法。
  9. 上記はんだ層は、スズ、銀、インジウム、ガリウム、ビスマス、金、及び、銅から選ばれる少なくとも1つを含んでいることを特徴とする請求項1に記載の方法。
  10. 上記拡散はんだ付けプロセスを行う前に、不活性ガス雰囲気下または真空において、蟻酸の分圧下で上記はんだ層のガスを抜くガス抜き工程を含むことを特徴とする請求項1に記載の方法。
  11. 上記ガス抜き工程は、上記はんだの融点よりも低い温度で行われることを特徴とする請求項10に記載の方法。
  12. 上記蟻酸の分圧は20〜100mbarであることを特徴とする請求項11に記載の方法。
  13. 上記ガス抜き工程は、2〜3分の間行われることを特徴とする請求項8に記載の方法。
  14. 上記拡散はんだ付けプロセス中に、上記金属層および上記はんだ層を、上記はんだ層の全ての上記はんだが融解された状態が少なくとも存在するような速度で加熱する加熱工程を含むことを特徴とする請求項10に記載の方法。
  15. 上記加熱工程は、上記金属層およびはんだ層を、常圧より高い圧力下で、上記はんだの融点よりも高い温度で加熱することを特徴とする請求項14に記載の方法。
  16. 上記加熱工程の雰囲気は、不活性ガス中にガス状のフラックス材を含んでなることを特徴とする請求項15に記載の方法。
  17. 上記ガス状のフラックス材は、原子状水素、分子状水素、一酸化炭素、アンモニア、及び、蟻酸から選ばれる少なくとも1つであることを特徴とする請求項16に記載の方法。
  18. 上記金属層および上記はんだ層を、蟻酸の分圧が20〜100mbarである真空中において、上記はんだの融点よりも高い温度に加熱することを特徴とする請求項14に記載の方法。
  19. 上記金属層をキャリアに配置し、パターニングすることにより、少なくとも1つのパッドを形成する工程を含むことを特徴とする請求項1に記載の方法。
  20. 上記はんだ層を各金属層と同じ形状にパターニングする工程をさらに含むことを特徴とする請求項19に記載の方法。
  21. 上記はんだ層を各金属層とは異なる形状にパターニングする工程をさらに含むことを特徴とする請求項19に記載の方法。
  22. 上記パターニングする工程は、上記はんだ層を、はんだレジストによってパターニングすることを特徴とする請求項21に記載の方法。
  23. 上記パターニングする工程は、互いに面した上記金属層における上記はんだレジストを、上記金属層が互いに対称的であるように、パターニングする工程を含むことを特徴とする請求項22に記載の方法。
  24. 上記少なくとも1つのパッドの側壁を、上記融解されたはんだによって濡れない層によって、覆う工程を含むことを特徴とする請求項19に記載の方法。
  25. 互いに面した上記金属層の上記パッドは、互いに対称的に構成されることを特徴とする請求項19に記載の方法。
  26. 上記パッドは、第1パッドおよび第2パッドを含み、
    上記第2パッドの面積は、上記第1パッドの面積よりも広く、少なくとも2つの第2パッド間には、少なくとも1つの第1パッドが配置されていることを特徴とする請求項25に記載の方法。
  27. 上記第2パッドを、上記第1パッドの各側面に位置する上記第2パッドの静水力の合計が同じであるように、配置する工程を含むことを特徴とする請求項26に記載の方法。
  28. 上記パッドは、第1パッドおよび第2パッドを含み、
    上記第2パッドの面積は、上記第1パッドの面積よりも広く、少なくとも2つの第1パッド間には、少なくとも1つの第2パッドが配置されていることを特徴とする請求項25に記載の方法。
  29. 上記第2パッドを、上記第2パッドの各側面に位置する上記第1パッドの静水力の合計が同じであるように、配置する工程を含むことを特徴とする請求項28に記載の方法。
  30. 上記第1パッドの直径は30μm未満であり、上記第2パッドの直径は30μmより大きいことを特徴とする請求項26に記載の方法。
  31. 拡散はんだ付けプロセスを実行する間に、上記第2パッドの静水圧を用いて、上記第1パッド間の上記融解されたはんだに圧力を加えることを特徴とする請求項26に記載の方法。
  32. 上記キャリアは、電子部品のウェハーおよび基板を含むことを特徴とする請求項19に記載の方法。
  33. 拡散はんだ付けプロセスを用いて少なくとも2つの金属層を接続させるための機械的接続であって、
    後に接続される上記金属層はそれぞれはんだ層によってめっきされていることを特徴とする機械的接続。
  34. 上記金属層の少なくとも1つとそのはんだ層との間に、拡散障壁層が配置されていることを特徴とする請求項33に記載の接続。
  35. 上記金属層は、銅、銀、金、及び、パラジウムから選ばれる少なくとも1つを含んでいることを特徴とする請求項34に記載の接続。
  36. 上記はんだ層は、スズ、銀、インジウム、ガリウム、ビスマス、金、及び、銅から選ばれる少なくとも1つを含んでいることを特徴とする請求項35に記載の接続。
  37. 上記金属層はキャリアに配置され、パターニングされることにより、少なくとも1つのパッドを形成していることを特徴とする請求項33に記載の接続。
  38. 上記少なくとも1つのパッドは、シールリング、上記第1接触部の応力緩和、放熱、電磁シールド、配線面、および、アライメントマークからなる群より選ばれる少なくとも1つに用いられることを特徴とする請求項37に記載の接続。
  39. 上記少なくとも1つのパッドの側壁は、上記融解されたはんだによって濡れない層によって、覆われていることを特徴とする請求項37に記載の接続。
  40. 互いに面した上記金属層の上記パッドは、互いに対称的に構成されていることを特徴とする請求項37に記載の接続。
  41. 水平化素子が、少なくとも1つの上記金属層の少なくとも2つのパッド間に配置され、
    上記水平化素子の厚さは、上記金属層の厚さと同じであり、
    上記2つのパッドの間の隙間が上記水平化素子によって充填されていることを特徴とする請求項37に記載の接続。
  42. 上記水平化素子は、電気的に絶縁性であり、はんだによって濡れないことを特徴とする請求項41に記載の接続。
  43. 上記パッドは、第1パッドおよび第2パッドを含み、
    上記第2パッドの面積は、上記第1パッドの面積よりも広く、少なくとも2つの第2パッド間には、少なくとも1つの第1パッドが配置されていることを特徴とする請求項37に記載の接続。
  44. 上記パッドは、第1パッドおよび第2パッドを含み、
    上記第2パッドの面積は、上記第1パッドの面積よりも広く、少なくとも2つの第1パッド間には、少なくとも1つの第2パッドが配置されていることを特徴とする請求項37に記載の接続。
  45. 上記第1パッドの直径は30μm未満であり、上記第2パッドの直径は30μmより大きいことを特徴とする請求項43に記載の接続。
  46. 上記キャリアは、電子部品のウェハーおよび基板を含むことを特徴とする請求項37に記載の接続。
  47. 上記第1パッドは、上記ウェハーの電気接続部および基板の電気接続部への電気的な接続に用いられることを特徴とする請求項46に記載の接続。
  48. 拡散はんだ付けプロセスによって処理され、接合構造を形成するための層構造であって、
    複数の第1のパッドを規定する第1のパターンによって第1の金属層が形成される第1の基板と、
    複数の第2のパッドを規定する第2のパターンによって第2の金属層が形成される第2の基板と、
    上記第1のパターンによって上記第1の金属層にめっきされる第1のはんだ層と、
    上記第2のパターンによって上記第2の金属層にめっきされる第2のはんだ層と、
    融解されたはんだが側壁に付着することを防止するための手段であって、少なくとも1つの上記第1の金属層および第2の金属層の側壁に設けられた手段と、
    を含み、
    上記第1のはんだ層および第2のはんだ層が接するように配置することによって、上記第1の基板および第2の基板を配置し、上記拡散はんだ付けプロセスによって、上記第1の基板および第2の基板を接合させることを特徴とする層構造。
  49. 上記手段は、側壁に配置された、濡れない層であることを特徴とする請求項48の層構造。
  50. 複数の水平化素子をさらに含み、
    上記水平化素子が、少なくとも1つの上記第1のパッドおよび上記第2のパッド間に配置され、
    上記水平化素子は電気的に絶縁性であり、
    上記パッドのはんだが上記水平化素子に付着し上記パッドを結合することを防止するため、融解されたはんだによって濡れない材料によって形成されていることを特徴とする請求項48の層構造。
JP2007055468A 2006-03-06 2007-03-06 拡散はんだ付け方法 Pending JP2007268613A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/370,205 US20070205253A1 (en) 2006-03-06 2006-03-06 Method for diffusion soldering

Publications (1)

Publication Number Publication Date
JP2007268613A true JP2007268613A (ja) 2007-10-18

Family

ID=38470645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007055468A Pending JP2007268613A (ja) 2006-03-06 2007-03-06 拡散はんだ付け方法

Country Status (3)

Country Link
US (1) US20070205253A1 (ja)
JP (1) JP2007268613A (ja)
DE (1) DE102007010242A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067844A (ja) * 2008-09-11 2010-03-25 Omron Corp 固体撮像素子の製造方法
JP2012533435A (ja) * 2009-07-22 2012-12-27 ヘレウス マテリアルズ テクノロジー ゲーエムベーハー ウント カンパニー カーゲー 無鉛高温用化合物
WO2018146838A1 (ja) * 2017-02-09 2018-08-16 Ckd株式会社 半田印刷検査装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048321A1 (en) * 2006-08-24 2008-02-28 Ati Technologies Inc. Flip chip semiconductor assembly with variable volume solder bumps
US8211752B2 (en) 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
CH701507A1 (fr) * 2009-07-31 2011-01-31 Roth & Genta Haute Horlogerie Procédé d'assemblage de pièces en alliage d'or.
US8304290B2 (en) * 2009-12-18 2012-11-06 International Business Machines Corporation Overcoming laminate warpage and misalignment in flip-chip packages
US8753983B2 (en) * 2010-01-07 2014-06-17 Freescale Semiconductor, Inc. Die bonding a semiconductor device
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
US8492242B2 (en) * 2010-05-25 2013-07-23 Micron Technology, Inc. Dry flux bonding device and method
EP2398046A1 (en) * 2010-06-18 2011-12-21 Nxp B.V. Integrated circuit package with a copper-tin joining layer and manufacturing method thereof
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
US8513806B2 (en) * 2011-06-30 2013-08-20 Rohm Co., Ltd. Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device
US8736052B2 (en) 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
US10229870B2 (en) * 2012-11-30 2019-03-12 Infineon Technologies Ag Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US9053917B2 (en) 2013-03-29 2015-06-09 Agilent Technologies, Inc. Vacuum fired and brazed ion pump element
DE102014106631B4 (de) 2013-05-10 2021-12-02 Seho Systemtechnik Gmbh Vorrichtung und Verfahren zum Herstellen von Lötverbindungen
US9683278B2 (en) * 2015-06-08 2017-06-20 Infineon Technologies Ag Diffusion solder bonding using solder preforms
US9847310B2 (en) * 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys
US10115716B2 (en) 2015-07-18 2018-10-30 Semiconductor Components Industries, Llc Die bonding to a board
US9553079B1 (en) * 2015-12-15 2017-01-24 International Business Machines Corporation Flip chip assembly with connected component
JP6262378B1 (ja) * 2017-02-09 2018-01-17 Ckd株式会社 基板検査装置、基板検査方法、及び、基板の製造方法
DE102017105549B4 (de) 2017-03-15 2023-03-02 Infineon Technologies Ag Lötbares kontaktpad und verfahren
DE102017004626A1 (de) 2017-05-15 2018-11-15 Pfarr Stanztechnik Gmbh Bleifreie Lötfolie zum Diffusionslöten
KR102496483B1 (ko) 2017-11-23 2023-02-06 삼성전자주식회사 아발란치 광검출기 및 이를 포함하는 이미지 센서
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
CN113465428A (zh) * 2020-03-30 2021-10-01 超众科技股份有限公司 热传导部件和热传导部件的制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251198A (ja) * 1985-04-30 1986-11-08 日本電気株式会社 フラツトパツケ−ジの実装方法
JPS6273639A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd 半導体チツプの装着方法
JPS6290936A (ja) * 1985-06-25 1987-04-25 Fujitsu Ltd チツプ形部品の半田付け方法
JPH05283853A (ja) * 1992-04-03 1993-10-29 Furukawa Electric Co Ltd:The プリント回路基板
JPH0669387A (ja) * 1992-08-19 1994-03-11 Hitachi Ltd 接合構造体及びその製造方法
JPH1022617A (ja) * 1996-06-28 1998-01-23 Sony Corp 表面実装部品の実装回路基板
JP2001057468A (ja) * 1999-08-18 2001-02-27 Hitachi Ltd はんだ接続構造を有する回路装置およびその製造方法
JP2002210555A (ja) * 2001-01-18 2002-07-30 Fujitsu Ltd はんだ接合装置
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
JP2004502294A (ja) * 2000-03-09 2004-01-22 エイチアールエル ラボラトリーズ,エルエルシー 精密な電気めっきはんだバンプおよびその形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249733A (en) * 1992-07-16 1993-10-05 At&T Bell Laboratories Solder self-alignment methods
US6316289B1 (en) * 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251198A (ja) * 1985-04-30 1986-11-08 日本電気株式会社 フラツトパツケ−ジの実装方法
JPS6290936A (ja) * 1985-06-25 1987-04-25 Fujitsu Ltd チツプ形部品の半田付け方法
JPS6273639A (ja) * 1985-09-26 1987-04-04 Fujitsu Ltd 半導体チツプの装着方法
JPH05283853A (ja) * 1992-04-03 1993-10-29 Furukawa Electric Co Ltd:The プリント回路基板
JPH0669387A (ja) * 1992-08-19 1994-03-11 Hitachi Ltd 接合構造体及びその製造方法
JPH1022617A (ja) * 1996-06-28 1998-01-23 Sony Corp 表面実装部品の実装回路基板
JP2001057468A (ja) * 1999-08-18 2001-02-27 Hitachi Ltd はんだ接続構造を有する回路装置およびその製造方法
JP2004502294A (ja) * 2000-03-09 2004-01-22 エイチアールエル ラボラトリーズ,エルエルシー 精密な電気めっきはんだバンプおよびその形成方法
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2002210555A (ja) * 2001-01-18 2002-07-30 Fujitsu Ltd はんだ接合装置
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067844A (ja) * 2008-09-11 2010-03-25 Omron Corp 固体撮像素子の製造方法
JP2012533435A (ja) * 2009-07-22 2012-12-27 ヘレウス マテリアルズ テクノロジー ゲーエムベーハー ウント カンパニー カーゲー 無鉛高温用化合物
WO2018146838A1 (ja) * 2017-02-09 2018-08-16 Ckd株式会社 半田印刷検査装置
US11184984B2 (en) 2017-02-09 2021-11-23 Ckd Corporation Solder printing inspection device, solder printing inspection method and method of manufacturing substrate

Also Published As

Publication number Publication date
US20070205253A1 (en) 2007-09-06
DE102007010242A1 (de) 2007-10-18

Similar Documents

Publication Publication Date Title
JP2007268613A (ja) 拡散はんだ付け方法
US11508694B2 (en) Chip assembly
US6153940A (en) Core metal soldering knob flip-chip technology
US7713575B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US7713860B2 (en) Method of forming metallic bump on I/O pad
EP0473929B1 (en) Method of forming a thin film electronic device
US9120169B2 (en) Method for device packaging
JP3553300B2 (ja) 半導体装置の製造方法及び半導体装置の実装方法
US10014272B2 (en) Die bonding with liquid phase solder
US20160358890A1 (en) Diffusion solder bonding using solder preforms
JP2004214676A (ja) 半導体デバイスを実装するための複合金属柱状部
US8701281B2 (en) Substrate metallization and ball attach metallurgy with a novel dopant element
TW200845251A (en) Bump structure for semiconductor device
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
US7550852B2 (en) Composite metal column for mounting semiconductor device
JP3631230B2 (ja) 予備ハンダの形成方法
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3180041B2 (ja) 接続端子及びその形成方法
JP3839579B2 (ja) チップの実装方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3540864B2 (ja) 微細バンプの形成方法
JP2009194357A (ja) 半導体装置およびその製造方法
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
US6884708B2 (en) Method of partially plating substrate for electronic devices
TWI333268B (en) Flip-chip bonding process

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070627

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308