JPH1022617A - 表面実装部品の実装回路基板 - Google Patents
表面実装部品の実装回路基板Info
- Publication number
- JPH1022617A JPH1022617A JP16949996A JP16949996A JPH1022617A JP H1022617 A JPH1022617 A JP H1022617A JP 16949996 A JP16949996 A JP 16949996A JP 16949996 A JP16949996 A JP 16949996A JP H1022617 A JPH1022617 A JP H1022617A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- solder
- circuit board
- lands
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 はんだフィレットを形成するはんだの量を削
減すること、表面実装部品の立ち、ランドに対する位置
ズレ、またこれに起因して発生しがちなはんだ付けのテ
ンプラ状態を防止した表面実装部品の実装回路基板を提
供する。 【解決手段】 両端部に端子３ａ、３ｂを有する表面実
装部品３が印刷配線基板１のランド２ａ、２ｂに塗布さ
れたクリームはんだによってはんだ付けされて成る表面
実装部品の実装回路基板において、ランド２ａ、２ｂを
スリット２ｄ1 、２ｄ2 によって複数に分割し、スリッ
ト２ｄ1 、２ｄ2 にソルダレジスト２ｅを充填し、クリ
ームはんだの溶融時に生じる表面張力の表面実装部品３
への作用を分散して、表面実装部品３の立ち現象やズレ
の発生を防いだ。
減すること、表面実装部品の立ち、ランドに対する位置
ズレ、またこれに起因して発生しがちなはんだ付けのテ
ンプラ状態を防止した表面実装部品の実装回路基板を提
供する。 【解決手段】 両端部に端子３ａ、３ｂを有する表面実
装部品３が印刷配線基板１のランド２ａ、２ｂに塗布さ
れたクリームはんだによってはんだ付けされて成る表面
実装部品の実装回路基板において、ランド２ａ、２ｂを
スリット２ｄ1 、２ｄ2 によって複数に分割し、スリッ
ト２ｄ1 、２ｄ2 にソルダレジスト２ｅを充填し、クリ
ームはんだの溶融時に生じる表面張力の表面実装部品３
への作用を分散して、表面実装部品３の立ち現象やズレ
の発生を防いだ。
Description
【０００１】
【発明の属する技術分野】本発明は両端部に端子を備え
た表面実装部品を印刷配線基板のランド部に塗布したク
リーム状はんだを溶融して実装する実装回路基板に関す
る。
た表面実装部品を印刷配線基板のランド部に塗布したク
リーム状はんだを溶融して実装する実装回路基板に関す
る。
【０００２】
【従来の技術】従来の表面実装部品を印刷配線基板のラ
ンド部に塗布したクリーム状はんだを溶融してマウント
する表面実装部品の実装回路基板は図４〜図６に示すご
とく、印刷配線基板１上に一対の矩形状の端子接続ラン
ド２ａ、２ｂ上にクリームはんだ４ａを塗布し、そこに
表面実装部品３の端子３ａ、３ｂを載置し、クリームは
んだ４ａを加熱して溶融し、はんだ付けしたものが通常
である。ここで、ランド２ａ、２ｂから延長されるリー
ド２ｃが備えられており、またクリームはんだ４ａは溶
融後は、固化したはんだ４となる。
ンド部に塗布したクリーム状はんだを溶融してマウント
する表面実装部品の実装回路基板は図４〜図６に示すご
とく、印刷配線基板１上に一対の矩形状の端子接続ラン
ド２ａ、２ｂ上にクリームはんだ４ａを塗布し、そこに
表面実装部品３の端子３ａ、３ｂを載置し、クリームは
んだ４ａを加熱して溶融し、はんだ付けしたものが通常
である。ここで、ランド２ａ、２ｂから延長されるリー
ド２ｃが備えられており、またクリームはんだ４ａは溶
融後は、固化したはんだ４となる。
【０００３】最近ではこの表面実装部品は高密度実装の
要請から、極めて寸法の小さいものが実用化されている
が、ここで幾つかの問題が発生した。即ち、図６（ａ）
に示す如く表面実装部品３の端子３ａ、３ｂの端面とラ
ンド２ａ、２ｂの間に形成されたはんだのフィレット４
ｂを形成するはんだの付着量が必要以上に大きくなるこ
とである。また、クリームはんだ４ａを溶融した際、あ
る条件で表面実装部品３が、端子３ａ、３ｂの１端面を
下にした状態でランド２ａ、２ｂ上で、立ってしまうと
いう現象である。これは、マンハッタン現象とか、ツー
ムストン現象と称されているが、表面実装部品をマウン
トする際に極めて大きなネックとなる。
要請から、極めて寸法の小さいものが実用化されている
が、ここで幾つかの問題が発生した。即ち、図６（ａ）
に示す如く表面実装部品３の端子３ａ、３ｂの端面とラ
ンド２ａ、２ｂの間に形成されたはんだのフィレット４
ｂを形成するはんだの付着量が必要以上に大きくなるこ
とである。また、クリームはんだ４ａを溶融した際、あ
る条件で表面実装部品３が、端子３ａ、３ｂの１端面を
下にした状態でランド２ａ、２ｂ上で、立ってしまうと
いう現象である。これは、マンハッタン現象とか、ツー
ムストン現象と称されているが、表面実装部品をマウン
トする際に極めて大きなネックとなる。
【０００４】この現象を図５の実装工程図及び図６の立
ち現象の生じた部品実装基板の側面図を参照して説明す
ると、まず印刷配線基板１のランド２ａ、２ｂ上にスク
リーン印刷等によってクリームはんだ４ａを塗布する
（図５（ａ））。次いで、クリームはんだが塗布された
ランド２ａ、２ｂ上に表面実装部品３ａを自動マウント
装置等を用いて位置出ししつつ載置（マウント）する
（図５（ｂ））。
ち現象の生じた部品実装基板の側面図を参照して説明す
ると、まず印刷配線基板１のランド２ａ、２ｂ上にスク
リーン印刷等によってクリームはんだ４ａを塗布する
（図５（ａ））。次いで、クリームはんだが塗布された
ランド２ａ、２ｂ上に表面実装部品３ａを自動マウント
装置等を用いて位置出ししつつ載置（マウント）する
（図５（ｂ））。
【０００５】この載置状態は粘土状のクリームはんだ４
ａの中に端子３ａ、３ｂが若干沈んだ状態であり、安定
しないので位置がズレないように静かに赤外線加熱炉等
に搬送し、赤外線を照射しクリームはんだ４ａを溶融
し、はんだ付けする。この際、加熱がランド２ａ、２ｂ
に均等に行われれば、はんだ付けは図５（ｃ）に示すご
とく正常に完成する。しかし、加熱が不均一に、例えば
ランド２ｂ側が２ａ側より先に加熱された場合、ランド
２ｂ側のはんだが先に溶融し、溶融したはんだにより表
面張力が発生し、特に表面実装部品３の端面上部を矢印
Ｙ方向に回転させる力が大きく働き、表面実装部品３を
図６（ｂ）に示すごとく立ち上がらせてしまう現象があ
った。
ａの中に端子３ａ、３ｂが若干沈んだ状態であり、安定
しないので位置がズレないように静かに赤外線加熱炉等
に搬送し、赤外線を照射しクリームはんだ４ａを溶融
し、はんだ付けする。この際、加熱がランド２ａ、２ｂ
に均等に行われれば、はんだ付けは図５（ｃ）に示すご
とく正常に完成する。しかし、加熱が不均一に、例えば
ランド２ｂ側が２ａ側より先に加熱された場合、ランド
２ｂ側のはんだが先に溶融し、溶融したはんだにより表
面張力が発生し、特に表面実装部品３の端面上部を矢印
Ｙ方向に回転させる力が大きく働き、表面実装部品３を
図６（ｂ）に示すごとく立ち上がらせてしまう現象があ
った。
【０００６】また、このような表面実装部品３の立ちの
他に、ランド２ａ、２ｂに対して表面実装部品３の位置
ズレが生じたり、これに起因してはんだ付けがてんぷら
状態になるといった問題も発生することがあった。
他に、ランド２ａ、２ｂに対して表面実装部品３の位置
ズレが生じたり、これに起因してはんだ付けがてんぷら
状態になるといった問題も発生することがあった。
【０００７】
【本発明が解決しようとする課題】そこで、本発明が解
決しようとする課題は、はんだフィレットを形成するは
んだの量を削減すること、また表面実装部品の立ち、ラ
ンドに対する位置ズレ、またこれに起因して発生しがち
なはんだ付けのテンプラ状態を防止した表面実装部品の
実装回路基板を提供することである。
決しようとする課題は、はんだフィレットを形成するは
んだの量を削減すること、また表面実装部品の立ち、ラ
ンドに対する位置ズレ、またこれに起因して発生しがち
なはんだ付けのテンプラ状態を防止した表面実装部品の
実装回路基板を提供することである。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
めに、本発明に係る表面実装部品の実装回路基板は、両
端部に端子を有する表面実装部品が印刷配線基板のラン
ドに塗布されたクリームはんだによってはんだ付けされ
て成る表面実装部品の実装回路基板において、ランドを
スリットによって複数に分割し、スリットにソルダレジ
ストを充填し、フィレットを形成するはんだの量を削減
し、またクリームはんだの溶融時に生じる表面張力の表
面実装部品への作用を分散して、表面実装部品の立ち現
象やズレの発生を防いだ。
めに、本発明に係る表面実装部品の実装回路基板は、両
端部に端子を有する表面実装部品が印刷配線基板のラン
ドに塗布されたクリームはんだによってはんだ付けされ
て成る表面実装部品の実装回路基板において、ランドを
スリットによって複数に分割し、スリットにソルダレジ
ストを充填し、フィレットを形成するはんだの量を削減
し、またクリームはんだの溶融時に生じる表面張力の表
面実装部品への作用を分散して、表面実装部品の立ち現
象やズレの発生を防いだ。
【０００９】
【発明の実施の形態】本発明の好適な実施の形態につい
て、図１〜図３を参照しながら以下に説明する。 実施の形態例１ 本実施の形態例１の表面実装部品の実装回路基板は図１
に示すごとく、印刷配線基板１の表面実装部品３の端子
３ａ、３ｂをはんだ付けするランド２ａ、２ｂを２分割
し、分割するスリット２ｄ1 、２ｄ2 にソルダレジスト
２ｅを施し、ランド２ａ、２ｂとソルダレジスト２ｅの
高さを同等とした。この構成により、図２（ａ）に示す
如くフィレット４ｂを形成するはんだ量は、削減され、
適度な量を付着させることができている。また、図２
（ｂ）に示す如くクリームはんだ４ａが溶融する際、そ
こに発生する表面張力は矢印Ｘ、Ｚ等で示す方向に働く
が、特に表面実装部品３の立ち現象に作用するＺ方向の
表面張力が分散され、加熱が不均一に行われても表面実
装部品３の立ち現象は発生しない。また、ズレを生じる
Ｘ方向の表面張力も同時に分散され、表面実装部品の位
置ズレも防止できる。
て、図１〜図３を参照しながら以下に説明する。 実施の形態例１ 本実施の形態例１の表面実装部品の実装回路基板は図１
に示すごとく、印刷配線基板１の表面実装部品３の端子
３ａ、３ｂをはんだ付けするランド２ａ、２ｂを２分割
し、分割するスリット２ｄ1 、２ｄ2 にソルダレジスト
２ｅを施し、ランド２ａ、２ｂとソルダレジスト２ｅの
高さを同等とした。この構成により、図２（ａ）に示す
如くフィレット４ｂを形成するはんだ量は、削減され、
適度な量を付着させることができている。また、図２
（ｂ）に示す如くクリームはんだ４ａが溶融する際、そ
こに発生する表面張力は矢印Ｘ、Ｚ等で示す方向に働く
が、特に表面実装部品３の立ち現象に作用するＺ方向の
表面張力が分散され、加熱が不均一に行われても表面実
装部品３の立ち現象は発生しない。また、ズレを生じる
Ｘ方向の表面張力も同時に分散され、表面実装部品の位
置ズレも防止できる。
【００１０】実施の形態例２ その他の実施の形態例として、図３（ａ）、（ｂ）に示
すごとく、ランド２ａ、２ｂを完全に分離することな
く、１部に接続部２ｆを残してスリット２ｄ1 を残して
分割しても良い。図３（ａ）の場合は、接続部２ｆをラ
ンド２ａ、２ｂの内寄りに設けた例であり、図３（ｂ）
は、接続部２ｆをランド２ａ、２ｂの中央部に設けた例
である。その他図３（ｃ）はランド２ａ、２ｂを３分割
した例であり、図３（ｄ）は、３分割し、接続部２ｆを
ランド２ａ、２ｂの内寄りにした例であり、図３（ｅ）
は３分割し、接続部２ｆをランド２ａ、２ｂの中央部と
した例である。
すごとく、ランド２ａ、２ｂを完全に分離することな
く、１部に接続部２ｆを残してスリット２ｄ1 を残して
分割しても良い。図３（ａ）の場合は、接続部２ｆをラ
ンド２ａ、２ｂの内寄りに設けた例であり、図３（ｂ）
は、接続部２ｆをランド２ａ、２ｂの中央部に設けた例
である。その他図３（ｃ）はランド２ａ、２ｂを３分割
した例であり、図３（ｄ）は、３分割し、接続部２ｆを
ランド２ａ、２ｂの内寄りにした例であり、図３（ｅ）
は３分割し、接続部２ｆをランド２ａ、２ｂの中央部と
した例である。
【００１１】これらの実施の形態例に示した例以外にも
必要に応じた分割数が採用でき、その分割数によってフ
ィレット４ｂを形成するはんだ量を調整できる。また、
分割するスリット２ｄ1 、２ｄ2 は、そのままの空間で
も良く、ソルダレジスト２ｅで充填しても良いが、充填
したソルダレジスト２ｅはランド２ａ、２ｂの高さより
低いか、同等とすることにより表面実装部品３の端面と
ランド２ａ、２ｂ間に形成されるはんだフィレットが適
度な形状に形成でき、はんだ量が削減できるので、回路
基板が廃棄された場合の環境への影響も軽減できる。
必要に応じた分割数が採用でき、その分割数によってフ
ィレット４ｂを形成するはんだ量を調整できる。また、
分割するスリット２ｄ1 、２ｄ2 は、そのままの空間で
も良く、ソルダレジスト２ｅで充填しても良いが、充填
したソルダレジスト２ｅはランド２ａ、２ｂの高さより
低いか、同等とすることにより表面実装部品３の端面と
ランド２ａ、２ｂ間に形成されるはんだフィレットが適
度な形状に形成でき、はんだ量が削減できるので、回路
基板が廃棄された場合の環境への影響も軽減できる。
【００１２】
【発明の効果】本発明の採用により、はんだフィレット
が適度な形状に形成でき、はんだ量が削減でき、また表
面実装部品の立ち、ランドに対する位置ズレ、またこれ
に起因して発生しがちなはんだ付けのテンプラ状態を防
止した表面実装部品の実装回路基板が提供できた。
が適度な形状に形成でき、はんだ量が削減でき、また表
面実装部品の立ち、ランドに対する位置ズレ、またこれ
に起因して発生しがちなはんだ付けのテンプラ状態を防
止した表面実装部品の実装回路基板が提供できた。
【図１】本発明の表面実装部品の実装回路基板を示し、
（ａ）は表面実装部品の平面図、（ｂ）は印刷配線基板
の平面図
（ａ）は表面実装部品の平面図、（ｂ）は印刷配線基板
の平面図
【図２】本発明の表面実装部品の実装回路基板を示し、
（ａ）は側面図、（ｂ）は平面図。
（ａ）は側面図、（ｂ）は平面図。
【図３】本発明の他の実施の形態例のランド形状の平面
図であり、（ａ）、（ｂ）は一部を接続して２分割した
例、（ｃ）は３分割した例、（ｄ）、（ｅ）は一部を接
続して３分割した例。
図であり、（ａ）、（ｂ）は一部を接続して２分割した
例、（ｃ）は３分割した例、（ｄ）、（ｅ）は一部を接
続して３分割した例。
【図４】従来の表面実装部品の実装回路基板を示し、
（ａ）は斜視図、（ｂ）は平面図。
（ａ）は斜視図、（ｂ）は平面図。
【図５】従来の表面実装部品の実装回路基板の製造工程
に沿った平面図であり、（ａ）はランド上にクリームは
んだが塗布された状態、（ｂ）は表面実装部品が載置さ
れた状態、（ｃ）ははんだ付けされた状態。
に沿った平面図であり、（ａ）はランド上にクリームは
んだが塗布された状態、（ｂ）は表面実装部品が載置さ
れた状態、（ｃ）ははんだ付けされた状態。
【図６】従来の表面実装部品の実装回路基板の側面図
で、（ａ）ははんだフィレットの形状を示し、（ｂ）は
実装時に生じる表面実装部品の立ち現象を示す側面図。
で、（ａ）ははんだフィレットの形状を示し、（ｂ）は
実装時に生じる表面実装部品の立ち現象を示す側面図。
１…印刷配線基板、２ａ，２ｂ…ランド、２ａ1 ，２ａ
2 ，２ｂ1 ，２ｂ2 …分割ランド、２ｃ…リードパター
ン、２ｄ1 ，２ｄ2 …スリット、２ｆ…接続部、３…表
面実装部品、３ａ，３ｂ…端子、４…はんだ、４ａ…ク
リームはんだ、４ｂ…フィレット
2 ，２ｂ1 ，２ｂ2 …分割ランド、２ｃ…リードパター
ン、２ｄ1 ，２ｄ2 …スリット、２ｆ…接続部、３…表
面実装部品、３ａ，３ｂ…端子、４…はんだ、４ａ…ク
リームはんだ、４ｂ…フィレット
Claims (3)
- 【請求項１】 両端部に端子を有する表面実装部品が印
刷配線基板のランドに塗布されたクリームはんだによっ
てはんだ付けされて成る表面実装部品の実装回路基板に
おいて、 前記ランドをスリットによって複数に分割したことを特
徴とする表面実装部品の実装回路基板。 - 【請求項２】 前記スリットにソルダレジストを充填
し、前記ソルダレジストの高さを前記ランドの高さより
低くしたことを特徴とする請求項１に記載の表面実装部
品の実装回路基板。 - 【請求項３】 分割したランド間の一部に接続部を有す
ることを特徴とする請求項１に記載の表面実装部品の実
装回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949996A JPH1022617A (ja) | 1996-06-28 | 1996-06-28 | 表面実装部品の実装回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16949996A JPH1022617A (ja) | 1996-06-28 | 1996-06-28 | 表面実装部品の実装回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022617A true JPH1022617A (ja) | 1998-01-23 |
Family
ID=15887661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16949996A Abandoned JPH1022617A (ja) | 1996-06-28 | 1996-06-28 | 表面実装部品の実装回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022617A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2639448A1 (fr) * | 1988-11-21 | 1990-05-25 | Mycom Kk | Circuit logique programmable |
| JP2002100412A (ja) * | 2000-09-21 | 2002-04-05 | Mitsumi Electric Co Ltd | 二次電池保護回路基板におけるニッケルブロックの取付機構 |
| JP2003031937A (ja) * | 2001-07-18 | 2003-01-31 | Sony Corp | 表面実装部品の半田付け用ランド構造 |
| US6740822B2 (en) | 2001-03-23 | 2004-05-25 | Kabushiki Kaisha Toshiba | Printed circuit board having footprints, circuit module having a printed circuit board, and method of manufacturing a printed circuit board |
| EP1763297A1 (en) | 2005-09-12 | 2007-03-14 | Sony Corporation | Printed circuit board |
| JP2007268613A (ja) * | 2006-03-06 | 2007-10-18 | Qimonda Ag | 拡散はんだ付け方法 |
| JP2011003818A (ja) * | 2009-06-22 | 2011-01-06 | Denso Corp | モールドパッケージ |
| JP2012089742A (ja) * | 2010-10-21 | 2012-05-10 | Denso Corp | 電子装置の製造方法 |
| JP2014216615A (ja) * | 2013-04-30 | 2014-11-17 | キヤノン株式会社 | 電子部品の実装方法、回路基板及び画像形成装置 |
| JP2015037182A (ja) * | 2013-08-14 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタの実装基板 |
| JP2015039028A (ja) * | 2008-06-18 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 実装構造およびプリント基板 |
| JP2018101806A (ja) * | 2018-03-09 | 2018-06-28 | キヤノン株式会社 | 回路基板、光学センサ、画像形成装置及び実装方法 |
| US10117332B2 (en) | 2015-09-25 | 2018-10-30 | Samsung Electronics Co., Ltd. | Printed circuit board |
| WO2024100805A1 (ja) * | 2022-11-09 | 2024-05-16 | 株式会社Fuji | 立体基板、および複数の電子部品を立体基板に位置決めする方法 |
-
1996
- 1996-06-28 JP JP16949996A patent/JPH1022617A/ja not_active Abandoned
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2639448A1 (fr) * | 1988-11-21 | 1990-05-25 | Mycom Kk | Circuit logique programmable |
| JP2002100412A (ja) * | 2000-09-21 | 2002-04-05 | Mitsumi Electric Co Ltd | 二次電池保護回路基板におけるニッケルブロックの取付機構 |
| US6740822B2 (en) | 2001-03-23 | 2004-05-25 | Kabushiki Kaisha Toshiba | Printed circuit board having footprints, circuit module having a printed circuit board, and method of manufacturing a printed circuit board |
| JP2003031937A (ja) * | 2001-07-18 | 2003-01-31 | Sony Corp | 表面実装部品の半田付け用ランド構造 |
| EP1763297A1 (en) | 2005-09-12 | 2007-03-14 | Sony Corporation | Printed circuit board |
| JP2007268613A (ja) * | 2006-03-06 | 2007-10-18 | Qimonda Ag | 拡散はんだ付け方法 |
| JP2015039028A (ja) * | 2008-06-18 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 実装構造およびプリント基板 |
| JP2011003818A (ja) * | 2009-06-22 | 2011-01-06 | Denso Corp | モールドパッケージ |
| JP2012089742A (ja) * | 2010-10-21 | 2012-05-10 | Denso Corp | 電子装置の製造方法 |
| JP2014216615A (ja) * | 2013-04-30 | 2014-11-17 | キヤノン株式会社 | 電子部品の実装方法、回路基板及び画像形成装置 |
| US10492304B2 (en) | 2013-04-30 | 2019-11-26 | Canon Kabushiki Kaisha | Method of mounting electronic part, circuit substrate, and image forming apparatus |
| JP2015037182A (ja) * | 2013-08-14 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタの実装基板 |
| US10117332B2 (en) | 2015-09-25 | 2018-10-30 | Samsung Electronics Co., Ltd. | Printed circuit board |
| JP2018101806A (ja) * | 2018-03-09 | 2018-06-28 | キヤノン株式会社 | 回路基板、光学センサ、画像形成装置及び実装方法 |
| WO2024100805A1 (ja) * | 2022-11-09 | 2024-05-16 | 株式会社Fuji | 立体基板、および複数の電子部品を立体基板に位置決めする方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1022617A (ja) | 表面実装部品の実装回路基板 | |
| EP0531126A1 (en) | Pattern structure of a printed circuit board | |
| JPH07131139A (ja) | 電子部品用配線基板 | |
| JP2001156488A (ja) | シールドケース付き電子部品及びその製造方法 | |
| JP2568816B2 (ja) | 電子部品の半田付け方法 | |
| US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| JP2724933B2 (ja) | リフロー方式のプリント配線基板 | |
| JP2002270645A (ja) | 半導体装置及びハンダ付け方法 | |
| JPH0749827Y2 (ja) | プリント配線基板の印刷構造 | |
| JPH0485986A (ja) | 印刷回路基板 | |
| JPH0223694A (ja) | チップ部品の取付構造 | |
| JPH0265291A (ja) | プリント基板 | |
| JP2636332B2 (ja) | プリント基板 | |
| JPH0621220Y2 (ja) | リードレス部品装置 | |
| JPS6221298A (ja) | チツプ形電子部品の実装方法 | |
| JP2682135B2 (ja) | Ｉｃパッケージ | |
| JP2586327B2 (ja) | 印刷配線板 | |
| JPH0621633A (ja) | 表面実装回路基板装置 | |
| JPH07297526A (ja) | プリント基板 | |
| JPH0766074A (ja) | 表面実装部品 | |
| JPH11330661A (ja) | 表面実装モジュール | |
| JPH0810216Y2 (ja) | チップ部品の実装構造 | |
| JPH0385799A (ja) | シールドケース | |
| JPH05198934A (ja) | チップ部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060703 |