JP2004214676A - 半導体デバイスを実装するための複合金属柱状部 - Google Patents

半導体デバイスを実装するための複合金属柱状部 Download PDF

Info

Publication number
JP2004214676A
JP2004214676A JP2003433883A JP2003433883A JP2004214676A JP 2004214676 A JP2004214676 A JP 2004214676A JP 2003433883 A JP2003433883 A JP 2003433883A JP 2003433883 A JP2003433883 A JP 2003433883A JP 2004214676 A JP2004214676 A JP 2004214676A
Authority
JP
Japan
Prior art keywords
reflow
sheet
contact
pad
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003433883A
Other languages
English (en)
Inventor
John P Tellkamp
ピー、テルカムプ ジョン
Akira Matsunami
聡 松並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004214676A publication Critical patent/JP2004214676A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】熱機械的応力の問題を緩和する。
【解決手段】複数のパッド９０３ｂと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材１２０１とを有する集積回路チップ９０３を開示する。これらのコンタクト部材１２０１のそれぞれは、熱機械的応力の下で歪みを吸収するのに都合のよい高さ対直径の比および均一な直径を有する。部材は、各端部のはんだ可能な表面１２０２と、各端部のリフロー対応可能な材料の層とを有する。各部材は、チップ・コンタクト・パッド９０３ｂに一端１２０４がはんだ取付けされ、各部材の他方の端部１２０３は、外部パーツへのリフロー取付けが成され得る。
【選択図】図１３

Description

本発明は、全般的に半導体デバイスおよびプロセスの分野に関連し、更に特定して言えば、集積回路チップおよびパッケージの相互接続部材の構造および方法に関する。
基板または回路基板などの外部パーツへ集積回路（ＩＣ）チップをはんだリフローによってアセンブルする間およびその後、半導体チップと基板との間に非常に大きな温度差および温度サイクルが生じる。半導体材料および基板材料の熱膨張係数は、はんだ接合の信頼性に大きな影響を与える。例えば、シリコンとＦＲ−４の熱膨張係数間には１桁以上の差がある。この差が熱機械的応力を生じさせ、はんだ接合はこれを吸収しなくてはならない。
はんだボールの平坦度の問題、およびはんだ相互接続の最適な高さ対直径の比および均一性を得ることが難しいことが、熱機械的応力の問題点をさらに悪化させる。これらの問題は、はんだボール取付けプロセスからすでに始まっている。一例として、はんだペーストが機械で分配されるとき、はんだペーストの体積が異なることがあり、はんだボールの高さを制御することが難しくなる。作成済みのはんだボールを用いるときには、取付け位置を外さないようにする難点がよく知られている。
したがって、均一な体積のはんだボールを製造し、位置を外すことなくそれらを取付け位置まで運ぶための、一貫性があり低コストな方法が緊急に必要とされている。この方法は、異なる半導体製品系列、および幅広い範囲の設計およびプロセス・バリエーションに適用できるように、汎用性がなければならない。
さらに、はんだ接続の最適な高さおよび体積と、起こり得る疲労および亀裂の開始とに関する文献の詳細な計算で、長さが短かく幅が不均一なはんだ接続は、応力配分および歪み吸収の点で好ましくないことが示されている。応力は、チップ側のはんだ接合の領域に集中して残り、このことは、早期の材料疲労および亀裂現象につながり得る。一般的に球形であるはんだ接続は、細長い接続よりも応力の影響を受けやすい。
フリップチップに関する製造方法および信頼性の問題は、ボール・グリッド・アレイ型パッケージやチップ・スケール・パッケージ（ＣＳＰ）でも、幾らか異なる形式で再見される。ＣＳＰ方式の殆どは、システムまたは配線基板とインターフェースするために、そのパッケージの外面にはんだバンプまたははんだボールを有するフリップチップ・アセンブリに基づく。
はんだリフロー工程の後、フリップ・アセンブル・チップおよびパッケージは、チップまたはパッケージと、インターポーザー、基板、またはＰＣＢとの間に、ポリマー・アンダーフィルを用いることが多い。これらのアンダーフィル材料は、熱膨張係数（ＣＴＥ）の不整合によって生じる熱機械的応力を幾らか緩和させる。しかし、プロセス工程としては、アンダーフィルは時間もかかり高価であるため、歓迎できるものではない。
ここ10年の間、熱機械的応力の問題を緩和させるため、非常に多くの種類のデバイス構造、材料、またはプロセス工程が製造に用いられてきている。これらには、いずれも、コストや製造フローや材料選択の点で何らかの欠点がある。
したがって、熱機械的応力信頼性に対する、根本的な構造的および治金学的解決策を提供する、一貫性があり低コストな、集積回路チップおよび半導体デバイスのフリップチップ・アセンブリを製造する方法が緊急に必要とされている。この方法は、異なる半導体製品系列、および幅広い範囲の設計およびプロセス・バリエーションに適用できるように汎用性がなければならない。これらの新規な方法は、新しい製造マシンを投資する必要がないように、すでに装備されている装置基盤を用いて行なわれることが好ましい。
本発明の第１の実施例は、均一な体積のはんだコンタクト・ボールを形成し、これらのボールを、コンタクト・パッドを外すことなく、半導体ウエハの集積回路（ＩＣ）コンタクト・パッドにアセンブルする方法を含む。はんだ材料のシートが提供され、このシートの厚みによって、はんだボールの体積の一方の寸法が決まる。
さらに、スタンピング・ツールをガイドするための２パート・ダイが提供され、各パートはＩＣパッドのパターンに適合するような構造を有している。はんだシートは、そのダイ・パートの間に固定される。スタンピング・ツールは複数のスタンピング・ピンを有し、そのピンの断面によって、はんだボールの体積の他方の寸法が決まる。これらのピンは、回路パッドの配置に適合するように配置される。スタンピング・ツール、固定されたはんだシートを有するダイ、および半導体ウエハは、各スタンピング・ピンが回路パッドの１つの上に位置するように整列される。ツールは、各ピンがシートからプレートレットを打ち抜いて、各パッド領域に対して１つのプレートレットをつくるように、ダイおよびシートを貫いてプレスされる。これらのプレートレットは、パッドと表面接触するようにされる。その後、プレートレットを溶解するため、それぞれのはんだプレートレットおよびウエハに熱が加えられる。最後に、各コンタクト・パッド領域にはんだボールを形成するように、溶解したはんだがリフローする。
１つのＩＣウエハの全てのはんだボールが、１つのバッチ・プロセスで作られ、同じ体積を有し、コンタクト・パッドを１つも外さないことは、本発明の方法の技術的利点である。この方法は低コストで信頼性が高い。
本発明の第２の実施例において、この方法は、はんだボールを形成し、このボールを半導体パッケージのコンタクト・パッドにアセンブルするバッチプロセスに適用される。この方法は、ボール・グリッド・アレイ・パッケージ、チップ・スケール・パッケージ、およびチップ・サイズ・パッケージなど表面実装パッケージの多くの系列に適用できることは、本発明の技術的利点である。
本発明の第３の実施例は、複数のパッドと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材とを有する集積回路チップを含む。これらのコンタクト部材のそれぞれは、熱機械的応力の下で歪みを吸収するのに都合のよい高さ対直径の比および均一な直径を有する。これらの部材は、各端部のはんだ可能な表面と、各端部のリフロー対応可能な材料の層とを有する。各部材は、チップ・コンタクト・パッドに一端ではんだ付けされ、各部材の他方の端部は、外部パーツへのリフロー取付けに用いられ得る。
高さ対直径の比は１より大きいか１に等しいことが好ましく、部材の直径は部材の全体の高さにわたって一定である。これらの部材は、低率（modulus）材料で作られることが好ましく、好ましい選択肢には、アルミニウム、銅、ニッケル、およびそれらの合金が含まれる。これらの部材の端部表面は、銅、ニッケル、金、パラジウム、およびそれらの合金を含む、はんだ可能な金属の接着層を有し得る。各部材端部のリフロー対応可能な材料の層は、錫および錫合金を含むことが好ましい。チップに面している部材端部の材料が、外部パーツへの取付け用の部材端部の材料よりも高いリフロー温度を有することは、多くのデバイス・アプリケーションにおいて利点である。
本発明の第４の実施例は、複数のパッドと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材とを有する、ボール・グリッド・アレイ・パッケージやチップ・スケール・パッケージなどの半導体パッケージを含む。これらのコンタクト部材のそれぞれは、熱機械的応力の下で歪みを吸収するのに都合のよい高さ対直径の比および均一な直径を有する。これらの部材は、各端部のはんだ可能な表面と、各端部のリフロー対応可能な材料とを有する。各部材は、パッケージ・コンタクト・パッドに一端ではんだ付けされ、各部材の他方の端部は、外部パーツへのリフロー取付けに用いられ得る。
リフロー非対応コンタクト部材を製造し、これらの部材を半導体ウエハの集積回路パッドまたは半導体デバイスのパッケージ・パッドにアセンブルするためのプロセス・フローは、金属シートを提供することから始まり、この金属シートは、各表面に、リフロー非対応金属のセンター層と、リフロー対応可能な材料の層とを有する。このシートの厚みは、それが、製造される部材の高さを決定するように選択される。
さらに、スタンピング・ツールをガイドするための２パート・ダイが提供され、各パートがＩＣパッドまたはパッケージ・パッドのパターンに適合するような構造を有している。多層シートは、それらのダイ・パートの間に固定される。スタンピング・ツールは、ある直径を有する複数のスタンピング・ピンを有し、その直径によって、製造される部材の直径が決まる。ピンの配置は、コンタクト・パッドの配置に適合する。
スタンピング・ツール、固定されたシートを有するダイ、および半導体ウエハ（または、それぞれ、およびパッケージ）は、各スタンピング・ピンがコンタクト・パッドの１つの上に位置するように整列される。ダイおよびシートを貫いてプレスすることにより、シートの部材が打ち抜かれ、各パッド領域に対して１つの部材がつくられる。これらの部材およびパッドが接触された後、部材とパッドとの間のリフロー対応可能な材料が溶解するまで熱が加えられる。温度が再びリフロー温度より低く下げられたとき、各部材は、それぞれのコンタクト・パッドにしっかりと取付けられている。
接続部材の高さ対直径の比が、金属シートの厚みとスタンピング・ツールのピン直径の選択によって制御されることは、本発明の方法の技術的利点である。全ての部材が均一の寸法を有する。このため、熱機械的応力の耐性は最大限にされ得る。
本発明の別の利点は、リフロー非対応金属シート、濡れ性ある表面、およびリフロー対応可能な材料層の選択によって可能となる、接続部材の選択肢として用いることのできる材料の種類の幅の広さである。
本発明の技術的な進歩並びにその態様は、添付の図面および特許請求の範囲に記載された新規な特徴に関連して考慮されるとき、以下の本発明の好ましい実施例に述べることから明らかになろう。
図１から６は、本発明の第１のおよび第２の実施例のプロセス工程を示し、これらのプロセス工程は、均一な体積のはんだコンタクト・ボールを製造すること、および、これらのはんだコンタクト・ボールを半導体ウエハの集積回路（ＩＣ）コンタクト・パッドへアセンブルすること、またはそれぞれ、半導体パッケージまたは印刷回路基板などの基板のコンタクト・パッドへアセンブルすることを含む。ここに定義するように、コンタクト・ボールという用語は、はんだコンタクトが球形でなければならないことを意味するものではない。たとえば半球形または半ドームなどの種々の形状を有していてよい。本発明の方法に基づいて、全てのコンタクト・ボールは、実質的に同じ体積および同じ高さを有する。
プロセス・フローは、図１に示すように、はんだ材料のシートまたはリボン１０１から始まる。はんだ材料は、錫と、錫／銅、錫／インジウム、錫／銀、錫／ビスマス、錫／鉛を含む錫合金と、インジウムと、導電性の接着性化合物とからなるグループから選択される。シートまたはリボン１０１は均一な厚み１０２を有する。厚み１０２は製造されるはんだボールの体積の一方の寸法を決定する。
はんだシート１０１は、図２の略断面図に示すように、ダイの間に配置される。このダイは、スタンピング・ツールに適合し、スタンピング・ツールのピンに対してガイドとして機能するように設計された、複数の開口部２１０ａを有する第１のパート２０１を有する。ダイの第２のパートは２０２で示され、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）２０３の表面２０３ａに面している。デバイス（例えば、チップ、ウエハ、パッケージ、または基板）２０３の表面２０３ａ上には、複数のコンタクト・パッド２０３ｂがあり、これらは、形成されるボールを受け入れるように処理されている。この処理は、はんだ可能なコンタクト表面を含む。
図２には更に、複数のスタンピング・ピン２０４ａを有するスタンピング・ツール２０４の断面が示されている。ピン２０４ａのパターンは、ダイの開口部２０１ａ、およびデバイス（例えば、チップ、ウエハ、パッケージ、または基板）２０３のコンタクト・パッド２０３ａと適合されている。これらのピンの断面領域は、はんだボールの体積を決定するために有効な他の２つの寸法を含む。スタンピング・ピンは通常、シリンダと呼ばれ、これらのシリンダの断面は、円形、長円形、四角形、長方形、および任意の他の適切な形状からなるグループから選択され得る。
図３は、第１のダイ・パート２０１と第２のダイ・パート２０２との間に、はんだシート１０１を固定するプロセス工程を示す。図３には更に、スタンピング・ツール２０４と、ダイ・パート間に固定されたシート１０１を有するダイ・パート２０１および２０２と、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）２０３とを整列させて、各スタンピング・ピン２０４ａが、コンタクト・パッド２０３ｂの１つの上に位置するようにするプロセス工程が示されている。
図４に示すように、次のプロセス工程において、各スタンピング・ピン２０４ａがシート１０１からプレートレット４０１を打ち抜くように、スタンピング・ツール２０４は、ダイ・パート２０１および２０２を貫き、はんだシート１０１を貫いてプレスされる。このプロセス工程で、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）２０３上の各コンタクト・パッド領域２０３ｂに対して、１つのプレートレット４０１がつくられる。はんだプレートレット４０１のない状態のままにはどのコンタクト・パッド２０３ｂもならない。
図５は、拡大した断面図であり、コンタクト・パッド２０３ｂと表面接触させられた後の、これらのプレートレット４０１を幾つか示す。図から分かるように、このスタンピング方法により、等しい寸法および体積のはんだプレートレットがつくられる。高さは、はんだシート１０１の厚み１０２によって決まり、面積は、スタンプ・シリンダ２０４ａの断面によって決まり、そのため、スタンプ・シリンダ２０４ａの断面は、コンタクト・パッド２０３ｂの面積に等しく選択されている。
ダイおよびはんだシートをデバイス（例えば、チップ、ウエハ、パッケージ、または基板）と整列させる前に、コンタクト・パッド２０３ｂに、はんだフラックスを塗付してもよい。その結果、個々のはんだプレートレットおよびデバイス（例えば、チップ、ウエハ、パッケージ、または基板）に熱を加えた後、そのプレートレットは溶解し、コンタクト・パッド２０３ｂ全体を濡らす。このリフロー・プロセス工程は、図６に示しており、ここでは、表面張力が、溶解したはんだから「ボール」６０１（より正確に言えば「半ドーム」）を形成している。全てのボール６０１は、これらが、コンタクト・パッド２０３ｂの（等しい）面積を完全にカバーするため、実質的に同じはんだ体積および同じ高さ６０１ａを有する。
本発明の方法により、幅広い範囲の寸法のはんだボールを製造することができる。本体２０３がシリコン・ウエハであり、パッド２０３ｂがＩＣのコンタクト・パッドであるとき、典型的なはんだ「ボール」高さは、0.1から0.3 mmの間である。このアセンブリは、フリップ・チップ表面実装によるものである。本体２０３が半導体パッケージまたは基板であり、パッド２０３ｂがパッケージ・コンタクト・パッドまたは基板コンタクト・パッドであるとき、典型的なはんだ「ボール」高さは、0.5 mmであり、かなり大きくなる。この半導体パッケージは、ボール・グリッド・アレイ・パッケージ、チップ・スケール・パッケージ、チップ・サイズ・パッケージ、または表面実装およびリフロー材料で外部パーツにアセンブルされる如何なるパッケージをも含む。
図７の略断図は、基板７０２のコンタクト・パッド７０１上への、チップまたはパッケージ２０３の表面実装アセンブリの典型的な結果を示す。はんだ「ボール」６０１は、ふたたびリフローされ、圧力の下で、これらは、押し出された中央部７０３ａと比較的狭いはんだ接合７０３ｂとを特徴とする、膨らんだ形の相互接続７０３に変形する。
概略図８Ａ，８Ｂから図１２は、本発明の第３および第４の実施例のプロセス工程を示し、これらのプロセス工程は、リフロー非対応コンタクト部材を製造すること、および、これらの部材を半導体ウエハのＩＣコンタクト・パッド上へアセンブルすること、またはそれぞれ、半導体パッケージまたは印刷回路基板などの基板上へこれらをアセンブルすることを含む。
プロセス・フローは、図８Ａで全般的に８００で示す、層状のシートまたはリボンから始まる。このシートは均一の厚み８０１を有する。厚み８０１は製造される部材の高さを決定する。
図８Ｂの断面図はシート８００の層状の構造を示す。シート８００の構成および製造により低コストが確実となる。比較的厚い中央層８１０は、リフロー非対応金属で作られ、アルミニウム、銅、ニッケル、チタン、タンタル、タングステン、錫、鉛、およびそれらの合金からなるグループから選択される、低率材料で作られることが好ましい（錫および鉛は、それらのリフロー温度よりも低い温度範囲においてのみ用いられることが好ましい）。好ましい低コストの選択肢はアルミニウムである。層８１０の金属がはんだ可能でないとき、中央層８１０の両側に、はんだ可能な材料の付加的な接着層８１１がある。この付加的な金属は、銅、ニッケル、金、銀、パラジウム、およびそれらの合金からなるグループから選択される。厚い中央層８１０と比較すると、はんだ可能な層８１１は薄く、ほんのフラッシュ（flash）であってもよい。
シート８００の最も外側の面は、リフロー対応可能な材料の接着層である。このリフロー対応可能な材料は、錫と、錫／銅、錫／インジウム、錫／銀、錫／ビスマス、錫／鉛を含む錫合金と、インジウムと、導電性の接着性化合物とからなるグループから選択される。好ましい実施例において、チップと相互接続するために用いられるリフロー対応可能な層８１２は、デバイスを外部パーツに取り付けるために用いられるリフロー対応可能な層８１３よりも高いリフロー温度を有する。
図９に示すように、シート８００は、第１のパート９０１を有するダイの中間に配置され、第１のパート９０１は、スタンピング・ツールと適合し、スタンピング・ツールのピンに対してガイドとして機能するように設計された複数の開口部９０１ａを有する。ダイの第２のパートは９０２で示され、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）９０３の表面９０３ａに面している。デバイス（例えば、チップ、ウエハ、パッケージ、または基板）９０３の表面９０３ａ上には、複数のコンタクト・パッド９０３ｂがあり、これらは、はんだ可能な金属で作られ、形成される接続部材を受け入れるように処理されている。この処理は、フラックスのデポジションを含み得る。
図９には更に、複数のスタンピング・ピン９０４ａを有するスタンピング・ツール９０４の断面が示されている。ピン９０４ａのパターンは、ダイの開口部９０１ａ、およびデバイス（例えば、チップ、ウエハ、パッケージ、または基板）９０３のコンタクト・パッド９０３ａと適合されている。これらのピンの直径は、製造される部材の直径を決める。スタンピング・ピンは通常、シリンダと呼ばれ、これらのシリンダの断面は、円形、長円形、四角形、長方形、および任意の他の適切な形状からなるグループから選択され得る。
図１０は、第１のダイ・パート９０１と第２のダイ・パート９０２との間にシート８００を固定するプロセス工程を示す。図１０には更に、スタンピング・ツール９０４と、ダイ・パート間に固定されたシート８００を有するダイ・パート９０１および９０２と、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）９０３とを整列させて、各スタンピング・ピン９０４ａが、コンタクト・パッド９０３ｂの１つの上に位置するようにするプロセス工程が示されている。
図１１に示すように、次のプロセス工程において、各スタンピング・ピン９０４ａがシート８００から部材１１０１を打ち抜くように、スタンピング・ツール９０４は、ダイ・パート９０１および９０２を貫き、シート８００を貫いてプレスされる。このプロセス工程で、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）９０３上の各コンタクト・パッド領域９０３ｂに対して、１つの部材１１０１がつくられる。接続部材１１０１のない状態のままにはどのコンタクト・パッド９０３ｂもならない。
図１２は拡大断面図であり、コンタクト・パッド９０３ｂと表面接触させられた後の、これらの接続部材１１０１を幾つか示す。図から分かるように、このスタンピング方法により、等しい直径１１０１ａおよび高さ１１０１ｂの部材が作られ、各部材は、高さ全体にわたって均一の直径を有する。熱機械的応力の下で歪みを吸収するため、高さ対直径の比は１より大きいか１に等しいことが好ましい。高さ１１０１ｂはシート８００の厚み８０１によって決まり、直径１１０１ａはスタンプ・シリンダ９０４ａの直径によって決まる。部材１１０１の主要部分は、シート中央層８１０のリフロー非対応材料（例えば、アルミニウムまたは銅）でつくられる中央部１２０１である。リフロー非対応金属１２０１が本質的にはんだ可能ではない場合、この部材の両端のはんだ可能な表面は、はんだ可能な金属（例えば、銅または金）の接着層１２０２によって提供され得る。層１２０３および１２０４はリフロー対応可能な材料でつくられる。層１２０４として選択される材料は、層１２０３として選択される材料よりも高いリフロー温度を有することが好ましい。図１２において、デバイス（例えば、チップ、ウエハ、パッケージ、または基板）９０３のコンタクト・パッド９０３ｂに、部材１１０１を取り付けるため、層１２０４は既にリフローされている。これに対し、層１２０３はまだリフローされておらず、外部パーツへのリフロー取付けのために機能することができる。
ダイおよびシートをデバイス（例えば、チップ、ウエハ、パッケージ、または基板）と整列させる前に、コンタクト・パッド９０３ｂに、はんだフラックスを塗付してもよい。その結果、個々の接続部材およびデバイス（例えば、チップ、ウエハ、パッケージ、または基板）に熱を加えた後、層１２０４は溶解し、コンタクト・パッド９０３ｂの領域全体を濡らす。このリフロー・プロセス工程は図１２において、層１２０４の膨らんだ外周の輪郭で示されている。
図１３の略断面図は、基板１３０２のコンタクト・パッド１３０１上への、チップまたはパッケージ９０３のフリップ・チップ表面実装アセンブリの典型的な結果を示す。層１２０３のリフロー対応可能な材料が溶解するように、このアセンブリは、層１２０３のリフロー温度まで加熱される。アセンブリの僅かな圧力で、層１２０３は、図１３に示す、幾分膨らんだ外周に変形する。はんだ層１２０３と対照的に、この部材のリフロー非対応柱状部１２０１は、アセンブリ温度によって変化することなく残り、均一の直径および均一の高さのシリンダが、基板パッド１３０１の面に対して垂直に配置される。
次に図７を参照し、例として、ある大量生産デバイスでは、スタンドオフ７０５は180 μmで、膨らみ７０３ａは270 μmの直径７０４を有する。このデバイスにおいて、デバイスのコンタクト・パッド２０３ｂ（銅製）は、140 μmの直径７０６を有し、基板のコンタクト・パッド７０１（銅製）は、175 μmの直径７０７を有する。基板７０２は、通常、デバイス２０３よりも高い熱膨張係数を有する。したがって、−40から＋150℃の信頼性テストの間またはデバイスオペレーションにおいて経験するような、温度サイクリング中、はんだ接合部で応力が生じる。ここで用いられている形状では、慣性モーメントの計算では推定値は260・106 μmE4となる。
この値は、図１３の柱状部材を有する同一のデバイスと比較すべきである。スタンドオフ１３０５は180 μmで、接続柱状部の直径１３０４は、柱状部の長さ全体にわたって140 μmの直径を有する。デバイスのコンタクト・パッド９０３ｂは、140 μmの直径１３０６を有し、基板のコンタクト・パッド１３０１は、175 μmの直径１３０７を有する。基板１３０２は、通常、デバイス９０３よりも高い熱膨張係数を有する。したがって、−40から＋150℃の信頼性テストの間またはデバイスオペレーションにおいて経験するような温度サイクリング中、はんだ接合部で応力が生じる。ここで用いられている形状では、慣性モーメントの計算では、推定値は18.8・106 μmE4となる。
この値は、図７のアセンブリに対して計算された値の13倍改善されている。同等のヤング率および同様の配置では、この改善は、少なくとも10倍の応力の低減を意味する。
本発明は例示用の実施例を参照して説明されたが、本説明が限定的な意味に解釈されることを意図しているのではない。これら例示用の実施例の種々の変形および組合せばかりでなく本発明の他の実施例も、本説明を参照すれば当業者にとって明白である。一例として、用いる位置へ、出発材料のシートから等しい高さの複数のリフロー非対応相互接続を打ち抜き、その後、これらの相互接続を、別のパーツを有する１つのパーツのアセンブリに取り付けるという概念は、幅広い範囲の製品に適用することができる。これらの製品は、それに限定するわけではないが、種々の異なる構成要素からなる電子機器基板に特に見られる。したがって、添付の特許請求の範囲はあらゆるこれらの変形および組合せを包含することを意図する。
以上の説明に関し、更に以下の項目を開示する。
（１） 複数のパッドと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材とを有する集積回路チップであって、
前記部材のそれぞれが、熱機械的応力の下で歪みを吸収するのに都合のよい、高さ対直径の比および実質的に均一な直径を有し、
前記部材が、各端部のはんだ可能な表面と、各端部のリフロー対応可能な材料の層とを有し、
前記部材のそれぞれが、コンタクト・パッドに一端ではんだ付けされ、各部材の他方の端部が、外部パーツへのリフロー取付けに用いられ得る
ことを含む集積回路チップ。
（２） 第１項に記載のチップであって、前記高さ対直径の比が１より大きいか或いは１に等しいチップ。
（３） 第１項に記載のチップであって、前記部材が、アルミニウム、銅、ニッケル、チタン、タンタル、タングステン、錫、鉛、およびそれらの合金からなるグループから選択される低率材料で作られるチップ。
（４） 第１項に記載のチップであって、前記チップに面している部材端部用に選択された前記リフロー対応可能な材料が、外部パーツへの取付けのための部材端部用に選択されたリフロー対応可能な材料よりも高いリフロー温度を有するチップ。
（５） 複数のパッドと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材とを有する半導体パッケージであって、
前記部材のそれぞれが、熱機械的応力の下で歪みを吸収するのに都合のよい、高さ対直径の比および実質的に均一な直径を有し、
前記部材のそれぞれが、それぞれの接続パッドにリフロー取付けされ、
各部材が、外部パーツへのリフロー取付けに用いられ得るままであるように、その取付けが成されていない端部にリフロー対応可能な材料を有する
ことを含む半導体パッケージ。
（６） 第５項に記載のパッケージであって、前記部材の前記高さ対直径の比が１より大きいか或いは１に等しいパッケージ。
（７） 第５項に記載のパッケージであって、前記部材が、アルミニウム、銅、ニッケル、チタン、タンタル、タングステン、錫、鉛、およびそれらの合金からなるグループから選択される低率材料で作られるパッケージ。
（８） 第５項に記載のパッケージであって、前記パッケージに面している部材端部用に選択された前記リフロー対応可能な材料が、外部パーツへの取付けのための部材端部用に選択されたリフロー対応可能な材料よりも高いリフロー温度を有するパッケージ。
（９） 接続部材を形成し、前記部材を、半導体デバイス上のコンタクト・パッド上にアセンブルするための方法であって、
リフロー非対応金属の中央層と、各表面に対して接着性のあるリフロー対応可能な材料の層とを有する金属シートであって、前記シートの厚みによって、前記接続部材の高さが決まるシートを提供し、
スタンピング・ツールをガイドするための２パート・ダイであって、各パートが前記コンタクト・パッドのパターンに適合するような構造を有している２パート・ダイを提供し、
前記ダイ・パートの中間に前記シートを配置して固定し、
複数のスタンピング・ピンを有するスタンピング・ツールであって、前記ピンの直径によって前記接続部材の直径が決まり、前記ピンが前記コンタクト・パッド配置に適合するように配置されるスタンピング・ツールを提供し、
各ピンが前記コンタクト・パッドの１つの上に位置するように、前記スタンピング・ツール、前記パート間に固定された前記シートを有する前記ダイ、および前記半導体デバイスを整列させ、
各スタンピング・ピンが前記シートから接続部材を打ち抜いて、各コンタクト・パッドに対して１つの接続部材をつくるように、前記ツールを前記ダイと前記シートとを貫いてプレスし、
前記部材を前記パッドと表面接触させ、
前記部材と前記パッドとの間の前記リフロー対応可能な材料を溶解するため、前記個々の部材および前記デバイスに熱を加え、更に、
各部材がそれぞれのパッドにしっかりと取り付けられるように、温度をリフロー温度より低くする
工程を含む方法。
（１０） 第９項に記載の方法であって、前記スタンピング・ピンが、円形、長円形、四角形、および長方形からなるグループから選択される断面を有するシリンダのような形状である方法。
（１１） 複数のパッド９０３ｂと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材１２０１とを有する集積回路チップ９０３を開示する。これらのコンタクト部材１２０１のそれぞれは、熱機械的応力の下で歪みを吸収するのに都合のよい高さ対直径の比および均一な直径を有する。部材は、各端部のはんだ可能な表面１２０２と、各端部のリフロー対応可能な材料の層とを有する。各部材は、チップ・コンタクト・パッド９０３ｂに一端１２０４がはんだ取付けされ、各部材の他方の端部１２０３は、外部パーツへのリフロー取付けが成され得る。
はんだ材料のシートの斜視図。 はんだシート、スタンピング・ツール、２パート・ダイ、およびデバイス（例えば、チップ、ウエハ、パッケージ、または基板）を含む、本発明に従ったアセンブリのための複数の個別の部位の略断面図。 ダイの２つのパートの間に固定されたはんだシートを有する、図２と同様の部位の略断面図。 スタンピング・ツールによってシートから打ち抜かれたはんだプレートレットを有する、図２と同様の部位の略断面図。 はんだプレートレットが、シートから打ち抜かれ、コンタクト・パッドに取り付けられた後のデバイス（例えば、チップ、ウエハ、パッケージ、または基板）の一部の略断面図。 はんだプレートレットのリフロー後の、図５にあるようなデバイス（例えば、チップ、ウエハ、パッケージ、または基板）の同様の部分の略断面図。 デバイス（例えば、チップ、ウエハ、パッケージ、または基板）を外部パーツへリフロー取付けした後の、はんだ接合の略断面図。 本発明に従った取り付け材料の複合シートの斜視図。 本発明に従った取り付け材料の複合シートの断面図。 複合シート、スタンピング・ツール、２パート・ダイ、およびデバイス（例えば、チップ、ウエハ、パッケージ、または基板）を含む、本発明に従ったアセンブリのための複数の個別の部位の略断面図。 ダイの２つのパートの間に固定された複合シートを有する、図９と同様の部位の略断面図。 スタンピング・ツールによってシートから打ち抜かれた複合柱状部を有する、図９と同様の部位の略断面図。 複合柱状部が、シートから打ち抜かれ、コンタクト・パッドに取り付けられた後のデバイス（例えば、チップ、ウエハ、パッケージ、または基板）の一部の略断面図。 デバイス（例えば、チップ、ウエハ、パッケージ、または基板）を外部パーツへリフロー取付けした後の、複合柱状部を用いた相互接続の略断面図。
符号の説明
９０３ 集積回路チップ
９０３ｂ コンタクト・パッド
１２０１ リフロー非対応コンタクト部材
１２０２ はんだ可能な層
１２０３，１２０４ リフロー対応可能な層
１３０２ 基板

Claims (3)

  1. 複数のパッドと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材とを有する集積回路チップであって、
    前記部材のそれぞれが、熱機械的応力の下で歪みを吸収するのに都合のよい、高さ対直径の比および実質的に均一な直径を有し、
    前記部材が、各端部のはんだ可能な表面と、各端部のリフロー対応可能な材料の層とを有し、
    前記部材のそれぞれが、コンタクト・パッドに一端ではんだ付けされ、各部材の他方の端部が、外部パーツへのリフロー取付けに用いられ得る
    ことを含む集積回路チップ。
  2. 複数のパッドと、外部パーツへのリフロー取付けによって接続されるリフロー非対応コンタクト部材とを有する半導体パッケージであって、
    前記部材のそれぞれが、熱機械的応力の下で歪みを吸収するのに都合のよい、高さ対直径の比および実質的に均一な直径を有し、
    前記部材のそれぞれが、それぞれの接続パッドにリフロー取付けされ、
    各部材が、外部パーツへのリフロー取付けに用いられ得るままであるように、その取付けが成されていない端部にリフロー対応可能な材料を有する
    ことを含む半導体パッケージ。
  3. 接続部材を形成し、前記部材を、半導体デバイス上のコンタクト・パッド上にアセンブルするための方法であって、
    リフロー非対応金属の中央層と、各表面に対して接着性のあるリフロー対応可能な材料の層とを有する金属シートであって、前記シートの厚みによって、前記接続部材の高さが決まるシートを提供し、
    スタンピング・ツールをガイドするための２パート・ダイであって、各パートが前記コンタクト・パッドのパターンに適合するような構造を有している２パート・ダイを提供し、
    前記ダイ・パートの中間に前記シートを配置して固定し、
    複数のスタンピング・ピンを有するスタンピング・ツールであって、前記ピンの直径によって前記接続部材の直径が決まり、前記ピンが前記コンタクト・パッド配置に適合するように配置されるスタンピング・ツールを提供し、
    各ピンが前記コンタクト・パッドの１つの上に位置するように、前記スタンピング・ツール、前記パート間に固定された前記シートを有する前記ダイ、および前記半導体デバイスを整列させ、
    各スタンピング・ピンが前記シートから接続部材を打ち抜いて、各コンタクト・パッドに対して１つの接続部材をつくるように、前記ツールを前記ダイと前記シートとを貫いてプレスし、
    前記部材を前記パッドと表面接触させ、
    前記部材と前記パッドとの間の前記リフロー対応可能な材料を溶解するため、前記個々の部材および前記デバイスに熱を加え、更に、
    各部材がそれぞれのパッドにしっかりと取り付けられるように、温度をリフロー温度より低くする
    工程を含む方法。
JP2003433883A 2002-12-31 2003-12-26 半導体デバイスを実装するための複合金属柱状部 Pending JP2004214676A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43759302P 2002-12-31 2002-12-31
US43736602P 2002-12-31 2002-12-31

Publications (1)

Publication Number Publication Date
JP2004214676A true JP2004214676A (ja) 2004-07-29

Family

ID=32659480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003433883A Pending JP2004214676A (ja) 2002-12-31 2003-12-26 半導体デバイスを実装するための複合金属柱状部

Country Status (5)

Country Link
US (1) US7125789B2 (ja)
EP (1) EP1443548A3 (ja)
JP (1) JP2004214676A (ja)
KR (1) KR20040062411A (ja)
TW (1) TW200423344A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US6929170B2 (en) * 2003-09-30 2005-08-16 Ted Ju Solder deposition method
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
WO2007007865A1 (en) 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
WO2007029866A1 (en) * 2005-09-09 2007-03-15 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
EP2047725A4 (en) * 2006-08-03 2010-05-26 Showa Denko Kk MANUFACTURING PROCESS FOR A LOT-PCB
KR101388538B1 (ko) * 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
SG152101A1 (en) 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US8178970B2 (en) * 2009-09-18 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strong interconnection post geometry
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8501615B2 (en) * 2011-06-15 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump formation
US8957521B2 (en) * 2011-12-27 2015-02-17 Panasonic Intellectual Property Management Co., Ltd. Mounted structure
CN105448872A (zh) * 2014-08-29 2016-03-30 展讯通信（上海）有限公司 一种改进的芯片连接结构及其制作工艺
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9842819B2 (en) 2015-08-21 2017-12-12 Invensas Corporation Tall and fine pitch interconnects
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN111394612B (zh) * 2020-04-29 2023-10-20 西安同为工业技术有限公司 一种基于十字或雪花孔型的合金材料芯片的防垢装置
US12087704B2 (en) * 2021-01-29 2024-09-10 Raytheon Company Composite structure for image plane normalization of a microelectronic hybrid device
CN114986012A (zh) * 2022-06-06 2022-09-02 中国科学院宁波材料技术与工程研究所 复合柱状软焊材料及其制备方法与应用
CN118315280B (zh) * 2024-04-12 2024-10-29 山东瑞启微电子科技有限公司 一种tmv载板、制造工艺及应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
WO1997019466A1 (en) 1995-11-22 1997-05-29 Fry's Metals, Inc. Method and apparatus for forming solder bumps on a substrate
US6249963B1 (en) 1996-11-27 2001-06-26 Texas Instruments Incorporated System and method for coupling conductive pellets to a component of an integrated circuit
KR100278219B1 (ko) * 1997-06-18 2001-01-15 클라크 3세 존 엠. 플립칩과볼그리드어레이(bga)를상호접속시키는방법
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill

Also Published As

Publication number Publication date
EP1443548A3 (en) 2004-08-18
KR20040062411A (ko) 2004-07-07
US20040135251A1 (en) 2004-07-15
EP1443548A2 (en) 2004-08-04
TW200423344A (en) 2004-11-01
US7125789B2 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
JP2004214676A (ja) 半導体デバイスを実装するための複合金属柱状部
US5476211A (en) Method of manufacturing electrical contacts, using a sacrificial member
US7947602B2 (en) Conductive pattern formation method
US5558271A (en) Shaped, self-aligning micro-bump structures
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US6638638B2 (en) Hollow solder structure having improved reliability and method of manufacturing same
US20070205253A1 (en) Method for diffusion soldering
JPH0888245A (ja) 半導体装置
US7304376B2 (en) Microelectronic assemblies with springs
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
US7550852B2 (en) Composite metal column for mounting semiconductor device
EP0804056B1 (en) Improvements in or relating to a connecting board
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
US20060027899A1 (en) Structure with spherical contact pins
US20070085220A1 (en) Re-enforced ball-grid array packages for semiconductor products
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JP3180041B2 (ja) 接続端子及びその形成方法
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2856197B2 (ja) Ｂｇａ接続構造
JP3766362B2 (ja) 半導体装置の製造方法
KR100196349B1 (ko) 소형 금속 범프의 제조
CN116686080A (zh) 可配置的有引线的封装件
JPH1187561A (ja) 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法
JPH08288419A (ja) 半導体装置およびその実装方法