JP3766362B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3766362B2 JP3766362B2 JP2002291640A JP2002291640A JP3766362B2 JP 3766362 B2 JP3766362 B2 JP 3766362B2 JP 2002291640 A JP2002291640 A JP 2002291640A JP 2002291640 A JP2002291640 A JP 2002291640A JP 3766362 B2 JP3766362 B2 JP 3766362B2
- Authority
- JP
- Japan
- Prior art keywords
- back electrode
- solder
- wiring board
- electrodes
- solder balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは、複数のボール電極が二次元的に配列されたＢＧＡ（ボール・グリッド・アレイ）型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図６に、特許文献１に記載された、従来例のＢＧＡパッケージの側面図を示す。半導体素子５が配線基板（インターポーザ）１の表面に搭載され、その上からモールド樹脂６により被覆されている。また、配線基板１の裏面に複数の裏面電極（ランド）２が平面状に形成されており、裏面電極２上に複数のボール電極３が載置されている。
【０００３】
このＢＧＡパッケージの製造工程について、図７を参照しながら説明する。まず、図７（ａ）に示すように、表面に半導体素子５が搭載され、その上からモールド樹脂６により被覆され、複数の裏面電極２が平面状に形成された配線基板１を用意する。
【０００４】
次に、図７（ｂ）に示すように、複数の裏面電極２上にフラックス（接続材料）７を印刷する。
【０００５】
次いで、図７（ｃ）に示すように、複数の半田ボール４をプレート８上に形成された複数の孔９上にそれぞれ整列して吸着させる。
【０００６】
続いて、図７（ｄ）に示すように、プレート８を配線基板１の裏面に載置し、プレート８上の複数の半田ボール４と、配線基板１の複数の裏面電極２を位置合わせする。
【０００７】
その後、図７（ｅ）に示すように、複数の半田ボール４を配線基板１の複数の裏面電極２上に転写し、図７（ｆ）に示すように、配線基板１を加熱（リフロー）して半田ボール４を裏面電極２に溶着させ、配線基板１の裏面にボール電極３を形成する。
【０００８】
【特許文献１】
特開平７−１７６５６７号公報（第４頁、第１図）
【０００９】
【発明が解決しようとする課題】
しかし、上記した従来例においては、次のような問題がある。即ち、まず、半田ボールを配線基板の裏面電極上に転写する際に、半田ボールが球形のため半田ボールが転がって欠落する不具合が発生する。また、ＢＧＡパッケージの小型化に伴って電極間の狭小化が進み、配線基板の裏面電極のサイズも小さくなり、半田ボールの裏面電極上への転写の正確性が不足し、隣接する半田ボール同士が溶着することがある。また、図８の従来の半田ボール４と裏面電極２の転写状態の拡大図に示すように、半田ボール４と裏面電極２が接触する部分が球形のため、半田ボール４と裏面電極２の位置合わせが困難である。
【００１０】
また、半導体素子とモールド樹脂の熱膨張率の違いにより配線基板に凹状又は凸状の反りやうねりが生じている場合があるが、これら反りやうねりの大きさによっては、複数の半田ボールを対応する裏面電極に十分に接触させられず、半田ボールを裏面電極上に正確に転写できないことがある。さらに、接触を良好とするために配線基板を過度に加圧すると、ＢＧＡパッケージが損傷することがあり、製造歩留まりや製品の信頼性を低下させていた。
【００１１】
本発明は、このような従来技術における問題点を解決し、容易かつ正確に半田ボールの裏面電極への転写及び溶着が行える半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法においては、表面に半導体素子が搭載され、裏面に複数の裏面電極が形成された配線基板にボール電極を形成する。ここで、複数の半田ボールの裏面電極と接続される部分を平坦化し、半田ボールを、裏面電極上に転写する工程と、半田ボールを裏面電極に溶着させ、ボール電極を形成する工程とを備える。
【００１３】
この構成により、半田ボールの裏面電極上への転写及び溶着が安定して行え、半田ボールが転がって欠落したり、隣接する半田ボール同士が溶着する不具合が防止でき、また、半田ボールと裏面電極との位置合わせを容易かつ正確に行うことができる。
【００１４】
【発明の実施の形態】
本発明の半導体装置の製造方法においては、配線基板が反り又はうねりを有する場合において、半田ボールを平坦化する工程において、半田ボールの高さを変化させることで、半田ボールを裏面電極へ安定して接触させることができる。
【００１５】
この構成により、反りやうねりが生じた配線基板を用いる場合に、半田ボールの裏面電極上への転写及び溶着が安定して行え、半田ボールが転がって欠落したり、隣接する半田ボール同士が溶着する不具合が防止できる。
【００１６】
また、本発明においては、半導体素子において、配線基板に対向する面に複数の素子電極が形成され、複数の素子電極と、対応する配線電極がそれぞれ突起電極を介して電気的に接続された配線基板を用いることが好ましい。
【００１７】
この構成により、ブリッジタイプのＢＧＡパッケージに対しても、適用が可能となる。また、パッケージの薄型化が容易となり、配線基板において、半導体素子が搭載される面と、半田ボールと裏面電極が搭載される面に分けることができ、半田ボールを搭載する工程が容易に行える。
【００１８】
また、本発明においては、半導体素子において、配線基板に対向する面に複数の素子電極が形成され、複数の素子電極と、対応する配線電極がそれぞれ金属細線を介して電気的に接続された配線基板を用いることが好ましい。
【００１９】
この構成により、モールドタイプのＢＧＡパッケージに対しても、適用が可能となる。
【００２０】
また、本発明においては、有機材料からなる配線基板であって、裏面電極における半田ボールが溶着される領域に、フラックス処理が施されているか又はニッケルメッキ及び金メッキがこの順で施された配線基板を用いることが好ましい。
【００２１】
この構成により、裏面電極の防錆作用と裏面電極の表面の活性化作用により、半田ボールの搭載が容易かつ正確に行える。
【００２２】
ここで、有機材料の代わりにセラミック材料からなる配線基板を用いることが好ましい。
【００２３】
この構成により、配線基板の反りやうねりが小さくなり、加熱時の形状変化が実質的になくなるため、平坦性を必要とする半導体素子のフリップチップ実装に特に有効となる。
【００２４】
また、本発明においては、半導体素子において、配線基板に対向する面に複数の素子電極が形成され、複数の素子電極の少なくとも１つが、リードフレームを介して配線基板の裏面電極と電気的に接続された配線基板を用いることが好ましい。
【００２５】
この構成により、複数の素子電極から配線基板の裏面電極まで単一の素材で接続されるようになり、放熱効果に優れたものとなる。
【００２６】
ここで、裏面電極における半田ボールが溶着される領域に、ニッケルメッキ、パラジウムメッキ、及び金メッキがこの順で施された配線基板を用いることが好ましい。
【００２７】
この構成により、金メッキとパラジウムメッキによる裏面電極の保護膜としての作用により、ニッケルメッキに対する防錆作用が得られる。また、半田ボールの溶融時に、最も溶融速度の速い金が半田中に拡散され、その後、パラジウムが半田中に拡散された後、半田中の錫とニッケルが結合され、半田と裏面電極の接合が可能となる。
【００２８】
また、ここで、裏面電極における半田ボールが溶着される領域に、錫及びビスマスを含む合金メッキが施された配線基板を用いることが好ましい。
【００２９】
この構成により、合金メッキが、裏面電極の保護膜としての作用を発現するようになり、裏面電極の酸化、腐食が防止される。また、合金メッキは半田ボールが溶融時に半田中に溶融して半田と裏面電極の接合が可能となる。
【００３０】
本発明の実施の形態について、以下、図面を参照しながら説明する。
【００３１】
（実施の形態１）
図１に、本実施の形態におけるＢＧＡパッケージを示す。半導体集積回路が形成された半導体素子５が配線基板１の表面に搭載され、その上からモールド樹脂６により被覆されている。また、配線基板１の裏面に複数の裏面電極２が平面状に形成されており、裏面電極２上に複数のボール電極３が載置されている。また、図示を省略するが、半導体素子５における配線基板１に対向する面に複数の素子電極が設けられ、また、配線基板１の表面には、複数の配線電極が設けられており、複数の素子電極は、対応する複数の配線電極とそれぞれ突起電極又は金属細線を介して電気的に接続されている。また、複数の素子電極の少なくとも１つは、複数のボール電極３のいずれかと電気的に接続されている。
【００３２】
図２に、本実施の形態におけるＢＧＡパッケージの製造工程を示す。以下、図２を参照しながらＢＧＡパッケージの製造方法について説明する。
【００３３】
まず、図２（ａ）に示すように、表面に半導体素子５が搭載され、その上からモールド樹脂６により被覆され、裏面に複数の裏面電極２が平面状に形成された配線基板１を用意する。配線基板１としては、ガラスエポキシ、アラミド等の有機材料又はアルミナ、ガラス等のセラミック材料からなるものが用いられる。有機材料を用いる場合は、半導体素子が搭載される配線基板と、半導体装置が接続されるプリント基板の線膨張係数が等しくなるため、半田による接続の信頼性が向上する。また、セラミック材料を用いる場合は、配線基板の反りやうねりが小さくなり、加熱時の形状変化が実質的になくなるため、平坦性を必要とする半導体素子のフリップチップ実装に特に有効となる。
【００３４】
次に、図２（ｂ）に示すように、複数の裏面電極２上にフラックス（接続材料）７を印刷する。フラックス７としては、例えば、水溶性のもの、樹脂系のもの等を用いることができる。このフラックス処理を施すことにより、フラックスの粘着により、半田ボールを固定する効果が得られ、半田ボールの移動による、隣接する半田ボール同士の溶融や欠落が防止できる。なお、フラックス処理の代わりに複数の裏面電極２上にニッケルメッキ及び金メッキをこの順で施しても同様の効果が得られる。
【００３５】
次いで、図２（ｃ）に示すように、複数の半田ボール４をプレート８上に形成された複数の孔９上にそれぞれ整列して吸着させる。
【００３６】
続いて、図２（ｄ）に示すように、半田ボール４を吸着させたプレート８を平板１０に加圧接触させて、半田ボール４が裏面電極２と溶着される部分を平坦化する。
【００３７】
そして、図２（ｅ）に示すように、プレート８を配線基板１の裏面に載置し、プレート８上の半田ボール４を、配線基板１の複数の裏面電極２上に転写する。
【００３８】
その後、図２（ｆ）に示すように、配線基板１を加熱（リフロー）して半田ボール４を裏面電極２に溶着させ、配線基板１の裏面にボール電極３を形成する。
【００３９】
この製造方法によれば、半田ボール４の裏面電極２と溶着される部分が平坦化されているため、半田ボール４の裏面電極２への転写と溶着が安定して行え、半田ボール４が転がって欠落したり、隣接する半田ボール４同士が溶着する不具合が防止できる。
【００４０】
図３に、本実施の形態における半田ボール４の裏面電極２への転写状態の拡大図を示す。このように、半田ボール４の裏面電極２と溶着される部分を平坦化することにより、半田ボール４の接地面積が大きくなり、半田ボール４の一部が裏面電極２と接していることで、半田ボール４が裏面電極２へ確実に溶着されるため、半田ボール４と裏面電極２の位置合わせが容易かつ正確に行える。
なお、本実施の形態において、配線基板１として、半導体素子５の配線基板１に対向する面に設けられた複数の素子電極の少なくとも１つが、リードフレームを介して配線基板１の裏面電極２と電気的に接続されたものを用いることができる。それにより、複数の素子電極から配線基板の裏面電極まで単一の素材で接続されるようになり、放熱効果に優れたものとなる。また、このとき、複数の裏面電極２の半田ボール４が溶着される領域に、ニッケルメッキ、パラジウムメッキ、及び金メッキをこの順で施しておくことが好ましい。それにより、金メッキとパラジウムメッキによる裏面電極の保護膜としての作用により、ニッケルメッキに対する防錆作用が得られる。また、半田ボールの溶融時に、最も溶融速度の速い金が半田中に拡散され、その後、パラジウムが半田中に拡散された後、半田中の錫とニッケルが結合され、半田と裏面電極の接合が可能となる。また、この代わりに、錫及びビスマスを含む合金メッキを施しても良い。それにより、合金メッキが、裏面電極の保護膜としての作用を発現するようになり、裏面電極の酸化、腐食が防止される。また、合金メッキが半田ボールの溶融時に半田中に溶融して半田と裏面電極の接合が可能となる。
【００４１】
（実施の形態２）
図４に、本実施の形態におけるＢＧＡパッケージの配線基板１ａを示す。配線基板１ａは、ボール電極が設けられる面が凹状に反っている。本実施の形態におけるＢＧＡパッケージは、凹状に反った配線基板１ａを用いる以外は、実施の形態１におけるＢＧＡパッケージと同様であるので、その説明を省略する。
【００４２】
本実施の形態におけるＢＧＡパッケージの製造工程について、図５を参照しながら説明する。
【００４３】
図５（ａ）〜図５（ｃ）に示す工程は、図２（ａ）〜図２（ｃ）に示した工程と同様であるので、その説明を省略する。
【００４４】
図５（ｃ）の工程に続いて、図５（ｄ）に示すように、半田ボール４を吸着させたプレート８を平板１０ａに加圧接触させて、半田ボール４の頂部を平坦化する。ここで、平板１０ａの形状は、配線基板１ａの反りの形状と対応させておく。それにより、半田ボール４のプレート８上における高さを、配線基板１ａの反りの形状に合わせることができる。
【００４５】
次に、図５（ｅ）に示すように、プレート８を配線基板１ａの裏面に配置し、プレート８上の半田ボール４を、配線基板１ａの複数の裏面電極２上へ転写する。
【００４６】
その後、図５（ｆ）に示すように、配線基板１ａを加熱（リフロー）して半田ボール４を裏面電極２に溶着させ、配線基板１ａの裏面にボール電極３を形成する。
【００４７】
この製造方法によれば、例えば、半導体素子とモールド樹脂の熱膨張率の違いにより凹状又は凸状の反りやうねりが生じている配線基板１ａを用いる場合に、半田ボール４の高さを配線基板１ａの反りの形状に応じて変化させることができる。それにより、裏面電極２へ半田ボール４を安定して接触させることができ、半田ボール４の裏面電極２への転写と溶着が安定して行える。
【００４８】
【発明の効果】
本発明によれば、半田ボールの裏面電極と接続される部分を平坦化することで、半田ボールの裏面電極上への転写及び溶着が安定して行え、転がって欠落したり、隣接する半田ボール同士が溶着する不具合が防止でき、また、半田ボールと裏面電極との位置合わせを容易かつ正確に行うことができる。また、本発明によれば、半田ボールの平坦化の際に、半田ボールの高さを変化させ、反りやうねりが生じた配線基板の形状に合わせることにより、裏面電極へ半田ボールを安定して接触させることができる。そして、これらにより半導体装置の製造歩留まりと信頼性が向上する。
【図面の簡単な説明】
【図１】 実施の形態１におけるＢＧＡパッケージの側面図
【図２】 実施の形態１におけるＢＧＡパッケージの製造工程図
【図３】 実施の形態１における半田ボールの裏面電極への転写状態の拡大図
【図４】 実施の形態２における配線基板の側面図
【図５】 実施の形態２におけるＢＧＡパッケージの製造工程図
【図６】 従来例のＢＧＡパッケージの側面図
【図７】 従来例のＢＧＡパッケージの製造工程図
【図８】 従来例の半田ボールの裏面電極への転写状態の拡大図
【符号の説明】
１ 配線基板
１ａ 反りを有する配線基板
２ 裏面電極
３ ボール電極
４ 半田ボール
５ 半導体素子
６ モールド樹脂
７ フラックス
８ プレート
９ 孔
１０ 平板
１０ａ 反りを有する平板
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは、複数のボール電極が二次元的に配列されたＢＧＡ（ボール・グリッド・アレイ）型の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図６に、特許文献１に記載された、従来例のＢＧＡパッケージの側面図を示す。半導体素子５が配線基板（インターポーザ）１の表面に搭載され、その上からモールド樹脂６により被覆されている。また、配線基板１の裏面に複数の裏面電極（ランド）２が平面状に形成されており、裏面電極２上に複数のボール電極３が載置されている。
【０００３】
このＢＧＡパッケージの製造工程について、図７を参照しながら説明する。まず、図７（ａ）に示すように、表面に半導体素子５が搭載され、その上からモールド樹脂６により被覆され、複数の裏面電極２が平面状に形成された配線基板１を用意する。
【０００４】
次に、図７（ｂ）に示すように、複数の裏面電極２上にフラックス（接続材料）７を印刷する。
【０００５】
次いで、図７（ｃ）に示すように、複数の半田ボール４をプレート８上に形成された複数の孔９上にそれぞれ整列して吸着させる。
【０００６】
続いて、図７（ｄ）に示すように、プレート８を配線基板１の裏面に載置し、プレート８上の複数の半田ボール４と、配線基板１の複数の裏面電極２を位置合わせする。
【０００７】
その後、図７（ｅ）に示すように、複数の半田ボール４を配線基板１の複数の裏面電極２上に転写し、図７（ｆ）に示すように、配線基板１を加熱（リフロー）して半田ボール４を裏面電極２に溶着させ、配線基板１の裏面にボール電極３を形成する。
【０００８】
【特許文献１】
特開平７−１７６５６７号公報（第４頁、第１図）
【０００９】
【発明が解決しようとする課題】
しかし、上記した従来例においては、次のような問題がある。即ち、まず、半田ボールを配線基板の裏面電極上に転写する際に、半田ボールが球形のため半田ボールが転がって欠落する不具合が発生する。また、ＢＧＡパッケージの小型化に伴って電極間の狭小化が進み、配線基板の裏面電極のサイズも小さくなり、半田ボールの裏面電極上への転写の正確性が不足し、隣接する半田ボール同士が溶着することがある。また、図８の従来の半田ボール４と裏面電極２の転写状態の拡大図に示すように、半田ボール４と裏面電極２が接触する部分が球形のため、半田ボール４と裏面電極２の位置合わせが困難である。
【００１０】
また、半導体素子とモールド樹脂の熱膨張率の違いにより配線基板に凹状又は凸状の反りやうねりが生じている場合があるが、これら反りやうねりの大きさによっては、複数の半田ボールを対応する裏面電極に十分に接触させられず、半田ボールを裏面電極上に正確に転写できないことがある。さらに、接触を良好とするために配線基板を過度に加圧すると、ＢＧＡパッケージが損傷することがあり、製造歩留まりや製品の信頼性を低下させていた。
【００１１】
本発明は、このような従来技術における問題点を解決し、容易かつ正確に半田ボールの裏面電極への転写及び溶着が行える半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法においては、表面に半導体素子が搭載され、裏面に複数の裏面電極が形成された配線基板にボール電極を形成する。ここで、複数の半田ボールの裏面電極と接続される部分を平坦化し、半田ボールを、裏面電極上に転写する工程と、半田ボールを裏面電極に溶着させ、ボール電極を形成する工程とを備える。
【００１３】
この構成により、半田ボールの裏面電極上への転写及び溶着が安定して行え、半田ボールが転がって欠落したり、隣接する半田ボール同士が溶着する不具合が防止でき、また、半田ボールと裏面電極との位置合わせを容易かつ正確に行うことができる。
【００１４】
【発明の実施の形態】
本発明の半導体装置の製造方法においては、配線基板が反り又はうねりを有する場合において、半田ボールを平坦化する工程において、半田ボールの高さを変化させることで、半田ボールを裏面電極へ安定して接触させることができる。
【００１５】
この構成により、反りやうねりが生じた配線基板を用いる場合に、半田ボールの裏面電極上への転写及び溶着が安定して行え、半田ボールが転がって欠落したり、隣接する半田ボール同士が溶着する不具合が防止できる。
【００１６】
また、本発明においては、半導体素子において、配線基板に対向する面に複数の素子電極が形成され、複数の素子電極と、対応する配線電極がそれぞれ突起電極を介して電気的に接続された配線基板を用いることが好ましい。
【００１７】
この構成により、ブリッジタイプのＢＧＡパッケージに対しても、適用が可能となる。また、パッケージの薄型化が容易となり、配線基板において、半導体素子が搭載される面と、半田ボールと裏面電極が搭載される面に分けることができ、半田ボールを搭載する工程が容易に行える。
【００１８】
また、本発明においては、半導体素子において、配線基板に対向する面に複数の素子電極が形成され、複数の素子電極と、対応する配線電極がそれぞれ金属細線を介して電気的に接続された配線基板を用いることが好ましい。
【００１９】
この構成により、モールドタイプのＢＧＡパッケージに対しても、適用が可能となる。
【００２０】
また、本発明においては、有機材料からなる配線基板であって、裏面電極における半田ボールが溶着される領域に、フラックス処理が施されているか又はニッケルメッキ及び金メッキがこの順で施された配線基板を用いることが好ましい。
【００２１】
この構成により、裏面電極の防錆作用と裏面電極の表面の活性化作用により、半田ボールの搭載が容易かつ正確に行える。
【００２２】
ここで、有機材料の代わりにセラミック材料からなる配線基板を用いることが好ましい。
【００２３】
この構成により、配線基板の反りやうねりが小さくなり、加熱時の形状変化が実質的になくなるため、平坦性を必要とする半導体素子のフリップチップ実装に特に有効となる。
【００２４】
また、本発明においては、半導体素子において、配線基板に対向する面に複数の素子電極が形成され、複数の素子電極の少なくとも１つが、リードフレームを介して配線基板の裏面電極と電気的に接続された配線基板を用いることが好ましい。
【００２５】
この構成により、複数の素子電極から配線基板の裏面電極まで単一の素材で接続されるようになり、放熱効果に優れたものとなる。
【００２６】
ここで、裏面電極における半田ボールが溶着される領域に、ニッケルメッキ、パラジウムメッキ、及び金メッキがこの順で施された配線基板を用いることが好ましい。
【００２７】
この構成により、金メッキとパラジウムメッキによる裏面電極の保護膜としての作用により、ニッケルメッキに対する防錆作用が得られる。また、半田ボールの溶融時に、最も溶融速度の速い金が半田中に拡散され、その後、パラジウムが半田中に拡散された後、半田中の錫とニッケルが結合され、半田と裏面電極の接合が可能となる。
【００２８】
また、ここで、裏面電極における半田ボールが溶着される領域に、錫及びビスマスを含む合金メッキが施された配線基板を用いることが好ましい。
【００２９】
この構成により、合金メッキが、裏面電極の保護膜としての作用を発現するようになり、裏面電極の酸化、腐食が防止される。また、合金メッキは半田ボールが溶融時に半田中に溶融して半田と裏面電極の接合が可能となる。
【００３０】
本発明の実施の形態について、以下、図面を参照しながら説明する。
【００３１】
（実施の形態１）
図１に、本実施の形態におけるＢＧＡパッケージを示す。半導体集積回路が形成された半導体素子５が配線基板１の表面に搭載され、その上からモールド樹脂６により被覆されている。また、配線基板１の裏面に複数の裏面電極２が平面状に形成されており、裏面電極２上に複数のボール電極３が載置されている。また、図示を省略するが、半導体素子５における配線基板１に対向する面に複数の素子電極が設けられ、また、配線基板１の表面には、複数の配線電極が設けられており、複数の素子電極は、対応する複数の配線電極とそれぞれ突起電極又は金属細線を介して電気的に接続されている。また、複数の素子電極の少なくとも１つは、複数のボール電極３のいずれかと電気的に接続されている。
【００３２】
図２に、本実施の形態におけるＢＧＡパッケージの製造工程を示す。以下、図２を参照しながらＢＧＡパッケージの製造方法について説明する。
【００３３】
まず、図２（ａ）に示すように、表面に半導体素子５が搭載され、その上からモールド樹脂６により被覆され、裏面に複数の裏面電極２が平面状に形成された配線基板１を用意する。配線基板１としては、ガラスエポキシ、アラミド等の有機材料又はアルミナ、ガラス等のセラミック材料からなるものが用いられる。有機材料を用いる場合は、半導体素子が搭載される配線基板と、半導体装置が接続されるプリント基板の線膨張係数が等しくなるため、半田による接続の信頼性が向上する。また、セラミック材料を用いる場合は、配線基板の反りやうねりが小さくなり、加熱時の形状変化が実質的になくなるため、平坦性を必要とする半導体素子のフリップチップ実装に特に有効となる。
【００３４】
次に、図２（ｂ）に示すように、複数の裏面電極２上にフラックス（接続材料）７を印刷する。フラックス７としては、例えば、水溶性のもの、樹脂系のもの等を用いることができる。このフラックス処理を施すことにより、フラックスの粘着により、半田ボールを固定する効果が得られ、半田ボールの移動による、隣接する半田ボール同士の溶融や欠落が防止できる。なお、フラックス処理の代わりに複数の裏面電極２上にニッケルメッキ及び金メッキをこの順で施しても同様の効果が得られる。
【００３５】
次いで、図２（ｃ）に示すように、複数の半田ボール４をプレート８上に形成された複数の孔９上にそれぞれ整列して吸着させる。
【００３６】
続いて、図２（ｄ）に示すように、半田ボール４を吸着させたプレート８を平板１０に加圧接触させて、半田ボール４が裏面電極２と溶着される部分を平坦化する。
【００３７】
そして、図２（ｅ）に示すように、プレート８を配線基板１の裏面に載置し、プレート８上の半田ボール４を、配線基板１の複数の裏面電極２上に転写する。
【００３８】
その後、図２（ｆ）に示すように、配線基板１を加熱（リフロー）して半田ボール４を裏面電極２に溶着させ、配線基板１の裏面にボール電極３を形成する。
【００３９】
この製造方法によれば、半田ボール４の裏面電極２と溶着される部分が平坦化されているため、半田ボール４の裏面電極２への転写と溶着が安定して行え、半田ボール４が転がって欠落したり、隣接する半田ボール４同士が溶着する不具合が防止できる。
【００４０】
図３に、本実施の形態における半田ボール４の裏面電極２への転写状態の拡大図を示す。このように、半田ボール４の裏面電極２と溶着される部分を平坦化することにより、半田ボール４の接地面積が大きくなり、半田ボール４の一部が裏面電極２と接していることで、半田ボール４が裏面電極２へ確実に溶着されるため、半田ボール４と裏面電極２の位置合わせが容易かつ正確に行える。
なお、本実施の形態において、配線基板１として、半導体素子５の配線基板１に対向する面に設けられた複数の素子電極の少なくとも１つが、リードフレームを介して配線基板１の裏面電極２と電気的に接続されたものを用いることができる。それにより、複数の素子電極から配線基板の裏面電極まで単一の素材で接続されるようになり、放熱効果に優れたものとなる。また、このとき、複数の裏面電極２の半田ボール４が溶着される領域に、ニッケルメッキ、パラジウムメッキ、及び金メッキをこの順で施しておくことが好ましい。それにより、金メッキとパラジウムメッキによる裏面電極の保護膜としての作用により、ニッケルメッキに対する防錆作用が得られる。また、半田ボールの溶融時に、最も溶融速度の速い金が半田中に拡散され、その後、パラジウムが半田中に拡散された後、半田中の錫とニッケルが結合され、半田と裏面電極の接合が可能となる。また、この代わりに、錫及びビスマスを含む合金メッキを施しても良い。それにより、合金メッキが、裏面電極の保護膜としての作用を発現するようになり、裏面電極の酸化、腐食が防止される。また、合金メッキが半田ボールの溶融時に半田中に溶融して半田と裏面電極の接合が可能となる。
【００４１】
（実施の形態２）
図４に、本実施の形態におけるＢＧＡパッケージの配線基板１ａを示す。配線基板１ａは、ボール電極が設けられる面が凹状に反っている。本実施の形態におけるＢＧＡパッケージは、凹状に反った配線基板１ａを用いる以外は、実施の形態１におけるＢＧＡパッケージと同様であるので、その説明を省略する。
【００４２】
本実施の形態におけるＢＧＡパッケージの製造工程について、図５を参照しながら説明する。
【００４３】
図５（ａ）〜図５（ｃ）に示す工程は、図２（ａ）〜図２（ｃ）に示した工程と同様であるので、その説明を省略する。
【００４４】
図５（ｃ）の工程に続いて、図５（ｄ）に示すように、半田ボール４を吸着させたプレート８を平板１０ａに加圧接触させて、半田ボール４の頂部を平坦化する。ここで、平板１０ａの形状は、配線基板１ａの反りの形状と対応させておく。それにより、半田ボール４のプレート８上における高さを、配線基板１ａの反りの形状に合わせることができる。
【００４５】
次に、図５（ｅ）に示すように、プレート８を配線基板１ａの裏面に配置し、プレート８上の半田ボール４を、配線基板１ａの複数の裏面電極２上へ転写する。
【００４６】
その後、図５（ｆ）に示すように、配線基板１ａを加熱（リフロー）して半田ボール４を裏面電極２に溶着させ、配線基板１ａの裏面にボール電極３を形成する。
【００４７】
この製造方法によれば、例えば、半導体素子とモールド樹脂の熱膨張率の違いにより凹状又は凸状の反りやうねりが生じている配線基板１ａを用いる場合に、半田ボール４の高さを配線基板１ａの反りの形状に応じて変化させることができる。それにより、裏面電極２へ半田ボール４を安定して接触させることができ、半田ボール４の裏面電極２への転写と溶着が安定して行える。
【００４８】
【発明の効果】
本発明によれば、半田ボールの裏面電極と接続される部分を平坦化することで、半田ボールの裏面電極上への転写及び溶着が安定して行え、転がって欠落したり、隣接する半田ボール同士が溶着する不具合が防止でき、また、半田ボールと裏面電極との位置合わせを容易かつ正確に行うことができる。また、本発明によれば、半田ボールの平坦化の際に、半田ボールの高さを変化させ、反りやうねりが生じた配線基板の形状に合わせることにより、裏面電極へ半田ボールを安定して接触させることができる。そして、これらにより半導体装置の製造歩留まりと信頼性が向上する。
【図面の簡単な説明】
【図１】 実施の形態１におけるＢＧＡパッケージの側面図
【図２】 実施の形態１におけるＢＧＡパッケージの製造工程図
【図３】 実施の形態１における半田ボールの裏面電極への転写状態の拡大図
【図４】 実施の形態２における配線基板の側面図
【図５】 実施の形態２におけるＢＧＡパッケージの製造工程図
【図６】 従来例のＢＧＡパッケージの側面図
【図７】 従来例のＢＧＡパッケージの製造工程図
【図８】 従来例の半田ボールの裏面電極への転写状態の拡大図
【符号の説明】
１ 配線基板
１ａ 反りを有する配線基板
２ 裏面電極
３ ボール電極
４ 半田ボール
５ 半導体素子
６ モールド樹脂
７ フラックス
８ プレート
９ 孔
１０ 平板
１０ａ 反りを有する平板
Claims (1)
- 表面に半導体素子が搭載され裏面に複数の裏面電極が形成された配線基板に、複数のボール電極を形成する半導体装置の製造方法において、
複数の半田ボールの前記裏面電極と接合される部分を平坦化する工程と、
前記複数の半田ボールを前記裏面電極上に転写する工程と、
前記複数の半田ボールを前記裏面電極に溶着させ、前記複数のボール電極を形成する工程とを含み、
前記配線基板が反り又はうねりを有する場合に、前記複数の半田ボールを平坦化する工程にて前記複数の半田ボールの高さを前記配線基板の反り又はうねりに応じて変化させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002291640A JP3766362B2 (ja) | 2002-10-03 | 2002-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002291640A JP3766362B2 (ja) | 2002-10-03 | 2002-10-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128283A JP2004128283A (ja) | 2004-04-22 |
| JP3766362B2 true JP3766362B2 (ja) | 2006-04-12 |
Family
ID=32283185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002291640A Expired - Fee Related JP3766362B2 (ja) | 2002-10-03 | 2002-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3766362B2 (ja) |
-
2002
- 2002-10-03 JP JP2002291640A patent/JP3766362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004128283A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7091619B2 (en) | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| US6221691B1 (en) | Method and system for attaching semiconductor dice to substrates | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JPH0888245A (ja) | 半導体装置 | |
| US5736790A (en) | Semiconductor chip, package and semiconductor device | |
| JP2007268613A (ja) | 拡散はんだ付け方法 | |
| EP1443548A2 (en) | Composite metal column for mounting semiconductor device | |
| US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| JP2011243683A (ja) | 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 | |
| US6590286B2 (en) | Land grid array semiconductor device | |
| KR19990023153A (ko) | 반도체 장치 및 솔더범프의 형성방법 | |
| JP3766362B2 (ja) | 半導体装置の製造方法 | |
| JP3243684B2 (ja) | デバイスの実装構造 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2007158024A (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JP3196845B2 (ja) | バンプ電極形成方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JP2551370B2 (ja) | 半導体チップの実装方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JP3783754B2 (ja) | 絶縁性基板および半導体装置および半導体実装装置 | |
| JPH11112133A (ja) | はんだバンプの平坦化方法 | |
| JP2004006926A (ja) | 半田バンプを有する配線基板及びその製造方法及び平坦化治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |