KR19990023153A - 반도체 장치 및 솔더범프의 형성방법 - Google Patents

반도체 장치 및 솔더범프의 형성방법 Download PDF

Info

Publication number
KR19990023153A
KR19990023153A KR1019980022001A KR19980022001A KR19990023153A KR 19990023153 A KR19990023153 A KR 19990023153A KR 1019980022001 A KR1019980022001 A KR 1019980022001A KR 19980022001 A KR19980022001 A KR 19980022001A KR 19990023153 A KR19990023153 A KR 19990023153A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
solder
semiconductor device
mask
Prior art date
Application number
KR1019980022001A
Other languages
English (en)
Other versions
KR100334449B1 (ko
Inventor
히로노리 마츠시마
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990023153A publication Critical patent/KR19990023153A/ko
Application granted granted Critical
Publication of KR100334449B1 publication Critical patent/KR100334449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 반도체 장치는, 복수의 배선이 설치된 다층구조의 BGA 기판과, 복수의 솔더범프를 사용하여 복수의 배선에 각각 접속되는 복수의 전극을 갖는 반도체칩을 포함하여 이루어지는 반도체 장치에 있어서, 상기 반도체칩의 주연부(周緣部)에 설치되는 솔더범프의 크기가 상기 반도체칩의 중앙부에 설치되는 솔더범프의 크기보다 큰 것을 특징으로 한다.

Description

반도체 장치 및 솔더범프의 형성방법
본 발명은, 반도체 장치의 패키지구조에 관한 것이다. 더 자세히 설명하자면, 반도체 장치를 제품에 실장할 때의 납땜에 사용되는 땜납볼이, 매트릭스형으로 기판의 이면에 배치된 BGA(Ball Grid Array)구조를 갖는 반도체 장치의 패키지구조에 관한 것이다.
종래의 반도체 장치는, BGA 기판과, 해당 BGA 기판상에 배치되는 반도체칩과, 해당 반도체칩에 있어서 발생한 열을 외부로 발산하는 히트 스프레더와, 상기 BGA 기판 및 히트 스프레더 사이에 소정의 간격을 설치하고 또한 양자를 접합하기 위한 링으로 이루어진다. BGA 기판은 복수의 절연층이 겹쳐진 다층구조이며, 각 절연층에는 복수의 배선 및 비어홀(via hole)이 설치된다. 상기 BGA 기판은 복수의 기판을 겹칠 때에 비어 홀을 통해 소정의 배선을 서로 접속시킨 것으로, 복수의 배선을 절연층을 통해 입체적으로 교차시킬 수가 있어, 반도체 장치의 소형화를 실현할 수 있다.
도 6은 종래의 반도체 장치의 일예를 나타내는 일부절결 사시설명도이다. 도 6에 있어서, 1은 BGA 기판, 2는 반도체칩, 3은 히트 스프레더, 4는 링, 6은 땜납볼, 8은 봉지부재를 나타낸다.
BGA 기판(1)에 설치된 각 배선(도시하지 않음)은 반도체 장치의 외부전극(도시하지 않음)에 전기적으로 접속되어 있다. 땜납볼(6)은 땜납재로 이루어져서 반도체 장치의 외부전극에 전기적으로 접속된다. 반도체칩(2)의 복수의 전극(도시하지 않음)은 각각 BGA 기판(1)의 소정 배선에 전기적으로 접속된다. 해당 접속은, 예를 들면 반도체칩(2)의 각 전극표면 및 BGA 기판(1)의 각 배선에 접속된 외부전극표면에 솔더범프를 미리 설치하고, 해당 솔더범프를 사용하여 납땜함으로써 실현된다. 봉지부재(8)는 봉지수지로 이루어지고, 반도체칩(2)을 BGA 기판(1)에 밀착시키기 위해서 설치된다. 즉, 봉지부재(8)는, BGÅ 기판(1)의 휘어짐등에 의해 BGA 기판(1)의 배선 및 반도체칩(2) 전극의 접속부에서 파탄이 생기는 것을 방지하기 위해 설치된다.
또한 링(4)은, 판모양 부재의 중앙에 개구부가 설치된 것이다. 상기 개구부의 형상은 반도체칩(2)의 형상에 따라서 정한다. 히트 스프레더(3)의 형상은 얇은 판모양이고 이 형상은 BGA 기판(1)의 형상과 같다. 또한, 반도체칩(2)과 히트 스프레더(3), BGA 기판(1)과 링(4) 및, 히트 스프레더(3)와 링(4)은 접착제를 사용하여 접착된다. 반도체칩(2)과 히트 스프레더(3)를 접착하는 접착제는, 예를 들면 열전도성이 좋은 실리콘계 접착제이다. 한 편, BGA 기판(1)과 링(4) 및 히트 스프레더 와 링(4)을 접착하는 접착제는, 예를 들면, 테이프형으로 성형된 열경화형 또는 열가소형 접착제이다.
다음에, 반도체 장치의 제법에 관해서 설명한다. 도 7 및 도 8은, 종래의 반도체 장치 제법의 일예를 나타내는 공정단면 설명도이다. 도 7 및 도 8에 있어서, 도 6과 동일한 부분은 같은 부호를 사용하여 나타내었다. 또 5a는, 반도체칩(2)에 포함되는 전극(도시하지 않음)에 전기적으로 접속된 제 1의 솔더범프, 5b는, BGA 기판(1)에 설치된 복수 배선의 일단부(도시하지 않음)에 전기적으로 접속된 제 2의 솔더범프를 나타낸다. 7 a는, BGA 기판(1)과 링(4) 및 히트 스프레더(3)와 링(4)을 접착하는 접착제로 이루어지는 제 1의 접착층, 7b는, 반도체칩(2)과 히트 스프레더(3)를 접착하는 접착제로 이루어지는 제 2의 접착층을 나타낸다.
우선, 반도체칩(2)에 포함되는 전극상에 제 1의 솔더범프(5a)를 설치하고, 마찬가지로, BGA 기판(1)의 복수 배선의 일단부상에 제 2의 솔더범프(5b)를 설치한다 (도 7a 참조). 이어서 BGA 기판(1) 표면중에 제 2의 솔더범프(5b)가 형성된 영역에 융제(flux)재를 도포한다. BGA 기판 (1) 상에 반도체칩(2)을 올려놓아, 제1의 솔더범프(5a) 및 제 2의 솔더범프(5b)를 접촉시킨 상태에서, BGA 기판(1) 및 반도체칩(2)을 열처리화로(소위 리플로우 로(爐))안에 투입한다. 그 결과, 제 1의 솔더범프(5a) 및 제 2의 솔더범프(5b)가 녹아, 서로 접촉하고 있는 제 1의 솔더범프(5a)와 제 2의 솔더범프(5b)가 일체가 된다. 도 7에서는, 제 1의 솔더범프 및 제 2의 솔더범프가 일체가 된 것을 솔더범프(5)로서 나타내고 있다. 상기 솔더범프(5)에 의해, 반도체칩(2)에 포함되는 전극과 BGA 기판(1)의 복수의 배선이 전기적으로 접속된다 (도 7b참조). 또한, 융제재의 세정을 행한 후, 제 1의 접착층(7a)에 의해 BGA 기판(1)에 링(4)을 접착한다(도 7c참조). 다음에, BGA 기판(1)과 반도체칩(2) 사이의 틈부분에 봉지수지를 주입한 후 굳혀서 봉지부재(8)를 형성하고, 해당 봉지부재(8)를 통해 반도체칩(2)을 BGA 기판(1)에 밀착시킨 상태로 고정한다. 이어서, 반도체칩(2)의 윗표면에 접착제를 도포하여 제 2의 접착층(7b)을 설치하고 (도 8a참조), 링(4)의 윗표면에 접착제를 도포하여 제 1의 접착층(7a)을 설치한 후, 반도체칩(2) 및 링(4)상에 히트 스프레더(3)를 놓고, 반도체칩(2)과 링(4)에 히트 스프레더(3)를 접착한다 (도 8b참조). 마지막으로 BGA 기판(1)의 복수 배선의 다른 단부에 접속된 반도체 장치의 외부전극상에 땜납볼(6)을 설치하여 반도체 장치를 얻는다(도 8c 참조).
종래의 반도체 장치를, 제조공정에서는, 예를들면 제 1의 솔더범프 및 제 2의 솔더범프를 사용하여, BGA 기판의 복수의 배선과 반도체칩의 전극을 접속할 때 등 열처리를 포함하는 공정이 있다. 일반적으로, BGA 기판의 열팽창율과 반도체칩의 열팽창율과는 달라, 열처리공정중에 BGA 기판에 휘어짐이 생기는 경우가 있다. 따라서, 열처리공정전에는 서로 대향하고 있던 제 1의 솔더범프 및 제 2의 솔더범프가 열처리공정중에 대향하지 않게 된다. 그 결과, BGA 기판의 복수의 배선과 반도체칩 전극과의 사이의 전기적인 접속이 유지되지 않는다고 하는 문제가 생긴다.
한 편, BGA 기판표면 및 반도체칩의 표면에는 다소의 요철이 존재한다. 따라서, 상기 마스크를 통해 BGA 기판의 복수의 배선 또는 반도체칩의 전극상에 땜납재를 인쇄하여 제 1의 솔더범프 또는 제 2의 솔더범프를 형성할 때에, 마스크가 배선 또는 전극에 밀착하지 않는 경우가 있다. 그 결과, 제 1의 솔더범프 또는 제 2의 솔더범프의 크기가 불균일하게 되어, BGA 기판의 배선과 반도체칩 전극과의 사이의 전기적인 접속이 유지될 수 없다고 하는 문제가 있다.
본 발명은 이러한 문제를 해결하여, BGA 기판의 배선과 반도체칩 전극과의 사이에서 전기적인 접속을 열처리공정후에도 유지할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 솔더범프 형성방법의 1실시예에 관계되는 BGA 기판 및 제 2의 솔더범프를 나타내는 설명도.
도 2는 본 발명의 솔더범프 형성방법의 다른 실시예에 관계되는 BGA 기판 및 제 2의 솔더범프를 나타내는 설명도.
도 3은 도 2의 마스크를 사용하여 형성된 반도체 장치를 나타내는 설명도.
도 4는 본 발명의 반도체 장치의 또 다른 실시예에 있어서의 솔더범프 및 그 주변부분을 나타내는 부분확대 설명도.
도 5는 종래의 반도체 장치의 솔더범프 및 그 주변부분을 나타내는 부분확대설명도.
도 6은 종래의 반도체 장치의 일예를 나타내는 일부절결부 사시설명도.
도 7은 종래의 반도체 장치 제법의 일예를 나타내는 공정단면설명도.
도 8은 종래의 반도체 장치의 제법의 일예를 나타내는 공정단면설명도.
도면의 주요부분에 대한 부호의 설명
1 : BGA 기판 2 : 반도체칩
3 : 히트 스프레더 4 : 링
5 : 솔더범프 6 : 땜납볼
8 : 봉지부재 9 : 마스크
10 : 도전성부재
본 발명의 청구항 1 기재의 반도체 장치는, 복수의 배선이 설치된 다층구조의 BGA 기판과, 복수의 솔더범프를 사용하여 복수의 배선에 각각 접속된 복수의 전극을 갖는 반도체칩을 포함하여 이루어진 반도체 장치에 있어서, 상기 반도체칩의 주연부(周緣部)에 설치된 솔더범프의 크기가 상기 반도체칩의 중앙부에 설치된 솔더범프의 크기보다 큰 것이다.
본 발명의 청구항 2 기재의 솔더범프의 형성방법은, 소정의 개구부를 갖는 마스크를 사용하여, 기판 표면에 설치된 복수의 도전성부재 상에 솔더범프를 형성하는 방법에 있어서, 상기 기판 표면의 요철에 따를 수 있을 정도의 두께를 갖는 마스크를 기판표면에 올려놓는 공정과, 상기 마스크를 개재하여 각 도전성부재 상에 땜납재를 인쇄하여 솔더범프를 형성하는 공정으로 이루어지는 것이다.
본 발명의 청구항 3 기재의 솔더범프의 형성방법은, 기판 표면 및 반도체칩표면에 설치된 복수의 도전성부재를 오목면 형태로 형성한 후 상기 도전성부재의 표면에 솔더범프를 설치하는 것이다.
[실시예]
다음에, 본 발명의 솔더범프의 형성방법 및 그 방법을 사용하여 제조된 반도체 장치의 실시예에 관해서 설명한다.
(실시예 1)
도면을 참조하면서, 본 발명의 솔더범프의 형성방법 및 그 방법을 사용하여 제조된 반도체 장치의 실시예1에 관해서 설명한다.
도 1은 본 발명의 솔더범프 형성방법의 일실시예에 관계되는 BGA 기판 및 제 2의 솔더범프를 나타내는 설명도이다. 도 1에 있어서, 도 7 및 도 8과 동일한 부분은 같은 부호를 사용하여 나타내었다. 또한, 알기 쉽게 하기 위해서, BGA 기판에 포함되는 복수의 배선은 도시되어 있지 않다.
본 실시예에서는, BGA 기판(1)의 복수의 배선(복수의 도전성부재)상에 제 2의 솔더범프(5b)를 형성할 때에 소정의 개구부를 갖는 마스크를 사용한다. 해당 개구부는 복수개 설치되어, 마스크를 BGA 기판표면에 올려놓았을 때에 BGA 기판의 배선의 일단부에 각각 대향한다.
제 2의 솔더범프의 형성방법은, 우선, BGA 기판표면에 마스크를 올려놓는다. 이어서, BGA 기판표면에 마스크를 꽉 누르면서, 마스크를 개재하여 전극상에 땜납재를 인쇄함으로써 소정의 위치에 제 2의 솔더범프(5b)를 형성할 수 있다.
상기 마스크는, BGA 기판(1)의 요철(도시하지 않음)에 따를 수 있을 정도 두께의 금속판으로 이루어진다. 마스크 재료의 예로서는, 예를 들면 니켈이 있다. 또한, 마스크의 두께는, 예를 들면 30∼50㎛이다. 예를들면, BGA 기판표면의 오목부의 깊이와 볼록부의 높이의 합이 10∼20㎛인 경우, 마스크가 BAG 기판의 요철에 따를 수 있을 유연한 가소성을 갖고 있기 때문에, 마스크는 상기 요철에 따라서 변형할 수 있고, 마스크의 두께를 40㎛으로 함으로써 BGA 기판의 요철에 따를 수 있다.
또한, 마스크를 BGA 기판의 표면에 올려놓을 때에 마스크에 작용하는 장력을 조절함으로써, 마스크를 BGA 기판의 요철에 따르게 할 수도 있게 된다.
본 발명의 솔더범프형성방법을 사용하여 반도체 장치를 형성한 경우, 솔더범프를 0.3 mm 이하의 피치로 설치할 수 있다. 따라서, BGA 기판에 의해 많은 배선을 설치할 수가 있고, 반도체칩에 의해 많은 전극을 설치할 수 있다. 또한 상기 피치란, 인접하는 2개의 제 2의 솔더범프에 있어서, BGA 기판의 배선표면의 제 2의 솔더범프가 접촉하는 영역의 중심점사이의 거리를 말한다.
본 실시예에서는, 솔더범프를 형성하는 기판의 일예로서 BGA 기판을 나타내었지만, 이것에 한정되는 것이 아니고, 반도체칩의 전극에 제 1의 땜납펌프를 형성하는 경우에도, 본 발명의 솔더범프의 형성방법을 사용할 수 있다.
(실시예 2)
다음에, 본 발명의 솔더범프의 형성방법 및 그 방법을 사용하여 제조된 반도체 장치의 실시예2에 관해서 도면을 참조하면서 설명한다.
도 2는 본 발명의 솔더범프 형성방법의 다른 실시예에 관계되는 BGA 기판 및 제 2의 솔더범프를 나타내는 설명도이다. 도 2에 있어서, 도 1과 동일한 부분은 같은 부호를 사용하여 나타내었다. 또한 9는 마스크를 나타내며, 이해하기 쉽도록 하기 위해서 BGA 기판에 포함되는 복수의 배선은 도시되어 있지 않다.
본 실시예에서는, 전술한 실시예 1에 나타나는 마스크 개구부의 개구사이즈를 장소에 따라 다르게 한 마스크를 사용한다. 즉, 마스크(9)의 주연부에 설치되는 개구부의 개구사이즈 P1를, 마스크(9)의 중앙부에 설치되는 개구부의 개구사이즈 P2보다 크게 한다. 또, 개구사이즈 P1, P2란 개구부의 형상이 원형일 경우 직경을 나타내고, 개구부의 형상이 정방형일 경우 한 변의 길이를 말한다. 또한, 개구부의 형상에 관계없이, 개구부의 면적을 개구사이즈라고 해도 된다. 도 2에서는 개구사이즈 P1, P2는 직경을 나타낸다.
개구사이즈 P1, P2를 어느 정도 다르게 할 것인가는 반도체칩과 BGA 기판과의 열팽창율의 차이에 따라서 결정된다.
도 3은, 도 2의 마스크를 사용하여 형성된 반도체 장치를 나타내는 설명도이다. 또한, 알기 쉽게 하기 위해서, 도 3에는, BGA 기판(1), 반도체칩(2) 및 솔더범프(5)만이 표시되고 있다.
예를 들면, BGA 기판(1)의 열팽창율이 반도체칩(2)의 열팽창율보다 크고, 열처리공정중에 BGA 기판(1)에 휘어짐이 생기면, 반도체칩(2)의 주연부에서 BGA 기판(1) 및 반도체칩(2) 사이의 간격이 커진다. 그러나, 상기 마스크를 사용함으로써 상기 반도체칩의 주연부에 설치되는 솔더범프(5)의 크기를, 상기 반도체칩의 중앙부에 설치되는 솔더범프(5)의 크기보다 크게 할 수 있다. 따라서, BGA 기판(1) 및 반도체칩(2) 사이의 간격이 장소에 의해서 변화되더라도, BGA 기판의 복수의 배선과 반도체칩 전극과의 사이의 전기적인 접속을 유지할 수 있다.
(실시예 3)
다음에, 본 발명의 솔더범프의 형성방법 및 그 방법을 사용하여 제조된 반도체 장치의 실시예 3에 관해서 도면을 참조하면서 설명한다.
일반적으로 BGA 기판의 열팽창율은 반도체칩의 열팽창율과 다르다. 따라서, 반도체 장치를 형성할 때, 열처리공정전에는 서로 대향하고 있던 2개의 도전성부재가 열처리공정중에 대향하지 않게 된다.
도 5는, 종래의 반도체 장치의 솔더범프 및 그 주변부를 나타내는 부분확대설명도이다. 도 5a에는, 열처리공정전의 솔더범프가 표시되고 있고, 도 5b에는 열처리공정뒤의 솔더범프가 표시되고 있다. 도 5에 있어서, 1은 BGA 기판, 2는 반도체칩, 5는 솔더범프, 10은 도전성부재를 나타낸다. 해당 도전성부재(10)는, BGA 기판의 배선중 솔더범프에 접속되는 부분을 말한다. 즉, 도전성부재는 BGA 기판표면에 설치된다. 또한, 알기 쉽게 하기 위해서, BGA 기판 배선의 도전성부재(10) 이외의 부분 및 반도체칩의 전극은 도시되어 있지 않다.
도 5b에 표시되는 바와 같이, 2개의 도전성부재가 대향하지 않게 되면, 솔더범프(5)의 일부가 잡아당겨져서 크랙11이 생긴다. 그 결과, BGA 기판의 복수의 배선과 반도체칩 전극과의 사이의 전기적인 접속이 유지될 수 없게 된다.
도 4는, 본 발명의 반도체 장치의 또 다른 실시예에서의 솔더범프 및 그 주변부분을 나타내는 부분확대 설명도이다. 도 4에 있어서, 1은 BGA 기판, 2는 반도체칩, 5는 솔더범프, 10은 도전성부재를 나타낸다.
본 실시예에서는, 상기 도전성부재(10)의 형상을 오목면으로 한다. 따라서, 솔더범프(5)의 형상을 보다 둥글게 할 수가 있고, 도 5b에 표시되는 크랙(11)이 생기기 어렵게 된다. 그 결과, BGA 기판의 복수의 배선과 반도체칩 전극과의 사이의 전기적인 접속을 유지할 수 있다.
또한, 반도체 장치를 실장기판에 납땜할 때에, 반도체 장치의 땜납볼이 설치되는 도전성부재 및 실장기판의 땜납볼이 설치되는 도전성부재의 형상을 각각 오목면형으로 함으로써, 실장기판측의 땜납볼에 대하여 동일한 효과가 얻어진다.
본 발명의 청구항 1 기재의 반도체 장치는, 복수의 배선이 설치된 다층구조의 BGA 기판과, 복수의 솔더범프를 사용하여 복수의 배선에 각각 접속되는 복수의 전극을 갖는 반도체칩을 포함하여 이루어지는 반도체 장치로서, 상기 반도체칩의 주연부에 설치되는 솔더범프의 크기가 상기 반도체칩의 중앙부에 설치되는 솔더범프의 크기보다 큰 것이기 때문에, 열처리공정후에도 BGA 기판의 복수의 배선과 반도체칩 전극과의 사이의 전기적인 접속을 유지할 수 있다.
본 발명의 청구항 2 기재의 솔더범프의 형성방법은, 소정의 개구부를 갖는 마스크를 사용하여, 기판표면에 설치된 복수의 도전성부재위에 솔더범프를 형성하는 방법에 있어서, 상기 기판표면의 요철에 따를 수 있을 정도 두께의 마스크를 기판표면에 올려놓는 공정과, 상기 마스크를 통해 각 도전성부재상에 땜납재를 인쇄하여 솔더범프를 형성하는 공정으로 이루어지는 것이기 때문에, BGA 기판 및 반도체칩에 의해 많은 배선 또는 전극을 설치할 수 있다.
본 발명의 솔더범프의 형성방법은, 소정의 개구부를 갖는 마스크를 사용하여, 기판표면에 설치된 복수의 도전성부재상에 솔더범프를 형성하는 방법에 있어서, 상기 마스크의 주연부에 설치된 개구부의 개구사이즈가, 상기 마스크의 중앙부에 설치된 개구부의 개구사이즈보다 큰 것이기 때문에, 열처리공정후에도 BGA 기판의 복수의 배선과 반도체칩 전극과의 사이의 전기적인 접속을 유지할 수 있다. 본 발명의 청구항 3 기재의 솔더범프의 형성방법은, 기판표면 및 반도체칩 표면에 설치된 복수의 도전성부재를 오목면형으로 형성한 후, 상기 도전성부재의 표면에 솔더범프를 설치하는 것이기 때문에, 솔더범프에 크랙이 생기는 것을 방지할 수 있다.

Claims (3)

  1. 복수의 배선이 설치된 다층구조의 BGA 기판과, 복수의 솔더범프를 사용하여 복수의 배선에 각각 접속된 복수의 전극을 갖는 반도체칩을 포함하여 이루어진 반도체 장치에 있어서,
    상기 반도체칩의 주연부에 설치된 솔더범프의 크기가 상기 반도체칩의 중앙부에 설치된 솔더범프의 크기보다 큰 것을 특징으로 하는 반도체 장치.
  2. 소정의 개구부를 갖는 마스크를 사용하여, 기판표면에 설치된 복수의 도전성부재상에 솔더범프를 형성하는 방법에 있어서,
    상기 기판 표면의 요철에 따를 수 있을 정도의 두께를 갖는 마스크를 기판 표면에 올려놓는 공정과,
    상기 마스크를 개재하여 도전성부재 상에 땜납재를 인쇄하여 솔더범프를 형성하는 공정으로 이루어진 것을 특징으로 하는 솔더범프의 형성방법.
  3. 기판 표면 및 반도체칩의 표면에 설치된 복수의 도전성부재를 오목면 형태로 형성한 후 상기 도전성부재의 표면에 솔더범프를 설치하는 것을 특징으로 하는 솔더범프의 형성방법.
KR1019980022001A 1997-08-28 1998-06-12 반도체장치의형성방법 KR100334449B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9232534A JPH1174312A (ja) 1997-08-28 1997-08-28 半導体装置およびはんだバンプの形成方法
JP232534 1997-08-28

Publications (2)

Publication Number Publication Date
KR19990023153A true KR19990023153A (ko) 1999-03-25
KR100334449B1 KR100334449B1 (ko) 2002-08-27

Family

ID=16940847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022001A KR100334449B1 (ko) 1997-08-28 1998-06-12 반도체장치의형성방법

Country Status (4)

Country Link
US (1) US6184586B1 (ko)
JP (1) JPH1174312A (ko)
KR (1) KR100334449B1 (ko)
DE (1) DE19828386A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3846611B2 (ja) * 1998-09-25 2006-11-15 ソニー株式会社 実装用半導体部品、実装構造及び実装方法
JP4629912B2 (ja) * 2001-05-25 2011-02-09 富士通セミコンダクター株式会社 はんだバンプの形成方法
TW567563B (en) * 2002-10-02 2003-12-21 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
FR2890235B1 (fr) * 2005-08-30 2007-09-28 Commissariat Energie Atomique Procede d'hybridation par protuberances de soudure de tailles differentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procede
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
CN102802350A (zh) * 2011-05-27 2012-11-28 鸿富锦精密工业（深圳）有限公司 电路板组合及其辅助测试电路板
JP6021386B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 配線基板の製造方法、並びに半導体装置の製造方法
JP2014216615A (ja) * 2013-04-30 2014-11-17 キヤノン株式会社 電子部品の実装方法、回路基板及び画像形成装置
JP6471885B2 (ja) * 2013-12-12 2019-02-20 パナソニックＩｐマネジメント株式会社 実装構造体の製造方法
JP2018101806A (ja) * 2018-03-09 2018-06-28 キヤノン株式会社 回路基板、光学センサ、画像形成装置及び実装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH07245360A (ja) 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JPH0855875A (ja) * 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置
JPH0897322A (ja) * 1994-09-22 1996-04-12 Oki Electric Ind Co Ltd 半導体パッケージ
JPH08125062A (ja) 1994-10-28 1996-05-17 Seiko Epson Corp 半導体装置とその製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
JPH09162236A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd 半導体装置
JPH09162240A (ja) * 1995-12-13 1997-06-20 Hitachi Ltd 半導体装置
JPH10107176A (ja) * 1996-09-27 1998-04-24 Hitachi Techno Eng Co Ltd 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法

Also Published As

Publication number Publication date
KR100334449B1 (ko) 2002-08-27
DE19828386A1 (de) 1999-03-11
JPH1174312A (ja) 1999-03-16
US6184586B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US5569960A (en) Electronic component, electronic component assembly and electronic component unit
US5367435A (en) Electronic package structure and method of making same
US5820014A (en) Solder preforms
US5796169A (en) Structurally reinforced ball grid array semiconductor package and systems
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
KR100298985B1 (ko) 반도체장치
US20020119596A1 (en) Semiconductor device including edge bond pads and methods
JPH0888245A (ja) 半導体装置
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
KR100334449B1 (ko) 반도체장치의형성방법
KR980012316A (ko) 반도체 장치 및 그 제조 방법
KR100250562B1 (ko) 반도체장치
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP3627428B2 (ja) 半導体装置
US6192579B1 (en) Tape carrier and manufacturing method therefor
JP2000277649A (ja) 半導体装置及びその製造方法
US6808959B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
US20020153608A1 (en) Land grid array semiconductor device and method of mounting land grid array semiconductor devices
US6818542B2 (en) Tape circuit board and semiconductor chip package including the same
KR100286746B1 (ko) 반도체 장치
US7847414B2 (en) Chip package structure
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee