DE102007010242A1 - Verfahren zum Diffusionslöten - Google Patents
Verfahren zum Diffusionslöten Download PDFInfo
- Publication number
- DE102007010242A1 DE102007010242A1 DE102007010242A DE102007010242A DE102007010242A1 DE 102007010242 A1 DE102007010242 A1 DE 102007010242A1 DE 102007010242 A DE102007010242 A DE 102007010242A DE 102007010242 A DE102007010242 A DE 102007010242A DE 102007010242 A1 DE102007010242 A1 DE 102007010242A1
- Authority
- DE
- Germany
- Prior art keywords
- solder
- pads
- metal layers
- layers
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/008—Soldering within a furnace
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/165—Material
- H01L2224/16501—Material at the bonding interface
- H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/8182—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/8182—Diffusion bonding
- H01L2224/81825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Ein Verfahren zum Verbinden von mindestens zwei Metallschichten mit Hilfe eines Diffusionslötprozesses, wobei jede der Metallschichten, die verbunden werden soll, vor dem Diffusionslötprozess mit einer jeweiligen Lotschicht beschichtet wird.
Description
- Erfindungsgebiet
- Die vorliegende Erfindung betrifft ein Verfahren zum Verbinden von Metallschichten mit Hilfe eines Diffusionslötprozesses.
- Allgemeiner Stand der Technik
- Diffusionslöten, auch als SOLID-(Solid-Liquid-Interdiffusion)-Bonden bekannt, ist eine bleifreie Verbindungstechnologie auf der Basis des Prinzips der isothermischen Erstarrung. Eine niedrig schmelzende Lotschicht, die zwischen zwei hochschmelzenden Metallschichten oder Substraten plaziert ist, wird erhitzt und reagiert rasch unter Ausbildung intermetallischer Verbindungen, die einen Schmelzpunkt aufweisen, der höher ist als der des niedrig schmelzenden Lotes.
-
1 veranschaulicht die Verbindung von zwei Metallschichten mit Hilfe eines herkömmlichen Diffusionslötprozesses. Ein oberer Chip10 ist mit seinem aktiven Hauptbereich auf einem unteren Wafer1 angeordnet. Alternativ können mehrere obere Chips10 auf dem unteren Wafer1 oder auf einem Substrat angeordnet sein. Eine strukturierte Metallschicht2 ist auf dem unteren Wafer1 angeordnet, und eine weitere, üblicherweise symmetrisch strukturierte Metallschicht11 ist auf dem oberen Chip10 angeordnet. Die Metallschichten2 und11 sind aus Kupfer hergestellt und weisen Dicken von 1 bis 5 μm auf. Eine dünne Lotschicht12 ist auf die Metallschicht11 auf dem oberen Chip10 aufgebracht. Die Lotschicht12 ist üblicherweise aus Zinn oder einer Zinn-Silber-Legierung hergestellt und weist eine Dicke zwischen 0,5 und 3 μm auf. Die Gesamtdicke der Metall schichten2 und11 und der Lotschicht12 beträgt in der Regel unter 10 μm. Im Vergleich zu anderen Verbindungsverfahren wie etwa das Bonden von Drähten, leitende Kleber oder Lotkugeln können die Metallschichten2 und11 wegen ihrer geringen Dicke im Bereich von 1 μm strukturiert werden. Die feine Strukturierung gestattet die Verwendung des Diffusionslötens, um Chips mit sehr hohen Zwischenverbindungsdichten miteinander zu verbinden. - Zur Herstellung einer elektrischen Verbindung wird der obere Chip
10 mit Hilfe eines Plazierungswerkzeugs auf dem unteren Wafer1 plaziert und mit Hilfe eines Klebers an seinem Ort fixiert. Der untere Wafer1 wird dann in den Lötofen eingebracht und erhitzt, bis das Lot der Lotschicht12 schmilzt. Während des Lötens wird der obere Chip10 mit Hilfe einer temperaturbeständigen Matte20 auf den unteren Wafer1 angedrückt. Ein Druck von etwa 3 bar ist erforderlich, damit das geschmolzene Lot die Metallschicht2 des unteren Wafers1 ausreichend benetzt. Der Druck auf die temperaturbeständige Matte20 verhindert auch die Entstehung von Hohlräumen in dem geschmolzenen Lot. - Der Druck auf die temperaturbeständige Matte
20 fixiert den oberen Chip10 an seinem Platz, so dass er sich nicht mit Hilfe der Oberflächenspannung in dem geschmolzenen Lot während des Lötprozesses selbst justieren kann. Da eine Selbstjustierung nicht möglich ist, müssen Plazierungswerkzeuge mit höherer Positionierungsgenauigkeit verwendet werden. Hochpräzise Plazierungswerkzeuge sind jedoch nicht nur teuer, sondern auch langsam, so dass der Herstellungsdurchsatz herabgesetzt wird. Selbst mit einer verfügbaren präzisen Positionierung kann die temperaturbeständige Matte20 eine seitliche Verschiebung des oberen Chips10 aufgrund ihrer Wärmeausdehnung während des Lötprozesses verursachen. Wenn die seitliche Verschiebung zwischen dem oberen Chip10 und dem unteren Wafer1 groß ist, reagiert das Lot mit nur einem Teil der gegenüberliegenden Metallschicht2 . In diesem Fall können die Seitenwände der Metallschicht2 so tief legiert werden, dass Diffusionsbarrieren, die die Kupferschicht2 von den Aluminiumpads darunter trennen, beschädigt werden und es wahrscheinlich zu Korrosionsproblemen an den Kupfer-Aluminium-Grenzflächen kommt. - Ein weiterer Nachteil des Ausübens von Druck auf den unteren Wafer
1 und den oberen Chip10 besteht darin, dass Druck auf das geschmolzene Lot12 bewirkt, dass die Verdampfungsrate des Lotes12 ansteigt, so dass eine dünne Lotschicht in den Lücken zwischen den Metallschichtstrukturen abgeschieden wird. Der Widerstand dieser abgeschiedenen Lotschicht liegt in der Regel zwischen 1 und 10 kΩ und führt zu Leckströmen im Bereich von mehreren mA. Im Gegensatz dazu liegen Leckströme bei Diffusionslötprozessen ohne externen Druck nur im Bereich von pA. - Noch ein weiterer Nachteil bei der Verwendung der temperaturbeständigen Matte
20 , um den oberen Chip10 auf dem unteren Wafer1 zu drücken, besteht darin, dass der Druck in dem Lot12 von der Dicke des oberen Chips10 abhängt. Wenn mehrere obere Chips10 in dem gleichen Schritt gelötet werden sollen, wird bei dicken oberen Chips10 ein Teil ihres Lotes aufgrund des höheren Drucks herausgepresst, während dünne obere Chips10 wahrscheinlich unter schlechten Verbindungen aufgrund unzureichender Benetzung und Hohlräume leiden. Der Druck in dem Lot12 hängt von dem Verhältnis der Fläche der Muster der Metallschicht11 zu der Fläche des oberen Chips ab, so dass das gleiche für obere Chips10 mit verschiedenen Flächenverhältnissen von Metallisierung zu Chipfläche gilt. - Eine mögliche Lösung für die obigen Probleme besteht darin, auf die temperaturbeständige Matte
20 zu verzichten und eine individuelle Feder für jeden der oberen Chips10 zu verwenden. Die Feder würde zumindest eine gewisse seitliche Bewegung des oberen Chips10 und deshalb eine gewisse Selbstjustierung während des Lötprozesses gestatten. Das Bereitstellen einer individuellen Feder für jeden oberen Chip und Justieren der Federn auf unterschiedliche Höhen und variierende Verhältnisse von Strukturen der Metallschichten zur Chipfläche ist umständlich und aufwändig. Aufgrund des Drucks ist außerdem die Verdampfungsrate des Lotes immer noch erhöht, was ein Leck durch die abgeschiedene Lotschicht verursacht. - Wegen der oben erwähnten Nachteile wäre es zu bevorzugen, ein Diffusionslöten zu verwenden, ohne das externer Druck aufgebracht werden muss. Versuche haben gezeigt, dass die Ausbildung von Hohlräumen von dem Lotvolumen abhängt. Für große Diffusionslötverbindungen bewirkt die Reaktion des geschmolzenen Lotes zum Ausbilden von intermetallischen Verbindungen eine Reduktion des Volumens, und ohne externen Druck wird das geschmolzene Lot nicht in die resultierenden Hohlräume gedrückt. Im Gegensatz dazu können kleine Diffusionslotverbindungen ohne Aufbringen von externem Druck ausgebildet werden und weisen dennoch nur vernachlässigbar kleine Hohlräume auf. Prinzipiell wäre es deshalb möglich, ein Diffusionslötverfahren für kleine Lötverbindungen ohne das Aufbringen von externem Druck zu verwenden.
- Es würde jedoch aufgrund der kleinen Volumina an Lot, die in dem Diffusionslötprozess verwendet werden, immer noch nicht zu einer Selbstjustierung des oberen Chips
10 kommen. Bei größeren Lotvolumina wie etwa oberflächenmontierte Bauelemente (SMD) oder eine Flip-Chip-Baugruppe, wo Lotkugeln mit einem Durchmesser von 60 bis 100 μm verwendet werden, kommt es zu der Erstarrung des Lotes erst nach dem Abkühlen der Verbindung. Das Lot kann in einem geschmolzenen Zustand gehalten werden, bis sich der obere Chip10 in die gewünschte Position bewegt hat. Für das Diffusionslöten jedoch tritt die Erstarrung bei der Löttemperatur ein, wenn alles Lot unter Ausbildung von intermetallischen Verbindungen reagiert hat. Wegen des beteiligten kleinen Lotvolumens benötigt die Erstarrung lediglich einige wenige zehntel Sekunden. Wenngleich dies bedeuten könnte, dass der obere Chip10 nicht ausreichend Zeit hat, um sich selbst mechanisch zu justieren, führt die begrenzte Zeit auch zu einem anderen Problem. Das geschmolzene Lot12 muss die Metallschicht2 des unteren Wafers1 benetzen, bevor es mit ihr zur Ausbildung intermetallischer Verbindungen reagieren kann. Der Benetzungsprozess wird beispielsweise durch das Vorliegen von Oxiden immer kinetisch blockiert, so dass das geschmolzene Lot die Metallschicht nicht sofort benetzt, sondern nur mit einer gewissen Geschwindigkeit. In dem Fall, das größere Lotvolumina in oberflächenmontierten Bauelementen oder einer Flip-Chip-Baugruppe verwendet werden, ist die Zeit bis zur Erstarrung bei Abkühlung lange genug, dass eine vollständige Benetzung der Metallschichten eintreten kann. Im Gegensatz dazu erstarren Diffusionslötverbindungen ohne Druck, bevor die Metallschichten vollständig benetzt sind. Folglich sind die Ränder des geschmolzenen Lotes unregelmäßig, so dass keine Selbstjustierung aufgrund von Oberflächenspannung stattfindet. Im Prinzip könnte eine Selbstjustierung durch Erhöhen des Lotvolumens erzielt werden. - In diesem Fall jedoch würden die speziellen Eigenschaften vollständig legierter Kontakte in Diffusionslötverbindungen wie etwa der hohe Schmelzpunkt oder der hohe spezifische Elektronenmigrationswiderstand verloren gehen.
- Kurze Darstellung
- Eine Aufgabe der Erfindung besteht dementsprechend in der Bereitstellung eines Verfahrens zum Verbinden von mindestens zwei Metallschichten mit Hilfe eines Diffusionslötprozesses, bei dem keine externe Kraft auf die Metallschichten ausgeübt werden muss und bei dem die Metallschichten sich selbst justieren. Dabei sollten die Metallschichten von dem geschmolzenen Lot gut benetzt werden, und das geschmolzene Lot sollte ausreichend frei von Hohlräumen sein.
- Die vorliegende Erfindung stellt dementsprechend in einem Aspekt ein Verfahren bereit zum Verbinden von mindestens zwei Metallschichten mit Hilfe eines Diffusionslötprozesses, wobei jede der Metallschichten, die verbunden werden sollen, vor dem Diffusionslötprozess mit einer jeweiligen Lotschicht beschichtet wird. Da beide Metallschichten mit einer Lotschicht beschichtet werden, braucht das geschmolzene Lot die Metallschichten nicht zu benetzen. Die Metallschichten sind bereits mit Lot bedeckt, so dass das Benetzen durch etwaige vorliegende Oxide nicht blockiert wird.
- Insbesondere sind die Metallschichten selbstjustiert zueinander während des Diffusionslötprozesses mit Hilfe von Kräften aufgrund der Oberflächenspannung in dem die Metallschichten verbindenden geschmolzenen Lot. Die Selbstjustierung wird durch Kräfte verursacht, die versuchen, die Metallschichten in eine derartige Position zueinander zu bewegen, dass der Flächeninhalt des geschmolzenen Lotes minimiert ist. Dies gestattet die Verwendung von Plazierungswerkzeugen mit geringerer Präzision und höherem Durchsatz.
- Die Erfindung stellt auch eine mechanische Verbindung zum Verbinden von mindestens zwei Metallschichten mit Hilfe eines Diffusionslötprozesses bereit, wobei jede der Metallschichten, die verbunden werden sollen, mit einer jeweiligen Lotschicht beschichtet wird.
- Weitere Aspekte und Merkmale der vorliegenden Erfindung können anhand der beigefügten Figuren und der beiliegenden schriftlichen Beschreibung gewürdigt werden.
- Kurze Beschreibung der Zeichnungsfiguren
- Die Erfindung wird nun unter Bezugnahme auf die beiliegenden Zeichnungen ausführlicher beschrieben. Es zeigen:
-
1 die Verbindung von zwei Metallschichten mit Hilfe eines herkömmlichen Diffusionslötprozesses; -
2 die Verbindung von zwei Metallschichten mit Hilfe eines Diffusionslötprozesses gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; -
3 ein Flussdiagramm, das Verfahren gemäß der Erfindung zum Verbinden von zwei Metallschichten mit Hilfe eines Diffusionslötprozesses veranschaulicht; -
4 eine Draufsicht auf eine erste Ausführungsform gemäß der vorliegenden Erfindung mit Primär- und Sekundärpads; -
5 einen Graph, der die Kräfte veranschaulicht, die wegen einer Verschiebung von einer gegebenen Lotdicke auf Pads unterschiedlicher Durchmesser wirkt; und -
6 eine Draufsicht auf eine zweite Ausführungsform gemäß der Erfindung mit Primär- und Sekundärpads. - Beschreibung der bevorzugten Ausführungsformen
- Die Erfindung wird unten unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
-
2 zeigt eine Seitenansicht eines unteren Wafers1 und eines oberen Chips10 . Der untere Wafer1 kann auch ein anderer Chip sein, und mehrere obere Chips10 können auf dem unteren Wafer1 plaziert sein. Eine Metallschicht2 ist auf dem unteren Wafer1 angeordnet. Auf der Metallschicht2 ist eine Lotschicht3 angeordnet, die auf die gleiche Weise wie die Metallschicht2 strukturiert ist. Auf dem oberen Chip10 ist eine Metallschicht11 angeordnet, und eine weitere Lotschicht12 ist auf der Metallschicht11 angeordnet. Die Lotschicht12 ist auf die gleiche Weise wie die Metallschicht11 strukturiert und symmetrisch zu der Strukturierung der Lotschicht3 und der Metallschicht2 des unteren Wafers1 . Die Strukturen bilden Pads, die mit Strukturen in dem unteren Wafer1 und in dem oberen Chip10 verbunden werden. Die Metallschichten2 und11 sind aus Kupfer hergestellt, wenngleich die Verwendung anderer Metalle möglich ist. Die Lotschichten3 und12 sind aus Zinn (Sn) oder einer Silber-Zinn-Legierung (Ag-Sn) hergestellt, wenngleich andere Metalle und Legierungen möglich sind. Im Gegensatz zu1 sind beide Metallschichten2 und11 mit einer Lotschicht3 und12 beschichtet. Zudem wird keine temperaturbeständige Matte20 verwendet, um während des Lötprozesses eine externe mechanische Kraft auf den oberen Chip10 auszuüben. - Die Seitenwände der Metallschicht
2 sind wie gezeigt mit einer nicht benetzbaren Schicht4 bedeckt, die dazu dient zu verhindern, dass geschmolzenes Lot an den Seitenwänden der Metallschicht2 haftet. Die nicht benetzbare Schicht4 ist fakultativ und kann auch an den Seitenwänden der Metallschicht11 des oberen Chips10 vorliegen. - Weiter sind in
2 Diffusionsbarrierenschichten13 gezeigt, die zwischen Metallschicht10 und Lotschicht12 auf dem oberen Chip10 plaziert werden können. Wieder ist diese Diffusionsbarrierenschicht13 fakultativ und kann auch zwischen Metallschicht2 und Lotschicht3 des unteren Wafers1 plaziert werden. Die Diffusionsbarrierenschicht13 kann aus Nickel, Wolfram oder Titan hergestellt sein und dient zum Verlangsamen der Diffusion des Lotes in die Metallschichten beim Erhitzen. Auf diese Weise kann die Zeit verlängert werden, die für die Selbstjustierung des oberen Chips10 auf dem unteren Wafer1 und zum Benetzen der Lotschichten3 und12 zur Verfügung steht, bevor die Erstarrung der Diffusionslötverbindung eintritt. - Noch weiter sind in
2 Ausgleichselemente14 gezeigt, die zwischen den Pads der Metallschicht11 plaziert sind. Die Ausgleichselemente14 sind fakultativ und können auch zwischen Seitenwänden der Strukturen der Metallschicht2 des unteren Wafers1 plaziert werden. Der Zweck der Ausgleichselemente14 besteht darin, den Einsatz von präsizionsarmen Plazierungswerkzeugen zu gestatten, ohne dass es zu einem Ineinandergreifen der Pads des unteren Wafers1 mit jenem des oberen Chips10 für den Fall kommt, dass die seitliche Positi onierung die Lücke zwischen den Pads übersteigt. Die Ausgleichselemente14 brauchen nur zwischen Pads plaziert zu werden, die um einen Abstand getrennt sind, der größer ist als die Positionierungsgenauigkeit. Zur Vermeidung von Kurzschlüssen sollten die Ausgleichselemente14 elektrisch isolieren und von dem geschmolzenen Lot nicht benetzt werden können, so dass Lot von den Pads nicht an ihnen haftet und Pads überbrückt. - Das Diffusionslötverfahren gemäß der Erfindung weist mehrere Vorteile auf. Aufgrund der Selbstjustierung variiert die seitliche Verschiebung zwischen den Pads der Metallschichten
2 und11 weniger, so dass Streukapazitäten den gleichen Wert aufweisen und geringere Variationen bei den Designparametern verwendet werden können. Zudem wird der mittlere seitliche Abstand zwischen den Pads erhöht, was zu einer höheren Spannungsfestigkeit und besseren Isolation der Pads führt. Ein weiterer Vorteil besteht darin, dass die oberen Chips10 mit verschiedenen Dicken und sogar passive Komponenten in dem gleichen Diffusionslötschritt gelötet werden können. Aufgrund des höheren Schmelzpunktes der entstandenen intermetallischen Verbindungen ist auch eine Sequenz aus Diffusionslötschritten möglich. Da auf den oberen Chip10 kein Druck ausgeübt werden muss, kann die Erfindung zudem für das Diffusionslöten dünner Chips verwendet werden, die aufgrund des ausgeübten Drucks normalerweise sich biegen oder brechen würden. Schließlich wird die Lotverdampfungsrate des Lotes reduziert, und es kommt zu weniger Leckströmen. -
3 zeigt ein Flussdiagramm, das Verfahren gemäß der Erfindung zum Verbinden von zwei Metallschichten mit Hilfe eines Diffusionslötprozesses veranschaulicht. Zu Zwecken der Veranschaulichung wird angenommen, dass sich die Metallschichten auf einem unteren Wafer1 und einem oberen Chip10 befinden, die als Träger wirken, wie in2 gezeigt. Der Fachmann kann jedoch das Verfahren für den Einsatz mit anderen Anordnungen anwenden oder modifizieren. - In Schritt A werden die Metallschichten
2 und11 und die Lotschichten3 und12 auf den unteren Wafer1 und auf dem oberen Chip10 angeordnet und strukturiert. Die Schichten können durch Sputtern einer Keimschicht aufgebracht werden, die dann galvanisiert wird, während die Strukturierung über den Einsatz von Lithographie erfolgen kann. - In Schritt B werden die Lotschichten
3 und12 mit einem Partialdruck von Ameisensäure von 20 bis 100 mbar bei einer Temperatur ausgegast, die gerade unter dem Schmelzpunkt des Lotes liegt, und zwar für eine Zeitperiode von 2 bis 3 Minuten. Das Ausgasen kann alternativ oder zusätzlich in Schritt F durchgeführt werden. Wenn es in Schritt B durchgeführt wird, das heißt, bevor der obere Chip10 in Schritt C auf dem unteren Wafer1 plaziert wird, sind die Oberflächen der Lotschichten3 und12 zugänglicher. Das Ausgasen kann in einem Ofen durchgeführt werden, der sich mehr für das Ausgasen eignet, beispielsweise im Hinblick auf die für das Erhitzen erforderliche Zeit, als der Lötofen. Das Durchführen von Schritt B in dem Lötofen weist jedoch den Vorteil auf, dass keine Notwendigkeit besteht, den unteren Wafer1 und den oberen Chip10 von einem Ausgasofen zu einem Lötofen zu transportieren. - In Schritt C wird der obere Chip
10 auf dem unteren Wafer1 plaziert. Der obere Chip10 kann mit Hilfe eines Klebers an dem unteren Wafer1 fixiert werden. Der untere Wafer1 wird dann in einen Lötofen eingebracht. - Bei den alternativen Schritten D und E werden Oberflächenoxide auf den Lotschichten
3 und12 beseitigt. Diese Reinigung kann innerhalb des Lötofens erfolgen und ist notwendig, so dass das Zinn3 des unteren Wafers1 das Zinn12 des oberen Chips10 benetzt. - Für Schritt D wird eine inerte Gasatmosphäre erzeugt, indem der Lötofen mit Stickstoff gefüllt wird, um etwaigen vorliegenden Sauerstoff auszutreiben. Der Ofen wird auf 170°C erhitzt und Ameisensäure wird zugegeben.
- In dem alternativen Schritt E wird in dem Lötofen ein Vakuum ausgebildet, Ameisensäure wird zugesetzt und dann auf 170°C erhitzt.
- Sowohl Schritt D als auch Schritt E werden bei einer Temperatur durchgeführt, die unter dem Schmelzpunkt des Lotes liegt, beispielsweise bei einer Temperatur zwischen 150°C und 200°C. Die gewählte Temperatur liegt unter der Temperatur für das Ausgasen in Schritt B. Der Partialdruck der Ameisensäure ist so gewählt, dass er zwischen 20 und 100 mbar liegt, und die Reinigung dauert zwischen 2 und 3 Minuten. Der Kleber, der zum Fixieren des oberen Chips
10 auf dem unteren Wafer1 verwendet wird, verdampft während der Erhitzung, so dass sich der obere Chip10 frei genug bewegen kann, damit es zur Selbstjustierung kommen kann. - Schritt F ist identisch mit Schritt B und ist fakultativ, wenn Schritt B bereits durchgeführt worden ist. Wenn Schritt B nicht durchgeführt worden ist, dann muss Schritt F durchgeführt werden, um die Lotschichten
3 und12 auszugasen. - Vor dem eigentlichen Löten wird einer der alternativen Schritte G und H durchgeführt.
- In Schritt G wird der Druck in dem Lötofen heraufgesetzt, indem ein inertes Gas mit einem gasförmigen Flussmaterial wie etwa atomarem Wasserstoff, molekularem Wasserstoff, Kohlenstoffmonoxid, Ammoniak oder Ameisensäure (H, H2, CO, NH3, CH2O2) zugesetzt wird. Die Erhöhung des Druckes führt zu einer Erhöhung des Druckes in dem geschmolzenen Lot, so dass Hohlräume, die durch die Volumenreduktion auf Grund der Ausbildung von intermetallischen Verbindungen ausgebildet werden, komprimiert werden und sich mit Lot füllen.
- Bei dem alternativen Schritt H wird ein Vakuum mit einem Partialdruck von Ameisensäure von 20 bis 100 mbar innerhalb des Lötofens ausgebildet. Dieser reduzierte Druck bewirkt, dass Hohlräume in dem geschmolzenen Lot sich ausdehnen und platzen. Schritt H kann auch ohne die Ameisensäure durchgeführt werden. Sowohl Schritt G als auch Schritt H wollen die Hohlräume innerhalb des geschmolzenen Lotes reduzieren und etwaige auf den Metallschichten oder den Lotschichten vorliegende Oxide beseitigen. Welcher Schritt verwendet wird, kann von dem Volumen des Lotes in der Verbindung abhängen.
- In Schritt I werden die Metallschichten
2 und11 und die Lotschichten3 und12 auf eine Temperatur über dem Schmelzpunkt des Lotes erhitzt, die üblicherweise etwa 250 bis 280°C beträgt. Die geschmolzenen Lotschichten3 und12 benetzen einander, diffundieren in die Metallschichten2 und11 , reagieren unter Ausbildung intermetallischer Verbindungen und erstarren dann. - Die in der Metallschicht
2 und der Lotschicht3 sowie der Metallschicht11 und der Lotschicht12 ausgebildeten Strukturen können zum Ausbilden von Pads für elektrische Verbindungen ausgebildet werden. Die Pads werden dann Kontakte in dem unteren Wafer1 oder dem oberen Chip10 verbinden. -
4 zeigt eine Draufsicht auf eine erste Ausführungsform, bei der die Metallschichten2 und11 sowie die Lotschichten3 und12 strukturiert sind, um kleine Primärpads30 auszubilden, die zwischen größeren Sekundärpads31 angeordnet sind. Die Primärpads30 weisen Durchmesser kleiner als 30 μm auf, und die Sekundärpads31 weisen Durchmesser größer als 30 μm auf. Der Durchmesser der Pads bestimmt die Oberflächenspannung, und der hydrostatische Druck kann dann von dem geschmolzenen Lot getragen werden. Das geschmolzene Lot zwischen den kleineren Primärpads30 weist eine größere Tendenz auf, eine Kugel zu bilden, als das geschmolzene Lot zwischen den größeren Sekundärpads31 . Wenn die Primärpads30 und die Sekundärpads31 beide mit ihren jeweiligen Teilen geschmolzenen Lotes in Kontakt stehen, tendieren die Primärpads30 deshalb dazu, die Metallschichten2 und11 auseinander zu drücken, während die Sekundärpads31 versuchen werden, sie zusammen zu halten. Ein Gleichgewicht dieser Kräfte tritt ein, wenn die Summe aus Kräften, die die Metallschichten2 und11 auseinanderdrücken, gleich der Summe von Kräften ist, die sie zusammenziehen. -
5 veranschaulicht die Kraft, die erforderlich ist, um die Dicke geschmolzenen Lotes zwischen einem Pad in Abhängigkeit von dem Durchmesser des Pads zu ändern. Gezeigt sind die Kräfte pro mm2 für Pads mit Durchmessern von 10, 20, 50, 100, 200, 500 und 1000 μm und mit einer Ausgangslotdicke von 3 μm. Bei Pads mit kleinerem Durchmesser erfordert eine Änderung bei der Lotdicke nur eine geringe Kraft, während die gleiche Änderung bei einem Pad mit größerem Durchmesser eine signifikante Kraft erfordert. Das geschmolzene Lot zwischen den größeren Sekundärpads31 bildet eine Feder mit höherer Steifheit als das Lot zwischen den kleineren Primärpads30 . Folglich wird die Lotdicke beim Gleichgewicht nur geringfügig über 3 μm liegen, so dass die Sekundärpads verwendet werden können, um Druck auf das geschmolzene Lot zwischen den Primärpads30 auszuüben. Dieser Druck führt zu einer Reduzierung bei Hohlräumen sowie zu einer Steigerung der Benetzbarkeit des Lotes. -
6 zeigt eine Draufsicht auf eine zweite Ausführungsform, bei der die Metallschichten2 und11 sowie die Lotschichten3 und12 strukturiert sind, um Primärpads30 und Sekundärpads31 auszubilden. Die Sekundärpads31 sind in der Form von Rechtecken, wobei Primärpads30 in Form von Kreisen zwischen ihnen angeordnet sind. Da die Rechtecke31 orthogonal zueinander angeordnet sind, kann eine Selbstjustierung in zwei Richtungen erzielt werden. Rechteckige Sekundärpads31 sind besonders geeignet, wenn zusätzliche Verdrahtungsebenen zum Verbinden von Kontakten im unteren Wafer1 oder dem oberen Chip10 erforderlich sind. - Die in
4 und6 gezeigten Ausführungsformen können so modifiziert werden, dass die Sekundärpads31 zwischen den Primärpads30 plaziert werden. In jedem Fall werden Positionierung und Größe der Primärpads30 und Sekundärpads31 so gewählt, dass die auf die Metallschichten2 und11 wirkenden hydrostatischen Kräfte einander aufheben und die Oberflächen der Metallschichten2 und11 parallel zueinander justieren. Folglich wird die Dicke des Lotes zwischen den Metallschichten2 und11 gleichförmig sein. Wenn der Abstand zwischen den Primärpads30 größer ist als die Positionierungsgenauigkeit des Plazierungswerkzeugs, ist es möglich, dass entsprechende Primärpads30 auf gegenüberliegenden Lotschichten2 und11 nicht miteinander in Kontakt stehen werden. In diesem Fall können die größeren Sekundärpads31 so bemessen und plaziert werden, dass mindestens einige der entsprechenden Sekundärpads31 auf gegenüberliegenden Metallschichten2 und11 miteinander in Kontakt stehen und zur Selbstjustierung mit Hilfe der Kräfte aufgrund der Oberflächenspannung in dem geschmolzenen Lot verwendet werden können. Die Metallschichten2 und11 bewegen sich dann an ihren Platz, so dass die entsprechenden Primärpads30 ebenfalls aneinander gelötet werden, obwohl sie zuerst zueinander versetzt waren. - Es versteht sich, dass sich die vorliegende Erfindung auf ein Verfahren zum Verbinden von mindestens zwei Metallschichten durch einen Diffusionslötprozess bezieht, der die mit herkömmlichen Diffusionslötprozessen assoziierten Mängel überwindet, wie oben beschrieben. Insbesondere und wie oben beschrieben muss keine externe Kraft auf die Metallschichten ausgeübt werden, und eine verbesserte Selbstjustierung wird erzielt.
- Die Selbstjustierung wird durch Kräfte verursacht, die die Metallschichten in eine derartige Position zueinander zu bewegen versuchen, dass der Flächeninhalt des geschmolzenen Lotes minimiert ist. Dies gestattet die Verwendung von Plazierungswerkzeugen mit geringerer Präzision und höherem Durchsatz.
- Insbesondere werden die auf die Oberflächenspannung zurückzuführenden Kräfte erhöht durch Heraufsetzen der Benetzbarkeit des geschmolzenen Lotes. Wenngleich das geschmolzene Lot bereits mit den Metallschichten in Kontakt steht, ist bekannt, dass geschmolzenes Zinn kein geschmolzenes Zinn benetzt. Infolge dessen sind keine Selbstjustierungskräfte aktiv, wenn versucht wird, zwei Metallschichten zu diffusionslöten, die je weils mit einer Lotschicht beschichtet sind. Um während des Lötprozesses eine Selbstjustierung zu erzielen, muss die Benetzbarkeit des geschmolzenen Lotes heraufgesetzt werden.
- Infolge dessen wird kein externer mechanischer Druck während des Diffusionslötprozesses auf die Metallschichten ausgeübt. Die Metallschichten können sich seitlich frei bewegen, so dass eine Selbstjustierung möglich ist. Gravitationskräfte und atmosphärische Drücke werden nicht als externe mechanische Kräfte angesehen.
- Das Lot in den Lotschichten wird nur einmal über den Schmelzpunkt des Lotes erhitzt. Dies steht im Gegensatz zu den Lotkugel- oder Flip-Chip-Verbindungsverfahren, bei denen das Lot zuerst zum Ausbilden von Lotkugeln erhitzt und dann, nachdem die Teile, die verbunden werden sollen, in Kontakt miteinander versetzt werden, wieder erhitzt wird. Bei der Erfindung wird das Lot durch Sputtern und Galvanisieren aufgetragen, da seine Erhitzung über den Schmelzpunkt dazu führen würde, dass es mit den Metallschichten unter Ausbildung intermetallischer Verbindungen reagieren würde.
- Das Lot wird erhitzt, nachdem die Lotschichten in Kontakt miteinander plaziert und sie zueinander justiert worden sind. Die Lotschichten werden zuerst zueinander durch ein Plazierungswerkzeug grob justiert. Die präzise Positionierung wird dann durch die Selbstjustierung aufgrund der Kräfte der Oberflächenspannung in dem geschmolzenen Lot erzielt.
- Außerdem wird die Diffusionsbarrierenschicht zwischen mindestens einer der Metallschichten und ihrer jeweiligen Lotschicht angeordnet. Die Diffusionsbarrieren schicht verlangsamt die Diffusion des Lotes in die Metallschicht und verlangsamt somit die Reaktion zum Ausbilden von intermetallischen Verbindungen. Infolge dessen steht für die Selbstjustierung und Benetzung vor der Erstarrung der Diffusionslötverbindung mehr Zeit zur Verfügung.
- Wenngleich eine Reihe geeigneter Materialien zum Ausbilden der Metallschichten verwendet werden kann, zählen zu beispielhaften Materialien mindestens eines von Kupfer, Silber, Gold und Palladium. Gleichermaßen können die Lotschichten aus mindestens einem von Zinn, Silber, Indium, Gallium, Bismut, Gold und Kupfer ausgebildet werden.
- Vor dem Durchführen des Lötens werden die Lotschichten bei einem Partialdruck von Ameisensäure in einer inerten Gasatmosphäre oder in einem Vakuum ausgegast. Versuche haben gezeigt, dass das Ausgasen mit Ameisensäure notwendig ist, damit das Zinn in den Lotschichten von Zinn benetzt werden kann, ohne dass ein externer mechanischer Druck ausgeübt werden muss. Das Ausgasen wird in der Regel bei einer Temperatur unter dem Schmelzpunkt des Lotes durchgeführt, und der Partialdruck der Ameisensäure kann zwischen 20 und 100 mbar liegen, wobei das Ausgasen bei einer Ausführungsform für 2 bis 3 Minuten durchgeführt wird.
- Gemäß der vorliegenden Erfindung werden während des Diffusionslötprozesses die Metallschichten und die Lotschichten mit einer derartigen Rate erhitzt, dass das ganze Lot der Lotschichten sich zumindest für einige Zeit in einem geschmolzenen Zustand befindet. Wenn die Erhitzungsrate zu langsam ist, wird ein Teil des Lotes bereits mit den Metallschichten unter Verwendung intermetallischer Verbindungen reagiert haben und erstarrt sein, so dass keine Selbstjustierung möglich ist. Die Metallschichten und die Lotschichten werden bei einem erhöhten atmosphärischen Druck auf eine Temperatur über dem Schmelzpunkt des Lotes erhitzt. Durch Erhitzen der Metallschichten und der Lotschichten bei einem erhöhten atmosphärischen Druck kann die Ausbildung von Hohlräumen in dem Lot reduziert werden. Der Druck in dem Lötofen verhindert die Ausweitung der Hohlräume, indem das geschmolzene Lot isotropisch komprimiert und es in die durch die Ausbildung der Zwischenmetallverbindungen verursachten Hohlräume gedrückt wird. Bei einem Aspekt enthält die Atmosphäre gasförmiges Flussmaterial in einem inerten Gas, wobei das gasförmige Flussmaterial mindestens eines von atomarem Wasserstoff, molekularem Wasserstoff, Kohlenmonoxid, Ammoniak und Ameisensäure ist. Das inerte Gas kann Stickstoff oder eine andere sauerstofffreie Atmosphäre sein.
- Alternativ werden die Metallschichten und die Lotschichten auf eine Temperatur über dem Schmelzpunkt des Lotes in einem Vakuum mit einem Partialdruck von Ameisensäure von 20 bis 100 mbar erhitzt. Durch Erhitzen des Lotes in einem Vakuum dehnen sich die Hohlräume in dem geschmolzenen Lot aus und platzen. Dies funktioniert auch, wenn der Druck in dem Lötofen signifikant unter 1 bar liegt.
- Die Metallschichten können auf Trägern angeordnet und strukturiert sein, um mindestens ein Pad auszubilden. Die Lotschichten werden bevorzugt in der gleichen Gestalt wie die jeweiligen Metallschichten strukturiert. Die Lotschichten und Metallschichten können somit zusammen strukturiert werden. Alternativ können die Lotschichten in einer Gestalt strukturiert werden, die von den jeweiligen Metallschichten verschieden ist. Die Metallschichten können größere Pads bilden, wie etwa je ne, die zur elektromagnetischen Abschirmung verwendet werden, wobei die Lotschichtstrukturen kleinere Pads auf der Metallschicht bilden und zum Justieren der Metallschichten verwendet werden.
- Die Lotschichten können mit Hilfe von Lötstopplack strukturiert werden. Der Lötstopplack wird auf den Metallschichten abgeschieden und strukturiert. Beim Beschichten der Metallschichten werden die Lotschichten nur auf den Teilen der Metallschichten entstehen, die von dem Lötstopplack nicht bedeckt sind. Während des Diffusionslötprozesses definieren die Strukturen des Lötstopplacks anstelle der Strukturen der Metallschichten die Gestalt des geschmolzenen Lots und definieren die Kräfte aufgrund von Oberflächenspannung in dem geschmolzenen Lot. Die Strukturierung des Lötstopplacks auf einander zugewandten Metallschichten ist zueinander symmetrisch. Beispielsweise weist ein in dem Lötstopplack auf einer Metallschicht ausgebildeter Kreis ihm gegenüber in der gleichen Position und mit der gleichen Größe einen in dem Lötstopplack in der gegenüberliegenden Metallschicht ausgebildeten Kreis auf.
- Bei einem weiteren Aspekt der vorliegenden Erfindung sind die Seitenwände des mindestens einen Pads mit einer Schicht bedeckt, die von dem geschmolzenen Lot nicht benetzt werden kann. Die nicht benetzbare Schicht bewirkt, dass das geschmolzene Lot an der oberen Oberfläche der Metallschicht zurück gehalten wird, wodurch eine Überbrückung zwischen Pads vermieden wird. Die Pads von Metallschichten, die einander zugewandt sind, sind zueinander symmetrisch strukturiert. Symmetrische Pads erhöhen die Selbstjustierungskräfte und sorgen für eine genauere Justierung. Außerdem braucht das Lot zum Benetzen der gegenüberliegenden Metallschicht nicht verteilt zu werden.
- Die Pads können in Form von Primärpads und Sekundärpads vorliegen, wobei die Sekundärpads eine größere Fläche als die Primärpads aufweisen und mindestens ein Primärpad zwischen mindestens zwei Sekundärpads angeordnet ist. Alternativ ist mindestens ein Sekundärpad zwischen mindestens zwei Primärpads angeordnet. Nach dem Benetzen des geschmolzenen Lotes wirken hydrostatische Kräfte auf die Metallschichten. Die hydrostatischen Kräfte hängen von der Fläche der Pads ab, so dass verschiedene Größen zusammen mit geeigneter Positionierung der Pads zur Verbesserung der Selbstjustierung und Benetzbarkeit des Lotes verwendet werden können. Die Primärpads können Durchmesser kleiner als 30 μm aufweisen, und die Sekundärpads können Durchmesser größer als 30 μm aufweisen.
- Während des Diffusionslötprozesses wird der hydrostatische Druck in den Sekundärpads verwendet, um Druck auf das geschmolzene Lot zwischen den Primärpads auszuüben. Aufgrund der größeren effektiven Krümmung in dem Lot zwischen den Sekundärpads wird der hydrostatische Druck in den größeren Sekundärpads bei Gleichgewicht kleiner sein als der hydrostatische Druck in den kleineren Primärpads. Dabei weist das Lot zwischen den größeren Sekundärpads eine größere Steifheit auf als das Lot zwischen den kleineren Primärpads. Infolge dessen können die Sekundärpads verwendet werden, um Druck auf das geschmolzene Lot zwischen diesen Primärpads auszuüben.
- Die Sekundärpads, zwischen denen Primärpads angeordnet sind, sind derart angeordnet, dass die Summe der hydrostatischen Kräfte in den Sekundärpads auf jeder Seite der Primärpads gleich ist, um in jedem Primärpad den gleichen Druck zu produzieren.
- Analog sind die Sekundärpads, die zwischen Primärpads angeordnet sind, derart angeordnet, dass die Summe der hydrostatischen Kräfte in den Primärpads auf jeder Seite der Sekundärpads gleich ist. Mit diesem Druck wird die Benetzbarkeit des geschmolzenen Lotes zwischen den Primärpads verbessert.
- Gemäß einem Ausführungsbeispiel liegen die Träger in Form von Wafern und Substraten von elektronischen Komponenten vor. Elektrische Kontakte in dem Wafer und Substraten sind so mit den Metallschichten verbunden, dass die Erfindung verwendet werden kann, um Chips und elektronische Komponenten mit Hilfe von Diffusionslöten zu verbinden.
- Die Primärpads werden für elektrische Verbindungen verwendet. Während die Selbstjustierung der Metallschichten für eine genaue Positionierung einer mechanischen Verbindung verwendet werden kann, werden die Primärpads vorteilhafterweise verwendet, um Wafer, elektronische Komponenten, Chips usw. elektrisch miteinander zu verbinden. Die Sekundärpads werden für mindestens eine einer mechanischen Verbindung, einer Spannungsentlastung der Primärkontakte, einer Wärmeableitung, elektromagnetischer Abschirmung, einer Verdrahtungsebene und einer Justiermarke verwendet. Zusätzlich dazu, dass sie die Selbstjustierung und die Benetzung des Lotes unterstützen, können die Sekundärpads auch die oben erwähnten Funktionen ausführen.
- Bei einem weiteren Aspekt werden Ausgleichselemente zwischen mindestens zwei Pads von mindestens einer Metallschicht plaziert. Die Ausgleichselemente weisen die gleiche Dicke wie die Metallschicht auf. Die Ausgleichselemente sind elektrisch isolierend und können von dem Lot nicht benetzt werden.
- Dem Fachmann ist klar, dass an der vorliegenden Erfindung zahlreiche Modifikationen und Variationen vorgenommen werden können, ohne von dem Schutzbereich oder dem Gedanken der Erfindung abzuweichen. Angesichts des oben gesagten soll die vorliegende Erfindung Modifikationen und Variationen der vorliegenden Erfindung abdecken, vorausgesetzt, sie fallen in den Schutzbereich der folgenden Ansprüche und ihrer Äquivalente.
Claims (50)
- Verfahren zum Verbinden von mindestens zwei Metallschichten mit Hilfe eines Diffusionslötprozesses, umfassend den folgenden Schritt: Beschichten jeder der Metallschichten, die verbunden werden sollen, mit einer jeweiligen Lotschicht vor dem Durchführen des Diffusionslötprozesses.
- Verfahren nach Anspruch 1, wobei die Metallschichten während des Diffusionslötprozesses mit Hilfe von Kräften aufgrund von Oberflächenspannung in dem geschmolzenen Lot, das die Metallschichten verbindet, selbstjustiert zueinander sind.
- Verfahren nach Anspruch 2, wobei: die auf die Oberflächenspannung zurückzuführenden Kräfte durch Erhöhen der Benetzbarkeit des geschmolzenen Lots erhöht werden.
- Verfahren nach Anspruch 3, wobei der Schritt des Durchführens des Diffusionslötprozesses das Durchführen des Diffusionslötprozesses frei von irgendeinem externen mechanischen Druck umfasst, der während des Prozesses auf die Metallschichten ausgeübt wird.
- Verfahren nach Anspruch 4, umfassend den folgenden Schritt: Erhitzen des Lotes in den Lotschichten nur einmal über den Schmelzpunkt des Lotes.
- Verfahren nach Anspruch 5, umfassend den folgenden Schritt: Erhitzen des Lotes nach dem Plazieren der Lotschichten in Kontakt miteinander und ihrem Justieren zueinander.
- Verfahren nach Anspruch 1, umfassend den folgenden Schritt: Anordnen einer Diffusionsbarrierenschicht zwischen mindestens einer der Metallschichten und ihrer jeweiligen Lotschicht.
- Verfahren nach Anspruch 1, wobei die Metallschichten mindestens eines von Kupfer, Silber, Gold und Palladium umfassen.
- Verfahren nach Anspruch 1, wobei die Lotschichten mindestens eines von Zinn, Silber, Indium, Gallium, Bismut, Gold und Kupfer umfassen.
- Verfahren nach Anspruch 1, umfassend den folgenden Schritt: Ausgasen der Lotschichten vor dem Löten bei einem Partialdruck von Ameisensäure in einer inerten Gasatmosphäre oder in einem Vakuum.
- Verfahren nach Anspruch 10, wobei der Ausgasungsschritt folgendes umfasst: Durchführen der Ausgasung bei einer Temperatur unter dem Schmelzpunkt des Lotes.
- Verfahren nach Anspruch 11, wobei der Partialdruck der Ameisensäure 20 bis 100 mbar beträgt.
- Verfahren nach Anspruch 8, wobei der Ausgasungsschritt folgendes umfasst: Durchführen der Ausgasung für 2 bis 3 Minuten.
- Verfahren nach Anspruch 10, umfassend den folgenden Schritt: Erhitzen der Metallschichten und der Lotschichten während des Diffusionslötprozesses mit einer derartigen Rate, dass sich von dem Lot der Lotschichten für mindestens einige Zeit alles in einem geschmolzenen Zustand befindet.
- Verfahren nach Anspruch 14, wobei der Erhitzungsschritt folgendes umfasst: Erhitzen der Metallschichten und der Lotschichten bei einem erhöhten atmosphärischen Druck auf eine Temperatur über dem Schmelzpunkt des Lotes.
- Verfahren nach Anspruch 15, wobei die Atmosphäre gasförmiges Flussmaterial in einem inerten Gas enthält.
- Verfahren nach Anspruch 16, wobei das gasförmige Flussmaterial mindestens eines von atomarem Wasserstoff, molekularem Wasserstoff, Kohlenstoffmonoxid, Ammoniak und Ameisensäure ist.
- Verfahren nach Anspruch 14, wobei der Erhitzungsschritt folgendes umfasst: Erhitzen der Metallschichten und der Lotschichten auf eine Temperatur über dem Schmelzpunkt des Lo tes in einem Vakuum mit einem Partialdruck von Ameisensäure von 20 bis 100 mbar.
- Verfahren nach Anspruch 1, umfassend den folgenden Schritt: Anordnen der Metallschichten auf Trägern und strukturiert zum Ausbilden mindestens eines Pads.
- Verfahren nach Anspruch 19, weiterhin enthaltend den folgenden Schritt: Strukturieren der Lotschichten in der gleichen Gestalt wie die jeweiligen Metallschichten.
- Verfahren nach Anspruch 19, weiterhin enthaltend den folgenden Schritt: Strukturieren der Lotschichten in einer anderen Gestalt von den jeweiligen Metallschichten.
- Verfahren nach Anspruch 21, wobei der Schritt des Strukturierens der Lotschichten den folgenden Schritt umfasst: Strukturieren der Lotschichten mit Hilfe eines Lötstopplacks.
- Verfahren nach Anspruch 22, wobei der Schritt des Strukturierens der Lotschichten den folgenden Schritt beinhaltet: Strukturieren des Lötstopplacks auf Metallschichten, die einander zugewandt sind, derart, dass die Metallschichten zueinander symmetrisch sind.
- Verfahren nach Anspruch 19, umfassend den folgenden Schritt: Bedecken der Seitenwände des mindestens einen Pads mit einer Schicht, die von dem geschmolzenen Lot nicht benetzt werden kann.
- Verfahren nach Anspruch 19, wobei die Pads von Metallschichten, die einander zugewandt sind, symmetrisch zueinander strukturiert sind.
- Verfahren nach Anspruch 25, wobei die Pads Primärpads und Sekundärpads umfassen, wobei die Sekundärpads eine größere Fläche als die Primärpads aufweisen und mindestens ein Primärpad zwischen mindestens zwei Sekundärpads angeordnet ist.
- Verfahren nach Anspruch 26, umfassend den folgenden Schritt: Anordnen der Sekundärpads derart, dass die Summe der hydrostatischen Kräfte in den Sekundärpads zu jeder Seite der Primärpads gleich ist.
- Verfahren nach Anspruch 25, wobei die Pads Primärpads und Sekundärpads umfassen, wobei die Primärpads eine größere Fläche als die Sekundärpad aufweisen und mindestens ein Sekundärpad zwischen mindestens zwei Primärpads angeordnet ist.
- Verfahren nach Anspruch 28, umfassend den folgenden Schritt: Anordnen der Sekundärpads derart, dass die Summe der hydrostatischen Kräfte in den Primärpads zu jeder Seite der Sekundärpads gleich ist.
- Verfahren nach Anspruch 26, wobei die Primärpads Durchmesser kleiner als 30 μm aufweisen und die Sekundärpads Durchmesser größer als 30 μm aufweisen.
- Verfahren nach Anspruch 26, wobei während des Diffusionslötprozesses der hydrostatische Druck in den Sekundärpads verwendet wird, um Druck auf das geschmolzene Lot zwischen den Primärpads auszuüben.
- Verfahren nach Anspruch 19, wobei die Träger Wafer und Substrate von elektronischen Komponenten umfassen.
- Mechanische Verbindung zum Verbinden von mindestens zwei Metallschichten mit Hilfe eines Diffusionslötprozesses, wobei jede der Metallschichten, die verbunden werden sollen, mit einer jeweiligen Lotschicht beschichtet ist.
- Verbindung nach Anspruch 33, wobei eine Diffusionsbarrierenschicht zwischen mindestens einer der Metallschichten und ihrer jeweiligen Lotschicht angeordnet ist.
- Verbindung nach Anspruch 34, wobei die Metallschichten mindestens eines von Kupfer, Silber, Gold und Palladium umfassen.
- Verbindung nach Anspruch 35, wobei die Lotschichten mindestens eines von Zinn, Silber, Indium, Gallium, Bismut, Gold und Kupfer umfassen.
- Verfahren nach Anspruch 33, wobei die Metallschichten auf Trägern angeordnet und strukturiert sind, um mindestens ein Pad auszubilden.
- Verbindung nach Anspruch 37, wobei mindestens ein Pad ausgewählt ist aus der Gruppe bestehend aus: einem Abdichtring, einer Spannungsentlastung der Primärkontakte, einem Kühlkörper, einer elektromagnetischen Abschirmung, einer Verdrahtungsebene und einer Justiermarke.
- Verbindung nach Anspruch 37, wobei die Seitenwände des mindestens einen Pads mit einer Schicht bedeckt sind, die von dem geschmolzenem Lot nicht benetzt werden kann.
- Verbindung nach Anspruch 37, wobei die Pads von Metallschichten, die einander zugewandt sind, zueinander symmetrisch strukturiert sind.
- Verbindung nach Anspruch 37, wobei Ausgleichselemente zwischen mindestens zwei Pads von mindestens einer Metallschicht plaziert sind, wobei die Ausgleichselemente die gleiche Dicke wie die Metallschicht aufweisen und die Lücke zwischen den beiden Pads füllen.
- Verbindung nach Anspruch 41, wobei die Ausgleichselemente elektrisch isolieren und von dem Lot nicht benetzt werden können.
- Verbindung nach Anspruch 37, wobei die Pads Primärpads und Sekundärpads umfassen, wobei die Sekundärpads eine größere Fläche als die Primärpad aufweisen und mindestens ein Primärpad zwischen mindestens zwei Sekundärpads angeordnet ist.
- Verbindung nach Anspruch 37, wobei die Pads Primärpads und Sekundärpads umfassen, wobei die Sekundärpads eine größere Fläche als die Primärpads aufweisen und mindestens ein Sekundärpad zwischen mindestens zwei Primärpads angeordnet ist.
- Verbindung nach Anspruch 43, wobei die Primärpads Durchmesser kleiner als 30 μm aufweisen und die Sekundärpads Durchmesser größer als 30 μm aufweisen.
- Verbindung nach Anspruch 37, wobei die Träger Wafer und Substrate von elektronischen Komponenten umfassen.
- Verbindung nach Anspruch 46, wobei die Primärpads elektrische Verbindungen zu elektrischen Elementen in den Wafern und Substraten sind.
- Geschichtete Struktur, die einem Diffusionslötprozess ausgesetzt werden soll, um eine verbundene Struktur auszubilden, umfassend: ein erstes Substrat mit einer ersten Metallschicht darauf ausgebildet gemäß einer ersten Struktur zum Definieren mehrerer erster Pads; ein zweites Substrat mit einer zweiten Metallschicht darauf ausgebildet gemäß einer zweiten Struktur zum Definieren mehrerer zweiter Pads; eine erste auf die erste Metallschicht gemäß der ersten Struktur beschichteten Lotschicht; eine zweite auf die zweite Metallschicht gemäß der zweiten Struktur beschichteten Lotschicht; mit Seitenwänden von mindestens einer der ersten und zweiten Metallschicht assoziierte Mittel zum Verhindern, dass geschmolzenes Lot an den Seitenwänden haftet; wobei das erste und zweite Substrat angeordnet werden durch Plazieren der ersten und zweiten Lotschicht in einer aneinander stoßenden Beziehung zum Verbinden des ersten und zweiten Substrats zusammen durch den Diffusionslötprozess.
- Geschichtete Struktur nach Anspruch 48, wobei das Mittel eine nicht benetzbare Schicht umfasst, die an den Seitenwänden angeordnet ist.
- Geschichtete Struktur nach Anspruch 48, weiterhin umfassend: mehrere zwischen mindestens einem der ersten Pads und den zweiten Pads angeordnete Ausgleichselemente, wobei die Ausgleichselemente aus einem elektrisch isolierenden Material ausgebildet sind, das von geschmolzenem Lot nicht benetzt werden kann, um zu verhindern, dass Lot von den Pads an den Ausgleichselementen haftet und dadurch die Pads überbrückt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/370,205 | 2006-03-06 | ||
US11/370,205 US20070205253A1 (en) | 2006-03-06 | 2006-03-06 | Method for diffusion soldering |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007010242A1 true DE102007010242A1 (de) | 2007-10-18 |
Family
ID=38470645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007010242A Ceased DE102007010242A1 (de) | 2006-03-06 | 2007-03-02 | Verfahren zum Diffusionslöten |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070205253A1 (de) |
JP (1) | JP2007268613A (de) |
DE (1) | DE102007010242A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009034483A1 (de) | 2009-07-22 | 2011-01-27 | W.C. Heraeus Gmbh | Bleifreie Hochtemperaturverbindung für die AVT in der Elektronik |
DE102014106631A1 (de) | 2013-05-10 | 2014-11-13 | Seho Systemtechnik Gmbh | Vorrichtung und Verfahren zum Herstellen von Lötverbindungen |
DE102016110413B4 (de) * | 2015-06-08 | 2018-05-24 | Infineon Technologies Ag | Diffusionslötbonden unter Verwendung von Lotformteilen |
DE102017004626A1 (de) * | 2017-05-15 | 2018-11-15 | Pfarr Stanztechnik Gmbh | Bleifreie Lötfolie zum Diffusionslöten |
DE102019103761A1 (de) * | 2019-02-14 | 2020-08-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines bauelements und bauelement |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080048321A1 (en) * | 2006-08-24 | 2008-02-28 | Ati Technologies Inc. | Flip chip semiconductor assembly with variable volume solder bumps |
US8211752B2 (en) | 2007-11-26 | 2012-07-03 | Infineon Technologies Ag | Device and method including a soldering process |
JP2010067844A (ja) * | 2008-09-11 | 2010-03-25 | Omron Corp | 固体撮像素子の製造方法 |
DE102008054415A1 (de) * | 2008-12-09 | 2010-06-10 | Robert Bosch Gmbh | Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung |
CH701507A1 (fr) * | 2009-07-31 | 2011-01-31 | Roth & Genta Haute Horlogerie | Procédé d'assemblage de pièces en alliage d'or. |
US8304290B2 (en) * | 2009-12-18 | 2012-11-06 | International Business Machines Corporation | Overcoming laminate warpage and misalignment in flip-chip packages |
US8753983B2 (en) | 2010-01-07 | 2014-06-17 | Freescale Semiconductor, Inc. | Die bonding a semiconductor device |
US8348139B2 (en) * | 2010-03-09 | 2013-01-08 | Indium Corporation | Composite solder alloy preform |
US8492242B2 (en) * | 2010-05-25 | 2013-07-23 | Micron Technology, Inc. | Dry flux bonding device and method |
EP2398046A1 (de) * | 2010-06-18 | 2011-12-21 | Nxp B.V. | Gehäuse für eine integrierte Schaltung mit einer Kupfer-Zinn-Verbindungsschicht und Herstellungsverfahren dafür |
US8592986B2 (en) * | 2010-11-09 | 2013-11-26 | Rohm Co., Ltd. | High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device |
US8513806B2 (en) * | 2011-06-30 | 2013-08-20 | Rohm Co., Ltd. | Laminated high melting point soldering layer formed by TLP bonding and fabrication method for the same, and semiconductor device |
US8736052B2 (en) | 2011-08-22 | 2014-05-27 | Infineon Technologies Ag | Semiconductor device including diffusion soldered layer on sintered silver layer |
US10229870B2 (en) * | 2012-11-30 | 2019-03-12 | Infineon Technologies Ag | Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress |
US9024205B2 (en) | 2012-12-03 | 2015-05-05 | Invensas Corporation | Advanced device assembly structures and methods |
JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
US9053917B2 (en) | 2013-03-29 | 2015-06-09 | Agilent Technologies, Inc. | Vacuum fired and brazed ion pump element |
US9847310B2 (en) * | 2015-07-18 | 2017-12-19 | Semiconductor Components Industries, Llc | Flip chip bonding alloys |
US10115716B2 (en) | 2015-07-18 | 2018-10-30 | Semiconductor Components Industries, Llc | Die bonding to a board |
US9553079B1 (en) * | 2015-12-15 | 2017-01-24 | International Business Machines Corporation | Flip chip assembly with connected component |
JP6262378B1 (ja) | 2017-02-09 | 2018-01-17 | Ckd株式会社 | 基板検査装置、基板検査方法、及び、基板の製造方法 |
JP6306230B1 (ja) * | 2017-02-09 | 2018-04-04 | Ckd株式会社 | 半田印刷検査装置、半田印刷検査方法、及び、基板の製造方法 |
DE102017105549B4 (de) | 2017-03-15 | 2023-03-02 | Infineon Technologies Ag | Lötbares kontaktpad und verfahren |
KR102496483B1 (ko) * | 2017-11-23 | 2023-02-06 | 삼성전자주식회사 | 아발란치 광검출기 및 이를 포함하는 이미지 센서 |
CN113465428A (zh) * | 2020-03-30 | 2021-10-01 | 超众科技股份有限公司 | 热传导部件和热传导部件的制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251198A (ja) * | 1985-04-30 | 1986-11-08 | 日本電気株式会社 | フラツトパツケ−ジの実装方法 |
JPS6290936A (ja) * | 1985-06-25 | 1987-04-25 | Fujitsu Ltd | チツプ形部品の半田付け方法 |
JPH0626227B2 (ja) * | 1985-09-26 | 1994-04-06 | 富士通株式会社 | 半導体チツプの装着方法 |
JPH05283853A (ja) * | 1992-04-03 | 1993-10-29 | Furukawa Electric Co Ltd:The | プリント回路基板 |
US5249733A (en) * | 1992-07-16 | 1993-10-05 | At&T Bell Laboratories | Solder self-alignment methods |
JPH0669387A (ja) * | 1992-08-19 | 1994-03-11 | Hitachi Ltd | 接合構造体及びその製造方法 |
JPH1022617A (ja) * | 1996-06-28 | 1998-01-23 | Sony Corp | 表面実装部品の実装回路基板 |
US6316289B1 (en) * | 1998-11-12 | 2001-11-13 | Amerasia International Technology Inc. | Method of forming fine-pitch interconnections employing a standoff mask |
JP3718380B2 (ja) * | 1999-08-18 | 2005-11-24 | 株式会社日立製作所 | はんだ接続構造を有する回路装置およびその製造方法 |
JP3397313B2 (ja) * | 1999-12-20 | 2003-04-14 | 富士通株式会社 | 半導体装置の製造方法及び電子部品の実装方法 |
US6387793B1 (en) * | 2000-03-09 | 2002-05-14 | Hrl Laboratories, Llc | Method for manufacturing precision electroplated solder bumps |
JP2002289768A (ja) * | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
JP3404021B2 (ja) * | 2001-01-18 | 2003-05-06 | 富士通株式会社 | はんだ接合装置 |
JP2002290021A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 回路基板、回路基板モジュール、及び電子機器 |
US6550665B1 (en) * | 2001-06-06 | 2003-04-22 | Indigo Systems Corporation | Method for electrically interconnecting large contact arrays using eutectic alloy bumping |
-
2006
- 2006-03-06 US US11/370,205 patent/US20070205253A1/en not_active Abandoned
-
2007
- 2007-03-02 DE DE102007010242A patent/DE102007010242A1/de not_active Ceased
- 2007-03-06 JP JP2007055468A patent/JP2007268613A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009034483A1 (de) | 2009-07-22 | 2011-01-27 | W.C. Heraeus Gmbh | Bleifreie Hochtemperaturverbindung für die AVT in der Elektronik |
WO2011009597A1 (de) | 2009-07-22 | 2011-01-27 | W. C. Heraeus Gmbh | Bleifreie hochtemperaturverbindung |
DE102014106631A1 (de) | 2013-05-10 | 2014-11-13 | Seho Systemtechnik Gmbh | Vorrichtung und Verfahren zum Herstellen von Lötverbindungen |
DE102014106631B4 (de) | 2013-05-10 | 2021-12-02 | Seho Systemtechnik Gmbh | Vorrichtung und Verfahren zum Herstellen von Lötverbindungen |
DE102016110413B4 (de) * | 2015-06-08 | 2018-05-24 | Infineon Technologies Ag | Diffusionslötbonden unter Verwendung von Lotformteilen |
DE102017004626A1 (de) * | 2017-05-15 | 2018-11-15 | Pfarr Stanztechnik Gmbh | Bleifreie Lötfolie zum Diffusionslöten |
WO2018210361A1 (de) | 2017-05-15 | 2018-11-22 | Pfarr Stanztechnik Gmbh | Bleifreie lötfolie zum diffusionslöten und verfahren zu deren herstellung |
DE102019103761A1 (de) * | 2019-02-14 | 2020-08-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines bauelements und bauelement |
US12068304B2 (en) | 2019-02-14 | 2024-08-20 | Osram Opto Semiconductors Gmbh | Method for producing a component, and component |
Also Published As
Publication number | Publication date |
---|---|
JP2007268613A (ja) | 2007-10-18 |
US20070205253A1 (en) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007010242A1 (de) | Verfahren zum Diffusionslöten | |
DE10228509B4 (de) | Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung | |
EP3103138B1 (de) | Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt | |
DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
DE102014114982B4 (de) | Verfahren zum Bilden einer Chip-Baugruppe | |
DE69021438T2 (de) | Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. | |
DE3685647T2 (de) | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. | |
DE69517652T2 (de) | Anisotropische Leiterschicht für Mikroverbindungen | |
DE102007027378B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE4442960C1 (de) | Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung | |
DE69113187T2 (de) | Verfahren zur Herstellung einer elektronische Dünnschichtanordnung. | |
DE102007018914B4 (de) | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE102008047416A1 (de) | Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen | |
DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
DE112010000715B4 (de) | Bauteilanordnung und Verfahren zu dessen Herstellung | |
WO1996016442A1 (de) | Kernmetall-lothöcker für die flip-chip-technik | |
DE102008025451A1 (de) | Halbleiterbauelement | |
WO2009062757A1 (de) | Verfahren zum verbinden zweier fügeflächen | |
DE102007047698A1 (de) | Vorrichtung und Verfahren zum Verbinden von Komponenten | |
EP2743973A2 (de) | Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen | |
DE2229070A1 (de) | Verfahren zum befestigen eines halbleiterkoerpers an einem substrat | |
DE102005058654B4 (de) | Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen | |
WO2007098736A2 (de) | Verfahren zum herstellen von peltier-modulen sowie peltier-modul | |
DE10239318A1 (de) | Umverdrahten von Kontaktstellen für integrierte Schaltungschips | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |