DE102005058654B4

DE102005058654B4 - Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen

Info

Publication number: DE102005058654B4
Application number: DE102005058654.6A
Authority: DE
Inventors: Khalil Hosseini; Dr. Mahler Joachim; Dipl.-Ing. Riedl Edmund; Dr. Galesic Ivan; Konrad Rösl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-12-07
Filing date: 2005-12-07
Publication date: 2015-06-11
Anticipated expiration: 2025-12-08
Also published as: US20070131734A1; US7874475B2; DE102005058654A1

Abstract

Verfahren zum flächigen Fügen von Komponenten (1, 2) von Halbleiterbauelementen mittels Diffusionsfügen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von einer Basiskomponente (1) und einer zu fügenden Komponente (2) von Halbleiterbauelementen, die zu fügende Seiten (4, 5) aufweisen, mit einer Oberseite (4) einer Basiskomponente (1) und einer Rückseite (5) einer auf der Basiskomponente (1) zu fügenden Komponente (2); – Aufbringen von Schichten aus Fügematerial auf die Oberseite (4) der Basiskomponente (1) und die Rückseite (5) der zu fügenden Komponente (2), wobei die Schichten auf Halbleiterwafern und/oder Halbleiterchipträgern aufgebracht werden, bevor diese zu einzelnen Komponenten von Halbleiterbauelementen aufgetrennt werden; wobei auf der Oberseite (4) der Basiskomponente (1) ein Schichtaufbau aus einer Kupferschicht mit einer Dicke dCu in Mikrometern von 10 μm ≤ dCu ≤ 20 μm, einer Nickel/Phosphorschicht mit einem Phosphorgehalt VPh von 3 Vol.% ≤ VPh ≤ 8 Vol.% und einer Dicke dNiP von 2 μm ≤ dNiP ≤ 5 μm, einer Palladiumschicht (Pd) mit einer Dicke dPa in Nanometern von 100 nm ≤ dPa ≤ 500 nm und einer Goldschicht (Au) mit einer Dicke dG von 40 nm ≤ dG ≤ 100 nm abgeschieden wird, wobei zunächst die Kupferschicht und am Schluss die Goldschicht aufgebracht werden, und wobei auf der Rückseite (5) der zu fügenden Komponente (2) ein Schichtaufbau aus einer Aluminiumschicht (Al) mit einer Dicke dAl in Nanometern von 400 nm ≤ dAl ≤ 800 nm, einer ersten Titanschicht (Ti1) mit einer Dicke dTi1 von 400 nm ≤ dTi1 ≤ 800 nm, einer Nickelschicht mit einer Dicke dNi von 50 nm ≤ dNi ≤ 100 nm, einer zweiten Titanschicht (Ti2) mit einer Dicke dTi2 von 2 nm ≤ dTi2 ≤ 5 nm, einer Silberschicht (Ag) mit einer Dicke dAg von 100 nm ≤ dAg ≤ 1000 nm und einer Gold/Zinnschicht (AuSn) mit 80 Au/20 Sn und einer Dicke dGsn in Mikrometern von 0,9 μm ≤ dGsn ≤ 2,0 μm abgeschieden wird, wobei zunächst die Aluminiumschicht (Al) und am Schluss die Gold/Zinnschicht (AuSn) aufgebracht werden, – Diffusionsfugen mittels Einbringen der aufeinander zu fügenden Komponenten (1, 2) in eine reduzierende Atmosphäre; – Ausrichten der Oberseite (4) der Basiskomponente (1) und der Rückseite (5) der zu fügenden Komponente (2) aufeinander; – mechanisches Aufbringen eines Kompressionsdruckes (DK) auf die ausgerichteten Komponenten (1, 2); – Aufheizen der aufeinander gepressten Komponenten (1, 2) in einer reduzierenden Atmosphäre (3) auf eine Diffusionsfügetemperatur (TD) von 250°C ≤ TD ≤ 400°C für eine isotherme Erstarrung.

Description

Die Erfindung betrifft ein Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen, wobei zunächst die zu fügenden Komponenten mit zu fügenden Seiten hergestellt werden. Dazu weist eine Basiskomponente eine zu fügende Oberseite auf, und eine zu fügende Komponente weist eine zu fügende Rückseite auf. Ferner werden auf die Oberseite und/oder die Rückseite der zu fügenden Komponenten Schichten aus Fügematerial aufgebracht. Danach wird ein Diffusionsfügen zu Diffusionsfugen durchgeführt.
Aus der Druckschrift DE 195 32 250 A1 sind Diffusionslötverbindungen bekannt und werden zum Herstellen einer temperaturstabilen Verbindung mittels Diffusionsfügen eingesetzt. Dazu wird ein erster Körper mit einem hoch schmelzenden Metall und ein zweiter Körper mit einem niedrig schmelzenden Metall beschichtet. Bei einer vorgegebenen Temperatur und einem vorgegebenen Anpressdruck sind dann beide Körper über eine Diffusionslötverbindung fügbar. Dabei bilden sich hochschmelzende intermetallische Phasen aus, wobei deren Schmelzpunkte höher liegen, als der Schmelzpunkt des niedrig schmelzenden Metalls. Mit dem bekannten Fügeverfahren können einzelne Fügestellen eines elektronischen Leistungsbauteils temperaturstabil hergestellt werden.
Ein elektronisches Leistungshalbleiterbautelement weist jedoch mehrere Fügestellen auf, die in mehrstufigen Verfahren zu verwirklichen sind. Dazu ist aus der Druckschrift DE 103 14 876 A1 ein Verfahren zur mehrstufigen Herstellung von Diffusionslötverbindungen für Leistungshalbleiterbauteile mit Halbleiterchips bekannt. Dazu wird ein Diffusionsfügen einer Halbleiterchiprückseite mit einer Chipinsel eines Substrats durch eine erste Diffusionsfuge und eine Halbleiterchipoberseite mit Leitungsstrukturen eines weiteren Substrats durch eine weitere Diffusionsfuge hergestellt, wobei die Diffusionsfugen unterschiedliche Schmelztemperaturen aufgrund unterschiedlicher gebildeter intermetallischer Phasen aufweisen.
Bei den bekannten Diffusionslötverfahren wird häufig mit einem Überschuss an niedrig schmelzenden Fügekomponenten, wie Zinn gearbeitet, während die hochschmelzenden Komponenten, wie Gold und/oder Palladium in exakten Volumina vorgegeben werden. Derartige Diffusionslotverfahren haben den Nachteil, dass überschüssige niedrig schmelzende Fügekomponenten die Zuverlässigkeit und Temperaturbeständigkeit der Diffusionsfugen gefährden. Eine andere Gefahr liegt darin, dass sich die intermetallischen Phasen derart weit in der Diffusionsfuge ausdehnen, dass die Duktilität der Diffusionsfuge vermindert wird und die Sprödigkeit unzulässig überwiegt, so dass die Gefahr von Schäden, insbesondere von Mikrorissen bei Temperaturwechselbelastungen unter Zunahme des Übergangswiderstands der Diffusionsfuge steigt.
Ein herkömmliches Verfahren zum flächigen Fügen einer Rückseite eines Leistungshalbleiterchips mit einer großflächigen Rückseitenelektrode auf einer Halbleiterchipinsel, die eine Kupferwärmesenke aufweist, zeigt 9. Zunächst wird die Oberfläche 4 der Kupferwärmesenke als Substrat bzw. Basiskomponente 1 eines Halbleiterbauelements in einer reduzierende Atmosphäre 3 aus Formiergas mit 5 Vol.% Wasserstoff, Rest Stickstoff durch Reduktion in ersten Reinigungspositionen 14 und 15 bei erhöhter Temperatur gereinigt. In einer Fügematerialbeschichtungsposition 16 wird ein Draht 19 aus Fügematerial auf die Oberseite 4 der Kupferwärmesenke abgesenkt, und unter Benetzung der Oberseite eine Fügematerialschmelze 20 aufgebracht.
Die Fügematerialschmelze 20 wird in einer weiteren Heizposition 17 reduziert und einer Fügeposition 18 zugeführt. In der Fügeposition 18 wird auf die Fügematerialschmelze 20 ein Leistungshalbleiterchip als zu fügende Komponente 2 abgesenkt. Dabei wird die Fügematerialschmelze 20 unter Benetzung der Chiprückseitenmetallisierung zu einer nahezu rechteckigen Grundfläche verformt. Der Leistungshalbleiterchip wird so lange justiert gehalten, bis unter Interdiffusion und Legierungsbildung zwischen der Fügematerialschmelze und dem Material der Kupferwärmesenke sowie zwischen der Fügematerialschmelze und der Chiprückseitenmetallisierung die flüssigen Metallphasen und Legierungen abgekühlt und erstarrt sind.
Diese bekannte Prozessführung gemäß 9 weist die Nachfolgenden Nachteile und Risiken auf.

1. Eine Oxidation der Metallschmelze in der Zeit zwischen Aufschmelzvorgang und Absenken des Leistungshalbleiterchips führt zu Benetzungsproblemen;
2. Eine unzureichende Fügematerialdicke unterhalb der Chipecken und -kanten in Folge von schlechter Positionierung der Lotmaterialbenetzung und nicht angepasster Form der Lotschmelze führt zu Zuverlässigkeitsrisiken;
3. Eine Verkippung des Chips durch einen Schmelzsee führt zu Prozessproblemen bei nachfolgenden Drahtbondprozessen, insbesondere im Hinblick von Justage und Kontaktflächenerkennung, was ebenfalls Zuverlässigkeitsrisiken birgt;
4. Hohlräume in der Fügefuge vermindern die thermische Leitfähigkeit und limitieren die handhabbare oder schaltbare elektrische Energie in einem Leistungshalbleiterbauelement. Derartige Hohlräume entstehen über zwei bisher bekannte Effekte:
a – Benetzungsstörungen an den Grenzflächen der Wärmesenkenoberseite zu Fügematerial und Fügematerial zu Leistungshalbleiterchiprückseite;
b – Entstehung von Hohlräumen während einer längeren Temperaturbelastung der Fügefuge aufgrund von Phasenwachstum und Kristallkornvergrößerungen;
5. Ein stark ausgepresstes Fügematerial begrenzt die Halbleiterchipgröße bzw. die Kontaktanschlussflächengröße für spezielle Gehäuseverpackungen, da sich das Fügematerial über die zufügenden Seiten hinaus erstreckt.

Die DE 197 47 846 A1 offenbart ein Bauelement und ein Verfahren zum Herstellen eines Bauelements, insbesondere eines elektronischen Bauelements mit einem mikroelektronischen Chip und einem Träger, welches mit isothermer Erstarrung hergestellt ist.
Die DE 195 32 250 A1 offenbart eine Anordnung zum Herstellen einer temperaturstabilen Verbindung mittels Diffusionslöten eines ersten und einem zweiten Körper.
Die Artikel von Anhöck S. u. a. ”Investigations of Au/Sn allays an different end-metallizations for high temperature application” Intl. Efectronics Manufacturing Technology Symposium, IEEE/CPMT 1998 Berlin; pp 156–165 offenbart eine Untersuchung von Au/An Legierungen auf unterschiedlichen Metallisierungen für Hochtemperaturanwendungen.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben, dass die Nachteile und Risiken der Verfahren gemäß dem Stand der Technik überwindet und ein Verfahren liefert, dass die Zuverlässigkeit beim flächigen Fügen von großflächigen Komponenten für Halbleiterbauelemente verbessert.
Gelöst wird diese Aufgabe mit dem Gegenstand des unabhängigen Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen geschaffen, wobei das Verfahren die nachfolgenden Verfahrensschritte aufweist. Die zu fügenden Komponenten (1, 2) werden von Halbleiterbauelementen, die zu fügende Seiten (4, 5) aufweisen, mit einer Oberseite (4) einer Basiskomponente (1) und einer Rückseite (5) einer auf der Basiskomponente (1) zu fügenden Komponente (2) hergestellt. Schichten aus Fügematerial werden auf die Oberseite (4) der Basiskomponente (1) und die Rückseite (5) der zu fügenden Komponenten (2) aufgebracht, wobei die Schichten auf Halbleiterwafern und/oder Halbleiterchipträgern aufgebracht werden, bevor diese zu einzelnen Komponenten von Halbleiterbauelementen aufgetrennt werden. Auf der Oberseite (4) der Basiskomponente (1) wird ein Schichtaufbau aus einer Kupferschicht mit einer Dicke d_Cu in Mikrometern von 10 μm ≤ d_Cu ≤ 20 μm, einer Nickel/Phosphorschicht mit einem Phosphorgehalt V_Ph von 3 Vol.% ≤ V_Ph ≤ 8 Vol.% und einer Dicke d_NiP von 2 μm ≤ d_NiP ≤ 5 μm, einer Palladiumschicht (Pd) mit einer Dicke d_Pa in Nanometern von 100 nm ≤ d_Pa ≤ 500 nm und einer Goldschicht (Au) mit einer Dicke d_G von 40 nm ≤ d_G ≤ 100 nm abgeschieden, wobei zunächst die Kupferschicht und am Schluss die Goldschicht aufgebracht werden, und auf der Rückseite (5) der zu fügenden Komponente (2) ein Schichtaufbau aus einer Aluminiumschicht (Al) mit einer Dicke d_Al in Nanometern von 400 nm ≤ d_Al ≤ 800 nm, einer ersten Titanschicht (Ti₁) mit einer Dicke d_Ti1 von 400 nm ≤ d_Ti1 ≤ 800 nm, einer Nickelschicht mit einer Dicke d_Ni von 50 nm ≤ d_Ni ≤ 100 nm, einer zweiten Titanschicht (Ti₂) mit einer Dicke d_Ti2 von 2 nm ≤ d_Ti2 ≤ 5 nm, einer Silberschicht (Ag) mit einer Dicke d_Ag von 100 nm ≤ d_Ag ≤ 1000 nm und einer Gold/Zinnschicht (AuSn) mit 80 Au/20 Sn und einer Dicke d_GSn in Mikrometern von 0,9 μm ≤ d_GSn ≤ 2,0 μm abgeschieden, wobei zunächst die Aluminiumschicht (Al) und am Schluss die Gold/Zinnschicht (AuSn) aufgebracht werden. Die aufeinander zu fügenden Komponenten (1, 2) werden in eine reduzierende Atmosphäre eingebracht, die Oberseite (4) der Basiskomponente (1) und der Rückseite (5) der zu fügenden Komponente (2) aufeinander ausgerichtet, ein Kompressionsdruck (D_K) wird auf die ausgerichteten Komponenten (1, 2) mechanisch aufgebracht und die aufeinander gepressten Komponenten (1, 2) in einer reduzierenden Atmosphäre (3) auf eine Diffusionsfügetemperatur (T_D) von 250°C ≤ T_D ≤ 400°C für eine isotherme Erstarrung aufgeheizt.
Dieses Verfahren weist die nachfolgende Vorteile auf:

1. Durch das Abscheiden des Fügematerials auf Halbleiterwafern und/oder Halbleiterchipträgern, bevor diese zu einzelnen Komponenten von Halbleiterbauelementen aufgetrennt werden, wird erreicht, dass das Fügematerial eine gleichförmige, großflächige Beschichtung ausbildet, sodass unzureichende und/oder ungleichmäßige Schichtdicken an den Leistungshalbleiterchipecken und -chipkanten vermieden werden.
2. Während der Krafteinwirkung des Kompressiondruckes legiert die niedrig schmelzende Metallphase mit den angrenzenden Metallflächen unter Bildung von intermetallischen Phasen, deren Schmelzpunkt oberhalb der Prozesstemperatur liegt wobei eine isotherme Erstarrung eintritt.
3. Durch Diffusion des Fügematerials an der Grenzfläche zum höher schmelzenden Substratmetall bzw. Rückseitenmetall kommt es zur Bildung intermetallischer Phasen eines binären und/oder ternären Systems zwischen Fügematerial und Substratmaterial bzw. Fügematerial und Rückseitenmetallisierung.
4. Weist das Fügematerial bereits eine Legierung auf, so können sich intermetallische Phasen der entsprechenden Mehrstoffsysteme ausbilden. Dieser Vorgang vollzieht sich auch für die Grenzflächen von Halbleiterchip zu Fügematerial, wenn das Fügematerial ein entsprechendes Reservoir an Legierungsmetallen enthält.
5. Ferner wird durch Abscheidung von Fügematerial auf einem Halbleiterwafer der zu fügenden Komponente und durch den ganzflächigen Kompressionsdruck auf den Halbleiterchip während des Diffusionsfügevorgangs bei großen Leistungshalbleiterchips eine verbesserte Anbindung der Chipkanten und Chipecken erzielt, als durch das herkömmliche Verfahren.
6. Da während des Fügeprozesses keine Vorbenetzung der zu fügenden Seiten der Komponenten, wie im bekannten Verfahren durchgeführt wird, ergibt sich eine geringere Lunkerrate, die auch ”Voidrate” genannt wird, im Vergleich zu dem konventionellen Fügen von Halbleiterkomponenten.
7. Durch das Aufbringen der Schichten erreicht man gleichzeitig, eine vorbestimmbare und um etwa einen Faktor 10 geringere Diffusionsfugendicke als bei konentionellen Verfahren, womit eine deutliche Verringerung des thermischen Widerstandes verbunden ist.
8. Schließlich hat das Diffusionsfügen den generellen Vorteil, dass bei Mehrfachdurchläufen der zu fügenden Komponenten durch eine Bondmaschine kein Wiederaufschmelzen des Diffusionsfügematerials erfolgt.
9. Durch die isotherme Erstarrung unter Bildung von intermetallischen Phasen und durch das Herauspressen von überschüssigem niedrig schmelzenden Materials und durch die geringe ”Voidrate”, besitzt die fertig prozessierte Fügung eine höhere mechanische, elektrische und thermische Leistungsfähigkeit, als die konventionell gefertigte Fuge.

In einer bevorzugten Durchführung des Verfahrens wird der Kompressionsdruck ganzflächig auf die zu fügenden Komponenten ausgeübt. Dazu wird ein mechanisch und thermisch stabiles Werkzeug eingesetzt. Vorzugsweise wird zum Aufbringen des Kompressionsdruckes eine Klammer verwendet, die mit einem Schenkel flächig auf der Oberseite der zu fügenden Komponenten und mit einem zweiten Schenkel auf der Rückseite der Basiskomponente angeordnet wird, und wobei zwischen den Schenkeln ein Federelementbereich mit thermisch stabiler Federkonstante die Schenkel der Klammer aufeinander presst.
Mit dieser Verfahrensvariante ist der Vorteil verbunden, dass die zu fügenden Komponenten noch vor dem Einbringen in eine reduzierende Atmosphäre montiert und aufeinandergebracht werden können. Erst nach Durchlaufen eines mit reduzierender Atmosphäre gefüllten Durchlaufofens werden die Klammern entfernt. Ein derartiger Prozess kann vollautomatisch durchgeführt werden und ist für eine Massenproduktion geeignet.
Als Diffusionsfügematerialien werden bleifreie Lote, vorzugsweise eines der Mehrstoffsysteme mit Sn-Ag-Legierungen oder In-Ag-Legierungen oder Au-Sn-Legierungen mit Reservoirs in Form von Ag-, Cu-, oder Ni-Schichten, verwendet. Liegt dabei der Schmelzpunkt von Materialien unterhalb des gefügten Materials, so können derartige überschüssige Materialien aufgrund des Kompressionsdruckes aus der Diffusionsfuge heraus gepresst werden, so dass während der nachfolgenden Abnahme der Kompressionskraft nur noch hoch schmelzende Metallphasen entlang der Verbindungslinie zwischen Basiskomponente und zu fügender Komponente existieren. Dieses hat den Vorteil, dass die Gefahr der Mikrorissbildung bei thermischer Wechselbelastung vermindert wird.
In einer weiteren bevorzugten Durchführungsform des Verfahrens wird die Diffusionsfügezeit durch den Kompressionsdruck auf wenige Sekunden gekürzt. Das bedeutet gleichzeitig, dass die Schichtdicke der Diffusionsfuge bzw. die Schichtdicke des Bereichs, in dem sich intermetallische Phasen ausbilden, derart gering ist, dass sich die Sprödigkeit der intermetallischen Phase nicht negativ auf die Duktilität der gesamten Diffusionsfuge aus Schichten mit duktilen Metallen und duktilen Metalllegierungen auswirkt. Dabei entspricht die Dicke d der Diffusionsfuge der Summe aus einer Dickenerstreckung der sich bildenden intermetallischen Phasen und den Dicken von Schichten, deren Schmelzpunkt über der Diffusionsfügetemperatur liegt. Die metallische Phase, die sich nur zwischen den Berührungs- oder Grenzflächen der äußeren Beschichtungen der zu fügenden Komponenten ausbildet, weist eine Dicke d_I in Mikrometern von 1 μm ≤ d_I ≤ 1,5 μm beim Kompressionsdiffusionsfügen auf.
Als Halbleiterkomponenten werden vorzugsweise Halbleiterchips auf Halbleiterchippositionen eines Halbleiterwafers aufgebracht, wobei bei dieser Variante des Verfahrens der Halbleiterwafer zunächst unzertrennt bleibt und die Halbleiterchippositionen die Basiskomponenten bilden. Dieses Verfahren erfordert eine Vorrichtung, mit der auf Halbleiterwafern als Basiskomponente Halbleiterchips in den Halbleiterchippositionen noch vor dem Auftrennen eines Halbleiterwafers aufgebracht werden können.
In einer weiteren Verfahrensvariante werden als Halbeiterkomponenten Leistungshalbleiterchips auf Halbleiterchippositionen eines hochdotierten Halbleiterwafers aufgebracht. Schließlich können auch als Halbleiterkomponenten gedünnte Leistungshalbleiterchips auf entsprechende Halbleiterchippositionen eines hoch dotierten Halbleiterwafers aufgebracht werden. Nach diesen drei Fällen kann dann nach Aufbringen und Herstellen der Diffusionsfuge in den einzelnen Halbleiterchippositionen eines Halbleiterwafers, der Halbleiterwafer getrennt werden, so dass ein CoC-Bauteil (Chip an Chip) entsteht.
Vorzugsweise werden als Halbeiterkomponenten einzelne Leistungshalbleiterchips aufeinander gestapelt, wobei die Basiskomponente von einem der Leistungshalbleiterchips gebildet wird und die zu stapelnde Komponente von einem zweiten Leistungshalbleiterchip realisiert wird. Bei diesem Verfahren wird der Leistungshalbleiterchip zwar noch als Leistungshalbleiterwafer mit den entsprechenden Schichtfolgen für eine Diffusionsbeschichtung beschichtet, dann jedoch werden diese Halbleiterwafer mit Leistungshalbleiterchips in den Halbleiterchippositionen aufgetrennt und nun entsprechend werden dann Leistungshalbleiterchip auf Leistungshalbleiterchip an einer entsprechenden Diffusionsfuge aufeinander gestapelt.
Weiterhin ist es vorgesehen, dass als Halbeiterkomponenten Leistungshalbleiterchips auf einen Schaltungsträger aufgebracht werden. Bei derartigen Schaltungsträgern kann es sich um Flachleiterrahmen handeln, die mehrere in einer Reihe hintereinander angeordnete Halbleiterbauteilpositionen aufweisen, wobei auf einer zentralen Chipebene des Flachleiterrahmens die Leistungshalbleiterchips mit einem ersten Diffusionsfügeverfahren aufgebracht werden und mit einem weiteren Diffusionsfügeverfahren mindestens ein weiterer Leistungshalbleiterchip auf dem bereits gefügten Halbleiterchip aufgebracht wird.
Die Beschichtung der Rückseite eines Halbleiterwafers mit Diffusionsfügematerial kann mit Hilfe von Dünnschichtabscheideverfahren, wie dem Sputterverfahren, dem Aufdampfverfahren oder einem chemischen Abscheiden aus einer Gasphase erfolgen. Die Vorteile dieser Präparation der Rückseite von Halbleiterwafers, bevor entsprechend aus dem Halbleiterwafer gewonnene Komponenten aufeinander diffusionsgefügt werden, liegt in der relativ ebenen und gleichmäßigen Verteilung des Diffusionsfügematerials auf den Rückseiten der einzelnen dann gewonnenen Leistungshalbleiterchips.
Auf der Oberseite der Basiskomponente wird ein Schichtaufbau aus einer Kupferschicht mit einer Dicke d_Cu in Mikrometern von 10 μm ≤ d_Cu ≤ 20 μm, einer Nickel/Phosphorschicht mit einem Phosphorgehalt V_Ph von 3 Vol.% ≤ V_Ph ≤ 8 Vol.% und einer Dicke d_NiP von 2 μm ≤ d_NiP ≤ 5 μm, einer Palladiumschicht mit einer Dicke d_Pa in Nanometern von 100 nm ≤ d_Pa ≤ 500 nm und einer Goldschicht mit einer Dicke d_G von 40 nm ≤ d_G ≤ 100 nm abgeschieden, wobei zunächst die Kupferschicht und am Schluss die Goldschicht aufgebracht werden.
Auf der Rückseite der zu fügenden Komponente wird ein Schichtaufbau aus einer Aluminiumschicht mit einer Dicke d_Al in Nanometern von 400 nm ≤ d_Al ≤ 800 nm, einer ersten Titanschicht mit einer Dicke d_Ti1 von 400 nm ≤ d_Ti1 ≤ 800 nm, einer Nickelschicht mit einer Dicke d_Ni von 50 nm ≤ d_Ni ≤ 100 nm, einer zweiten Titanschicht mit einer Dicke d_Ti2 von 2 nm ≤ d_Ti2 ≤ 5 nm, einer Silberschicht mit einer Dicke d_Ag von 100 nm ≤ d_Ti1 ≤ 1000 nm und einer Gold/Zinnschicht mit 80 Au/20 Sn und einer Dicke d_GSn in Mikrometern von 0,9 μm ≤ d_Gsn ≤ 2,0 μm abgeschieden, wobei zunächst die Aluminiumschicht und am Schluss die Gold/Zinnschicht aufgebracht werden.
Durch den oben beschriebenen Material-Schichtaufbau auf der Oberseite der Basiskomponente und auf der Rückseite der zu fügenden Komponente ist es möglich, die bisherigen Probleme beim flächigen Fügen von Komponenten von Halbleiterbauelementen mittels Diffusionsfugen zu lösen. Durch die Materialdiffusion zwischen der AuSn-Phase und den NiP/Pd/Au-Schichten, bilden sich zwischen den Kontaktflächen AuSn und PdAu intermetallische AuSnPd-Phasen aus, welche nach der Erstarrung einen stabilen Kontakt für Temperaturen von oberhalb 300°C gewährleisten.
Damit ist der Vorteil verbunden, dass die Anwendung dieses präzisen Schichtaufbaus eine hohe thermische Stabilität von größer 300°C für unterschiedliche Verbindungstechnologien erreicht. Die Verbindungstechnologie mit Hilfe dieser Diffusionsfugen aus dem oben erwähnten Schichtaufbau zeichnen sich durch hohe mechanische Festigkeit, selbst bei thermischer Wechselbelastung und durch eine hohe thermische und elektrische Leitfähigkeit aus. Dabei liegt ein Vorteil in der Verwendung von bleifreien Diffusionsfügematerialien mit AuSn auf Cu/Ni/Pd/Au-Metallisierungen.
Das Diffusionsfügen zwischen den beiden Materialien auf der Oberseite der Basiskomponente und der Rückseite der zu stapelnden Komponente findet beim Aufheizen der beiden aufeinander gelegten Leistungshalbleiterchips zwischen zu stapelndem Halbleiterchip und dem Basishalbleiterchip bei einer Diffusionsfügetemperatur T_D von 250°C ≤ T_D ≤ 400°C in einer Formiergasatmosphäre statt. Bei dieser Diffusionsfügetemperatur T_D wird der zu stapelnde Halbleiterchip vorzugsweise mit einem hohen mechanisch aufgebrachten Kompressionsdruck D_K von 0,1 MPa ≤ D_K ≤ 5 MPa auf den Basishalbleiterchip aufgepresst.
Ein anderes Verfahren zur Herstellung einer derartigen Verbindung wäre der konventionelle ”Diebondprozess”, wobei sich die Basiskomponente aus einem Halbleiterchip oder einem Halbleiterwafer auf einem beheizten Flachleiterrahmen oder auf einem Halbleiterwaferträger bei Temperaturen zwischen 200°C und 400°C befindet. Danach wird die zu stapelnde Komponente mit dem oben angegebenen Druck auf die Basiskomponente in Form eines Halbleiterchips oder Halbleiterwafers gepresst. Durch die dabei stattfindende Materialdiffusion zwischen Sn/Au auf der Rückseite der oberen Komponente und dem Pd/Au auf der Oberseite der Basiskomponente bilden sich intermetallische Phasen, bevorzugt nämlich eine Au/Sn/Pd-Schicht der atomaren Zusammensetzung Au₂Sn₃Pd aus, die nach der Bildung und Abkühlung isotherm erstarren und eine mechanisch stabile sowie thermisch und elektrisch hoch leitfähige Verbindung zwischen den so gefügten Komponenten eines Leistungshalbleiterbauelements gewährleisten.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
1 zeigt eine schematische Prinzipskizze einer Vorrichtung zur Durchführung des Verfahrens gemäß eines Durchführungsbeispiels;
2 bis 4 zeigen schematischen Querschnitte durch Komponenten bei einem Fügen der Komponenten;
2 zeigt einen schematischen Querschnitt durch einen Schaltungsträger mit einer aufgebrachten Basiskomponente;
3 zeigt einen Querschnitt durch den Schaltungsträger gemäß 12 nach Ausrichten einer zu fügenden Komponente über der Basiskomponente;
4 zeigt einen Querschnitt durch den Schaltungsträger gemäß 3 nach Fügen der zu fügenden Komponente auf der Basiskomponente;
5 zeigt eine schematische Prinzipskizze nach Aufsetzen einer zu fügenden Komponente auf eine Basiskomponente;
6 zeigt eine schematischen Prinzipskizze nach Aufsetzen eines Kompressionswerkzeugs auf die gestapelten Komponenten;
7 zeigt eine Prinzipskizze einer REM-Aufnahme der Schichtfolge einer Basiskomponente und einer zu fügenden Komponente;
8 zeigt eine Prinzipskizze einer REM-Aufnahme der Schichtfolge einer Diffusionsfuge nach Fügen der Schichtfolge gemäß 7;
9 zeigt eine Prinzipskizze einer Vorrichtung zur Durchführung eines bekannten Verfahrens zum Fügen von Komponenten eines Leistungshalbleiterbauelements.
1 zeigt eine schematische Prinzipskizze einer Vorrichtung 21 zur Durchführung des Fügeverfahrens gemäß eines Durchführungsbeispiels. Die Vorrichtung 21 weist einen Durchlaufofen 22 mit internen Durchlaufpositionen 14, 15, 16 und 18 auf, wobei eine externe Widerstandsheizung 23 den Durchlaufofen 22 beheizt. Durch den Durchlaufofen 22 wird in diesem Durchführungsbeispiel ein Formiergas aus H₂/N₂ mit 5 Vol.% geführt. Dieses Formiergas reduziert die zu fügende Oberseite 4 einer Basiskomponente 1, die hier eine Kupferwärmesenke eines Leistungshalbleiterbauelements aufweist und reinigt somit die Oberseite 4 in den Positionen 14, 15 und 16 vor einem Diffusionsfügen. Dazu heizt die Widerstandsheizung 23 die Basiskomponente auf Temperaturen zwischen 200 und 400°C auf. Diese Temperatur hängt von der Schmelztemperatur der am niedrigsten schmelzenden Metallkomponente einer zu fügenden Schichtfolge ab. Die Kupferwärmesenke durchläuft dabei den Durchlaufofen 22 in Pfeilrichtung C.
In einer Fügeposition 18 des horizontal ausgerichteten Durchlaufofens 22 wird über einen vertikalen Zugang 24 mit Hilfe eines Werkzeugs 6 eine zweite Komponente 2, die in dieser Ausführungsform der Erfindung einen Leistungshalbleiterchip darstellt, aufgebracht. Das Werkzeug 6 hält, wie eine Vakuumpipette 29, die zu fügende Komponente 2, einen Leistungshalbleiterchip 30, auf seiner Oberseite 7 und weist ein großflächiges Mundstück 25 auf, an das die Oberfläche 7 durch die Wirkung der Vakuumpipette 29 gepresst wird. Der Leistungshalbleiterchip 30 weist auf seiner rückseitigen Drainelektrode eine Schichtfolge mit Diffusionsfügematerial 13 auf, das mit der Oberseite 4 der Kupferwärmesenke der Basiskomponente 1 des Leistungshalbleiterbauelements eine metallische Verbindung durch Diffusiondfügen eingeht.
Dazu wird die Schichtfolge aus Diffusionsfügematerial 13 auf die Rückseite eines Halbleiterwafers aufgebracht, bevor dieser Halbleiterwafer in einzelne Leistungshalbleiterchips 30 getrennt wird. Somit weist die Oberfläche 26 die Schichtfolge des Diffusionsmaterials 13 auf der Rückseite 5 des Leistungshalbleiterchips 30 gleichmäßig und eben bis an die Ecken und Kanten des Leistungshalbleiterchip auf. Somit kann gegenüber dem herkömmlichen Fügeprozess, wie er in 9 gezeigt wird, die Gefahr der Nichtbenetzung von Ecken und Randseiten des zu fügenden Leistungshalbleiterbauteils verringert werden. Ferner ist die ”Voidrate” kleiner als 5% bei diesem Fügeverfahren.
In der Fügeposition 18 wird nach Ausrichten des Leistungshalbleiterchips 30 mit seinem Diffusionsfügematerial 13 auf der Rückseite 5 das Werkzeug 6 in Pfeilrichtung A abgesenkt und auf die Oberseite 4 der Kupferwärmesenke als Basiskomponente 1 eines Leistungshalbleiterbauelements aufgepresst. Dabei wird ein mechanischer Kompressionsdruck D_K von 0,1 MPa ≤ D_K ≤ 5 MPa auf die zu fügenden Komponenten, die sich mit der Rückseite 8 der Basiskomponente in dem Durchlaufofen 22 abstützen, ausgeübt. Durch diesen hohen mechanischen Kompressionsdruck wird ein Überschuss an niedrig schmelzendem Material aus der sich bildenden Diffusionsfuge ausgepresst und eine zwischen 0,5 und 2 μm dicke Schicht aus intermetallischen Phasen in der Diffusionsfuge in wenigen Sekunden gebildet. Damit erreicht die Diffusionsfuge eine Temperaturfestigkeit, die höher als die durch die Widerstandsheizung 23 erreichte Prozesstemperatur ist. Bereits nach wenigen Sekunden kann das Kompressionswerkzeug 6 in Pfeilrichtung B aus der Zugangsöffnung 24 entfernt werden. Die Komponenten 1 und 2 mit einer hochtemperaturfesten Diffusionsfuge werden nach Abnahme des Werkzeugs 6 von der Oberseite 7 des Leistungshalbleiterchips 30 aus dem Durchlaufofen 22 in Pfeilrichtung C herausgeführt.
Das Ergebnis dieses Fügeverfahrens zeigt die 2.
Die 2 bis 4 zeigen schematische Querschnitte durch Komponenten 1 und 12 bei einem Fügen einer weiteren zu fügenden Komponente 2 auf der bereits gefügten Komponente 1.
2 zeigt einen schematischen Querschnitt durch einen Schaltungsträger 12 mit einer aufgebrachten Basiskomponente 1. Die Lötfuge 27 kann eine Diffusionsfuge aufweisen, die bei einem Diffusionsfügen zwischen dem Schaltungsträger 12 in Form einer Kupferwärmesenke 28 und einem Leistungshalbleiterchip 30, wie es 1 in der Fügeposition 18 zeigt.
Auf die nun vorhandene Basiskomponente 1 in Form eines Leistungshalbleiterchip 30 wird nun eine Schichtfolge eines Diffusionsfügematerials 9 aufgebracht. Dieses Diffusionsfügematerial 9 kann jedoch bereits beim Herstellen des Leistungshalbleiterchips 30 in einzelne Halbleiterchippositionen eines Halbleiterwafers aufgebracht sein. Dieser Stapel aus einem Schaltungsträger 12 und einer ersten Basiskomponente 1 eines Leistungshalbleiterbauelements kann nun erneut in eine Vorrichtung zum Fügen, wie sie 1 zeigt, eingebracht werden und in der Fügeposition 18 mit einem weiteren Halbleiterchip zusammengefügt werden.
3 zeigt einen Querschnitt durch den Schaltungsträger 12 gemäß 2, nach Ausrichten einer zu fügenden Komponente 2 über der Basiskomponente 1. Dazu wird die zu fügende Komponente 2 von einer Vakuumpipette 29 gehalten und mit seinem Diffusionsfügematerial 13 auf der Rückseite 5 über der Oberseite 4 der Basiskomponente 1 mit Diffusionsfügematerial 9 ausgerichtet und in Pfeilrichtung A abgesenkt. Dieses geschieht, wie 1 zeigt, in einer reduzierenden Atmosphäre 3, welche die Oberseiten der zu fügenden Schichtfolgen von Oxiden freihält. Gleichzeitig werden in der reduzierenden Atmosphäre 3 die Komponenten auf eine Prozesstemperatur zwischen 200 und 400°C aufgeheizt.
4 zeigt einen Querschnitt durch den Schaltungsträger 12 gemäß 3, nach Fügen der zu fügenden Komponente 2 auf der Basiskomponente 1. Dabei entsteht eine Diffusionsfuge 10, die im Grenzflächenbereich 31 zwischen den Diffusionsfügematerialien 13 und 9 intermetallischer Phasen 11 in wenigen Sekunden unter Andruck der zu fügenden Komponente 2 mit Hilfe des Kompressionswerkzeugs 6 ausbildet. Dabei wird ein Kompressionsdruck D_K zwischen 0,1 und 5 MPa auf die zu fügenden Komponenten 1 und 2 ausgeübt.
5 zeigt eine schematische Prinzipskizze nach Aufsetzen einer zu fügenden Komponente 2 auf eine Basiskomponente 1. Dabei kann der Stapel aus den Komponenten 1 und 2 für eine sogenannte ”face to face”-Technology (Leistungshalbleiterchip an Halbleiterwafer), für eine ”chip on chip”-Technologie, für eine ”chip on substrate” (Halbleiterchip auf einem Schaltungsträger) und/oder für eine ”Flip chip”-Technologie eingesetzt werden.
Um Überschüsse an schmelzflüssigen Komponenten beim Diffusionslöten zu vermeiden, weisen die Schichtfolgen des Diffusionsmaterials auf der Oberseite 4 der Basiskomponente 1 und das Diffusionsfügematerial 13 auf der Rückseite 5 der zu fügenden Komponente 2 eine präzise vorgegebene Materialfolge und innerhalb der Materialfolge eine in Grenzen genau einzuhaltende vorgegebene Schichtdicke auf. Im einzelnen weist dazu die Schichtfolge des Diffusionsmaterials 9 auf der Basiskomponente 1 den nachfolgenden Schichtaufbau auf.
Direkt auf der Oberseite 4 der Basiskomponente 1 ist, wenn die Komponente 1 nicht selbst Kupfer aufweist, eine Kupferschicht mit einer Dicke d_Cu in Mikrometern von 10 μm ≤ d_Cu ≤ 20 μm abgeschieden. Darauf ist eine Nickel/Phosphorschicht mit einem Phosphorgehalt V_Ph von 3 Vol.% ≤ V_Ph ≤ 8 Vol.% angeordnet, die eine Dicke d_NiP von 2 μm ≤ d_NiP ≤ 5 μm aufweist. Auf dieser Nickel/Phosphorschicht ist eine Palladiumschicht (Pd) mit einer Dicke d_Pa in Nanometern von 100 nm ≤ d_Pa ≤ 500 nm angeordnet. Schließlich weist die Oberfläche 32 des Diffusionsmaterials 9 eine Goldschicht Au mit einer Dicke d_G von 40 nm ≤ d_G ≤ 100 nm auf. Diese Schichtfolge wurde vor dem Zusammenführen der zu fügenden Komponenten 1 und 2 auf die Basiskomponente großflächig aufgebracht.
Die Schichtfolge des Diffusionsfügematerials 13 der zu fügenden Komponente 2, die ein Halbleitermaterial auf seiner Rückseite 5 aufweist, hat die nachfolgenden Metallschichten. Auf der Halbleiterrückseite 5 ist zunächst eine Aluminiumschicht Al mit einer Dicke d_Al in Nanometern von 400 nm ≤ d_Al ≤ 800 nm aufgebracht. Auf dieser Aluminiumschicht Al ist eine erste Titanschicht T_i1 mit einer Dicke d_Ti1 von 400 nm ≤ d_Ti1 ≤ 800 nm abgeschieden. Darauf wird eine Nickelschicht mit einer Dicke d_Ni von 50 nm ≤ d_Ni ≤ 100 nm und eine zweite Titanschicht 112 mit einer Dicke d_Ti2 von 2 nm ≤ d_Ti2 ≤ 5 nm aufgebracht. Auf der zweiten Titanschicht Ti₂ ist eine Silberschicht Ag mit einer Dicke d_Ag von 556 nm abgeschieden. Den Abschluss auf der Oberfläche 26 des Diffusionsmaterials 13 auf der Rückseite 5 der zu fügenden Komponente 2 bildet eine Gold/Zinnschicht AuSn mit einer Zusammensetzung 80 Au/20 Sn und einer Dicke d_Gsn in Mikrometern von 0,9 μm ≤ D_Gsn ≤ 2,0 μm.
Somit treffen beim mechanischen Anpressen der zu fügenden Komponente 2 auf die Basiskomponente 1 in dem Grenzschichtbereich 31 eine Gold/Palladiumschichtfolge des Diffusionsmaterials 9 der Basiskomponente 1 und eine Gold/Zinnschicht der zu fügenden Komponente 2 aufeinander. Dabei bilden sich unter einem entsprechenden Kompressionsdruck, wie bereits oben erwähnt, intermetallische Phasen aus.
6 zeigt eine schematischen Prinzipskizze nach Aufsetzen eines Kompressionswerkzeugs 6 mit seinem Mundstück 25 auf die gestapelten Komponenten 1 und 2. Dieses Kompressionswerkzeug 6 drückt großflächig mit seinem Mundstück 25 in Pfeilrichtung A auf den Stapel aus der Basiskomponente 1 und der zu fügenden Komponente 2 mit dazwischen angeordneten Diffusionsmaterialien 9 und 13. Gleichzeitig sorgt das Werkzeug 6 durch entsprechende Vakuumöffnungen, wie eine Vakuumpipette, dafür, dass die zu fügende Komponente 2 an dem Mundstück 25 des Werkzeugs 6 lösbar gehalten wird.
Ein Verkippen der zu fügenden Komponente 2 im Grenzbereich 31 der beiden Schichtfolgen der Diffusionsfügematerialien 9 und 13 wird einerseits durch die Planarität der Oberflächen 26 und 32 behindert. Auch beim Ausbilden der Diffusionsphasen bei Prozesstemperatur wird die Planarität beibehalten, da kein Schmelztropfen, wie im herkömmlichen Verfahren, zwischen den zu fügenden Komponenten 1 und 2 angeordnet ist. Darüber hinaus wird über die präzise Einhaltung der oben angegebenen Schichtdicken und Schichtfolgen ein dickes Schmelzbad zwischen den zu fügenden Diffusionsmaterialien 9 und 13 vermieden, so dass Verkippungen nicht auftreten können.
7 zeigt eine Prinzipskizze einer REM-Aufnahme der Schichtfolge einer Basiskomponente 1 und einer zu fügenden Komponente 2, die bis auf einen Abstand a bereits aufeinander liegen. Dazu ist die vollständige Schichtfolge eines Siliziumchips als zu fügende Komponente 2 mit den entstandenen Schichtdicken gezeigt. Auf der Rückseite 5 des Siliziumchips 2 ist eine Aluminiumschicht von 516 nm angeordnet, die dem oben angegebenen Dickenbereich entspricht. Auf die Aluminiumschicht Al folgt eine erste Titanschicht Ti₁ mit 556 nm und einer Schichtfolge aus einer dünnen Nickelschicht von wenigen Nanometern und einer darauf abgeschiedenen zweiten Titanschicht Ti₂ ebenfalls von wenigen Nanometern in dem Dickenbereich, wie er bereits oben angegeben wurden.
Danach folgt in mehreren Stufen eine Schichtfolge aus einer reinen Silberschicht mit einer Dicke 556 nm sowie einer Schichtzusammensetzung aus 57 Au/34 Ag/9 Sn in einer Dicke von 516 nm im Übergang zu einer AuSn-Schicht in der Größenordnung von 966 nm. Von der Schichtfolge, die auf der Basiskomponente 1 abgeschieden wurde, sind in dieser REM-Aufnahme lediglich die Nickelschicht zu sehen, an die sich eine Palladiumschicht mit einer Schichtdicke 344 nm und eine Goldschicht mit einer Dicke von 93 nm anschließt.
8 zeigt eine Prinzipskizze einer REM-Aufnahme der Schichtfolge einer Diffusionsfuge 10 nach Fügen der Schichtfolgen gemäß 7. Dabei bleiben die Schichten Al, Ti₁ sowie Ni und Ti₂ in ihrer Schichtfolge und Dicke unverändert, während sich die darauf folgende Silberschicht der Übergangsschicht Au/Ag/Sn in ihrer Zusammensetzung deutlich verändert, und schließlich mit der Palladium/Goldschicht der Basiskomponente 1 eine Schicht mit einer Dicke von 1,25 μm bildet, die vorzugsweise die intermetallische Phase Pd:Au:Sn im Verhältnis 1:2:3 aufweist.
Dabei wird die Goldschicht auf der Basiskomponente 1 vollständig verbraucht, so dass die Schicht aus intermetallischen Verbindungen direkt auf der Palladiumschicht aufliegt, soweit das Palladium bei der Bildung der intermetallischen Phase nicht vollständig verbraucht wurde. Die Nickelschicht bleibt als diffusionshemmende Schicht der Basiskomponente ebenso erhalten, wie die Schichtfolge aus Titan und Nickel auf der Rückseite des Siliziumchips, welche eine Diffusionssperre für das auf der Rückseite des Siliziumchips angeordnete Aluminium darstellt.

Claims

Verfahren zum flächigen Fügen von Komponenten (1, 2) von Halbleiterbauelementen mittels Diffusionsfügen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von einer Basiskomponente (1) und einer zu fügenden Komponente (2) von Halbleiterbauelementen, die zu fügende Seiten (4, 5) aufweisen, mit einer Oberseite (4) einer Basiskomponente (1) und einer Rückseite (5) einer auf der Basiskomponente (1) zu fügenden Komponente (2); – Aufbringen von Schichten aus Fügematerial auf die Oberseite (4) der Basiskomponente (1) und die Rückseite (5) der zu fügenden Komponente (2), wobei die Schichten auf Halbleiterwafern und/oder Halbleiterchipträgern aufgebracht werden, bevor diese zu einzelnen Komponenten von Halbleiterbauelementen aufgetrennt werden; wobei auf der Oberseite (4) der Basiskomponente (1) ein Schichtaufbau aus einer Kupferschicht mit einer Dicke d_Cu in Mikrometern von 10 μm ≤ d_Cu ≤ 20 μm, einer Nickel/Phosphorschicht mit einem Phosphorgehalt V_Ph von 3 Vol.% ≤ V_Ph ≤ 8 Vol.% und einer Dicke d_NiP von 2 μm ≤ d_NiP ≤ 5 μm, einer Palladiumschicht (Pd) mit einer Dicke d_Pa in Nanometern von 100 nm ≤ d_Pa ≤ 500 nm und einer Goldschicht (Au) mit einer Dicke d_G von 40 nm ≤ d_G ≤ 100 nm abgeschieden wird, wobei zunächst die Kupferschicht und am Schluss die Goldschicht aufgebracht werden, und wobei auf der Rückseite (5) der zu fügenden Komponente (2) ein Schichtaufbau aus einer Aluminiumschicht (Al) mit einer Dicke d_Al in Nanometern von 400 nm ≤ d_Al ≤ 800 nm, einer ersten Titanschicht (Ti₁) mit einer Dicke d_Ti1 von 400 nm ≤ d_Ti1 ≤ 800 nm, einer Nickelschicht mit einer Dicke d_Ni von 50 nm ≤ d_Ni ≤ 100 nm, einer zweiten Titanschicht (Ti₂) mit einer Dicke d_Ti2 von 2 nm ≤ d_Ti2 ≤ 5 nm, einer Silberschicht (Ag) mit einer Dicke d_Ag von 100 nm ≤ d_Ag ≤ 1000 nm und einer Gold/Zinnschicht (AuSn) mit 80 Au/20 Sn und einer Dicke d_Gsn in Mikrometern von 0,9 μm ≤ d_Gsn ≤ 2,0 μm abgeschieden wird, wobei zunächst die Aluminiumschicht (Al) und am Schluss die Gold/Zinnschicht (AuSn) aufgebracht werden, – Diffusionsfugen mittels Einbringen der aufeinander zu fügenden Komponenten (1, 2) in eine reduzierende Atmosphäre; – Ausrichten der Oberseite (4) der Basiskomponente (1) und der Rückseite (5) der zu fügenden Komponente (2) aufeinander; – mechanisches Aufbringen eines Kompressionsdruckes (D_K) auf die ausgerichteten Komponenten (1, 2); – Aufheizen der aufeinander gepressten Komponenten (1, 2) in einer reduzierenden Atmosphäre (3) auf eine Diffusionsfügetemperatur (T_D) von 250°C ≤ T_D ≤ 400°C für eine isotherme Erstarrung.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Kompressionsdruck (D_K) ganzflächig auf die zu fügenden Komponenten (1, 2) ausgeübt wird.
Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass zum Aufbringen des Kompressionsdruckes (D_K) ein mechanisch und thermisch stabiles Werkzeug (6) eingesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zum Aufbringen des Kompressionsdruckes (D_K) eine Klammer eingesetzt wird, die mit einem Schenkel flächig auf einer der Rückseite (5) gegenüber liegenden Oberseite (7) der zu fügenden Komponente (2) und mit einem zweiten Schenkel auf einer der Oberseite (4) gegenüber liegenden Rückseite (8) der Basiskomponente (1) angeordnet wird und wobei zwischen den Schenkeln ein Federelementbereich mit thermisch stabiler Federkonstanten die Schenkel der Klammer aufeinander presst.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass während des Diffusionsfügens überschüssiges Material, dessen Schmelzpunkt unterhalb des gefügten Materials liegt, aus einer Diffusionsfuge (10) zwischen den zu fügenden Komponenten (1, 2) herausgepresst wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Diffusionsfügezeit durch den Kompressionsdruck (D_K) auf wenige Sekunden gekürzt wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass sich eine Dicke (d) der Diffusionsfuge (10) ausbildet, die der Summe aus einer Dickenerstreckung der sich bildenden intermetallischen Phasen (11) und den Dicken von Schichten, deren Schmelzpunkt über der Diffusionsfügetemperatur liegt, entspricht.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Schicht aus intermetallischen Phasen (11) in einer Dicke d_I in Mikrometern von 1 μm ≤ d_I ≤ 1,5 μm beim Diffusionsfugen gebildet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Komponenten (1, 2) von Halbleiterbauelementen Halbleiterchips auf Halbleiterchippositionen einem Halbleiterwafer (12) aufgebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Komponenten (1, 2) von Halbleiterbauelementen Leistungshalbleiterchips auf Halbleiterchippositionen eines hochdotierten Halbleiterwafers (12) aufgebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Komponenten (1, 2) von Halbleiterbauelementen gedünnte Leistungshalbleiterchips auf Halbleiterchippositionen eines hochdotierten Halbleiterwafers (12) aufgebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Komponenten (1, 2) von Halbleiterbauelementen Leistungshalbleiterchips auf einen Schaltungsträger aufgebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Komponenten (1, 2) von Halbleiterbauelementen Halbleiterchips auf einer Chipinsel eines Flachleiterrahmens aufgebracht werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für das Diffusionsfügen der Rückseite (5, 8) eines Halbleiterchips (2) zunächst die Rückseite eines Halbleiterwafers mit einem Dünnschichtabscheideverfahren mit Schichten für ein Diffusionsfügematerial (13) beschichtet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als reduzierende Atmosphäre (3) eine Formiergas-Atmosphäre aus H₂N₂ mit 5 Vol.% Wasserstoff in Stickstoff eingesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Kompressionsdruck D_K von 0,1 MPa ≤ D_K ≤ 5 MPa eingestellt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Diffusionsfügen eine Schicht mit intermetallischen Phasen (11) des Typs Au₂Sn₃Pd gebildet wird.