JPS63168040A - チツプキヤリアｉｃ装置 - Google Patents
チツプキヤリアｉｃ装置Info
- Publication number
- JPS63168040A JPS63168040A JP31102086A JP31102086A JPS63168040A JP S63168040 A JPS63168040 A JP S63168040A JP 31102086 A JP31102086 A JP 31102086A JP 31102086 A JP31102086 A JP 31102086A JP S63168040 A JPS63168040 A JP S63168040A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- external connection
- substrate
- circuit board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 abstract description 27
- 238000003475 lamination Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、セラミックキャリアにＩＣチップを装着する
とともに、このセラミックキャリアに設けられた外部接
続電極にて回路基板に接続するように構成されたチップ
キャリアＩＣ装置に関するものである。
とともに、このセラミックキャリアに設けられた外部接
続電極にて回路基板に接続するように構成されたチップ
キャリアＩＣ装置に関するものである。
従来の技術
従来のチップキャリアＩＣ装置１１は、ｆｆ１４図に示
すように方形平板状のセラミックキャリア１２の中火部
にＩＣチップ１３が装着され、このＩＣチップ１３とセ
ラミックキャｌ） ７１２に形成されたパッドとが金ワ
イヤ１４にてワイヤボンディングされで成り、前記セラ
ミックキャリア１２にはその四周縁に前記パッドと配線
（図示せず）にて接続された外部接続電極１５が配設さ
れている。
すように方形平板状のセラミックキャリア１２の中火部
にＩＣチップ１３が装着され、このＩＣチップ１３とセ
ラミックキャｌ） ７１２に形成されたパッドとが金ワ
イヤ１４にてワイヤボンディングされで成り、前記セラ
ミックキャリア１２にはその四周縁に前記パッドと配線
（図示せず）にて接続された外部接続電極１５が配設さ
れている。
そして、このチップキャリアＩＣ装置１１を回路基板１
６上に装着するとともに前記外部接続電極１５を回路基
板１６の配＃１１７に接続するように構成されている。
６上に装着するとともに前記外部接続電極１５を回路基
板１６の配＃１１７に接続するように構成されている。
発明が解決しようとする問題点
ところが、方形平板状のセラミックキャリア１２の四周
縁に外部接続電極が配設されているので、外部接続電極
の数が多いと、セラミックキャリア１２の一辺の長さが
艮くなってその平面積が大きくなり、回路基板１６に対
する実装密度が低くなり、又セラミックキャリア１２と
回路基［１６の熱膨張差の影響を受は易く、外部接続電
極１５と回路基板１６の配線１７どの接続部に接続不良
を生ずる虞れがあるという問題があった。
縁に外部接続電極が配設されているので、外部接続電極
の数が多いと、セラミックキャリア１２の一辺の長さが
艮くなってその平面積が大きくなり、回路基板１６に対
する実装密度が低くなり、又セラミックキャリア１２と
回路基［１６の熱膨張差の影響を受は易く、外部接続電
極１５と回路基板１６の配線１７どの接続部に接続不良
を生ずる虞れがあるという問題があった。
本発明は上記従来の問題点に鑑み、回路基板に対する実
装密度が向上するとともに熱膨張差の彰でも受は難いチ
・／プキャリアＩＣ９ｆｉを提供することを目的とする
。
装密度が向上するとともに熱膨張差の彰でも受は難いチ
・／プキャリアＩＣ９ｆｉを提供することを目的とする
。
問題点を解決するための手段
本発明は上記目的を達成するため、多層基板を構成する
１つの基板にＩＣチップを装着し、この多層基板の積層
方向の１つの側面に各基板毎に外部接続電極を配設し、
前記ＩＣチップの接続端子をグループ分けしてそれぞれ
各基板の外部接続電極に接続したことを特徴とする。
１つの基板にＩＣチップを装着し、この多層基板の積層
方向の１つの側面に各基板毎に外部接続電極を配設し、
前記ＩＣチップの接続端子をグループ分けしてそれぞれ
各基板の外部接続電極に接続したことを特徴とする。
作用
本発明は上記構成を有しているので、多層基板の積層方
向に沿う１つの側面にＩＣチップの接続端子に接続され
た外部接続電極が配設されており、この多層基板の前記
１つの側面を回路基板に接合して各外部接続電極を回路
基板の配線に接続することによって、チップキャリアＩ
Ｃ装置を装着することができる。そして、多層基板の１
つの側面にすべての外部接続電極が形成されているので
、チップキャリアＩＣの回路基板に対する接合面積は小
さくて済み、チップキャ＋７７ Ｉ Ｃ装置の実装密度
が高くなる。又、多層基板を構成する基板は、ＩＣチッ
プを装着できかつ１グループの接続端子を各基板の一側
端面の外部接続電極に接続できるだけの高さを有するだ
けでよいので、高さ方向のスペースが極端に大きくなる
ということもなく、全体としてコンパクトに構成できる
。又、回路基板との接合面積が小さくなるので熱膨張差
によるＭｐ Ｍも受は難くなるのである。
向に沿う１つの側面にＩＣチップの接続端子に接続され
た外部接続電極が配設されており、この多層基板の前記
１つの側面を回路基板に接合して各外部接続電極を回路
基板の配線に接続することによって、チップキャリアＩ
Ｃ装置を装着することができる。そして、多層基板の１
つの側面にすべての外部接続電極が形成されているので
、チップキャリアＩＣの回路基板に対する接合面積は小
さくて済み、チップキャ＋７７ Ｉ Ｃ装置の実装密度
が高くなる。又、多層基板を構成する基板は、ＩＣチッ
プを装着できかつ１グループの接続端子を各基板の一側
端面の外部接続電極に接続できるだけの高さを有するだ
けでよいので、高さ方向のスペースが極端に大きくなる
ということもなく、全体としてコンパクトに構成できる
。又、回路基板との接合面積が小さくなるので熱膨張差
によるＭｐ Ｍも受は難くなるのである。
実施例
以下、本発明の一実施例を第１図〜第３図を参照しなが
ら説明する。
ら説明する。
第１図において、１は、チップキャリアＩＣ装置であっ
て、４枚の基＃ｉ２ａ〜２ｄが積Ｊ〆された多層基板３
において１層目の基板２ａの中央部にＩＣチップ４が装
着されている。このＩＣチップ４の４周に形成された多
数の接続端子はそれぞれ金ワイヤ５を用いたワイヤボン
ディングにて前記基板２ａに形成されたパッド（図示せ
ず）に接続されている。これらパッドはＩＣチップ４の
四辺に対応してその周囲に配設されており、その内のＩ
Ｃチップ４の一辺に対応するパッドはこの基板２ａに形
成された配線６を介してこの基板２ａの一側端面に形成
された外部接続電極７ａに接続されている。又、他の各
辺に対応するパッドはそれぞれ２層目〜４層目の基板２
ｂ〜２ｄに同様に形成された配線（図示せず）に、各基
板２ａ〜２Ｃを貫通して形成されたスルーホールを介し
て［１され、かつ２層目〜４層目の基＠２ｂ〜２ｄの配
線はそれぞれの基板の一側端面に形成された外部接続電
極７１３〜７ｄＩ：接続されている。前記各基板２８〜
２ｄの一４８ｎＡ面は多層基板３の積層方向の一側面３
ａを構成するものであり、かつ前記外部接続電極７８〜
７ｄは、ｔｊＳ２図に示すように、この−側面３ａ上で
互いに短絡しないように千鳥状に配置されている。
て、４枚の基＃ｉ２ａ〜２ｄが積Ｊ〆された多層基板３
において１層目の基板２ａの中央部にＩＣチップ４が装
着されている。このＩＣチップ４の４周に形成された多
数の接続端子はそれぞれ金ワイヤ５を用いたワイヤボン
ディングにて前記基板２ａに形成されたパッド（図示せ
ず）に接続されている。これらパッドはＩＣチップ４の
四辺に対応してその周囲に配設されており、その内のＩ
Ｃチップ４の一辺に対応するパッドはこの基板２ａに形
成された配線６を介してこの基板２ａの一側端面に形成
された外部接続電極７ａに接続されている。又、他の各
辺に対応するパッドはそれぞれ２層目〜４層目の基板２
ｂ〜２ｄに同様に形成された配線（図示せず）に、各基
板２ａ〜２Ｃを貫通して形成されたスルーホールを介し
て［１され、かつ２層目〜４層目の基＠２ｂ〜２ｄの配
線はそれぞれの基板の一側端面に形成された外部接続電
極７１３〜７ｄＩ：接続されている。前記各基板２８〜
２ｄの一４８ｎＡ面は多層基板３の積層方向の一側面３
ａを構成するものであり、かつ前記外部接続電極７８〜
７ｄは、ｔｊＳ２図に示すように、この−側面３ａ上で
互いに短絡しないように千鳥状に配置されている。
このように多層基板３にＩＣチップ４が装着されかつこ
の多層基板３の積層方向に沿う一側面３ａに外部接続電
極７ａ〜７ｄが形成されたチップキャリアＩＣ装置１は
、第３図に示すように、前記多層基板３の一側面３ａを
接合面として回路基板８上に装着固定され、この−側面
３ａに形成された各外部接続電極７ａ〜７ｄが回路基板
８の配＃Ｘ（図示せず）と接続される。その際、多層基
板３の積層方向に沿う一画面３ａにすべての外部接続電
極７ａ〜７ｄが形成されているので、チップキャリアＩ
Ｃ装置１の回路基板８に対する接合面積は小さく、チッ
プキャリアＩＣ装置１の実装密度を高くすることができ
るのである。又、各基板２ａ〜２ｄは、ＩＣチップ４を
装着できがっその接続端子を各基板２ａ〜２ｄの一側端
面の外部接続電極７ａ〜７ｄに接続する配線を形成でき
るだけの高さがあればよいので、高さ方向のスペースも
極端に大きくなるということもなく、全体としてコンパ
クトに構成できる。又、回路基板８との接合面積が小さ
くなるので熱膨張差による影響も受は難いのである。
の多層基板３の積層方向に沿う一側面３ａに外部接続電
極７ａ〜７ｄが形成されたチップキャリアＩＣ装置１は
、第３図に示すように、前記多層基板３の一側面３ａを
接合面として回路基板８上に装着固定され、この−側面
３ａに形成された各外部接続電極７ａ〜７ｄが回路基板
８の配＃Ｘ（図示せず）と接続される。その際、多層基
板３の積層方向に沿う一画面３ａにすべての外部接続電
極７ａ〜７ｄが形成されているので、チップキャリアＩ
Ｃ装置１の回路基板８に対する接合面積は小さく、チッ
プキャリアＩＣ装置１の実装密度を高くすることができ
るのである。又、各基板２ａ〜２ｄは、ＩＣチップ４を
装着できがっその接続端子を各基板２ａ〜２ｄの一側端
面の外部接続電極７ａ〜７ｄに接続する配線を形成でき
るだけの高さがあればよいので、高さ方向のスペースも
極端に大きくなるということもなく、全体としてコンパ
クトに構成できる。又、回路基板８との接合面積が小さ
くなるので熱膨張差による影響も受は難いのである。
発明の効果
本発明のチップキャリアＩＣ装置によれば、以上のよう
に多層基板の積層方向に沿う１つの側面にすべての外部
接続電極が形成されでいるので、チップキャリアＩＣ装
置の回路基板に対する接合面積が小さくて済み、チップ
キャリアＩＣ装置の実装密度が高くなる。また、多層基
板を構成する基板はＩＣを装着できかつその接続端子と
前記外部接続電極を接続できるだけの高さがあればよい
ので、高さ方向のスペースも比較的小さく、全体として
コンパクトに構成できる。又、回路基板との接合面積が
小さくなるので熱膨張差による影響も受は難くなる等、
大なる効果が得られる。
に多層基板の積層方向に沿う１つの側面にすべての外部
接続電極が形成されでいるので、チップキャリアＩＣ装
置の回路基板に対する接合面積が小さくて済み、チップ
キャリアＩＣ装置の実装密度が高くなる。また、多層基
板を構成する基板はＩＣを装着できかつその接続端子と
前記外部接続電極を接続できるだけの高さがあればよい
ので、高さ方向のスペースも比較的小さく、全体として
コンパクトに構成できる。又、回路基板との接合面積が
小さくなるので熱膨張差による影響も受は難くなる等、
大なる効果が得られる。
第１図〜第３図は本発明の一実施例を示し、第１図はチ
ップキャ＋７７ Ｉ Ｃ装置の斜視図、第２図は第１図
の底面図、第３図はチップキャリアＩＣ装置を回路基板
に装着した状態の概略斜視図、第４図は従来例の斜視図
である。 １・・・・・・・・・・・・・・・・・・・・・チップ
キャ１７７ Ｉ Ｃ装置２ａ〜２ｄ・・・・・・・・・
基板 ３・・・・・・・・・・・・・・・・・・・・・多層基
板４・・・・・・・・・・・・・・・・・・・・・ＩＣ
チップ７ａ〜７ｄ・・・・・・・・・外部接続電極８・
・・・・・・・・・・・・・・・・・・・・回路基板。
ップキャ＋７７ Ｉ Ｃ装置の斜視図、第２図は第１図
の底面図、第３図はチップキャリアＩＣ装置を回路基板
に装着した状態の概略斜視図、第４図は従来例の斜視図
である。 １・・・・・・・・・・・・・・・・・・・・・チップ
キャ１７７ Ｉ Ｃ装置２ａ〜２ｄ・・・・・・・・・
基板 ３・・・・・・・・・・・・・・・・・・・・・多層基
板４・・・・・・・・・・・・・・・・・・・・・ＩＣ
チップ７ａ〜７ｄ・・・・・・・・・外部接続電極８・
・・・・・・・・・・・・・・・・・・・・回路基板。
Claims (1)
- 多層基板を構成する１つの基板にＩＣチップを装着し、
この多層基板の積層方向の１つの側面に各基板毎に外部
接続電極を配設し、前記ＩＣチップの接続端子をグルー
プ分けしてそれぞれ各基板の外部接続電極に接続したこ
とを特徴とするチップキャリアＩＣ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311020A JPH0799767B2 (ja) | 1986-12-29 | 1986-12-29 | チツプキヤリアｉｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311020A JPH0799767B2 (ja) | 1986-12-29 | 1986-12-29 | チツプキヤリアｉｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63168040A true JPS63168040A (ja) | 1988-07-12 |
| JPH0799767B2 JPH0799767B2 (ja) | 1995-10-25 |
Family
ID=18012150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61311020A Expired - Fee Related JPH0799767B2 (ja) | 1986-12-29 | 1986-12-29 | チツプキヤリアｉｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799767B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485825U (ja) * | 1990-11-28 | 1992-07-27 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601848A (ja) * | 1983-05-25 | 1985-01-08 | カボット・テクニカル・セラミックス・インコ−ポレ−テッド | Ｉｃ装置パツケ−ジ用基板と製造法 |
| JPS63141352A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 面実装集積回路モジユ−ル |
-
1986
- 1986-12-29 JP JP61311020A patent/JPH0799767B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601848A (ja) * | 1983-05-25 | 1985-01-08 | カボット・テクニカル・セラミックス・インコ−ポレ−テッド | Ｉｃ装置パツケ−ジ用基板と製造法 |
| JPS63141352A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 面実装集積回路モジユ−ル |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485825U (ja) * | 1990-11-28 | 1992-07-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799767B2 (ja) | 1995-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1211859A (en) | Electric circuit units | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US8253228B2 (en) | Package on package structure | |
| JPS61101067A (ja) | メモリモジユ−ル | |
| JP2001156251A (ja) | 半導体装置 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JPS63168040A (ja) | チツプキヤリアｉｃ装置 | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JPH023621Y2 (ja) | ||
| JPS59138355A (ja) | 記憶装置の多層実装構造 | |
| JP2002033443A (ja) | 半導体モジュール | |
| JPS5996759A (ja) | 半導体装置 | |
| JPS62277753A (ja) | 半導体パツケ−ジ | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPS63250850A (ja) | 半導体メモリモジユ−ル | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH0249731Y2 (ja) | ||
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPS629652A (ja) | 半導体装置 | |
| JPH05129460A (ja) | 電子回路実装基板 | |
| JPS62183155A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |