JPH05129460A - 電子回路実装基板 - Google Patents
電子回路実装基板Info
- Publication number
- JPH05129460A JPH05129460A JP29111491A JP29111491A JPH05129460A JP H05129460 A JPH05129460 A JP H05129460A JP 29111491 A JP29111491 A JP 29111491A JP 29111491 A JP29111491 A JP 29111491A JP H05129460 A JPH05129460 A JP H05129460A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- electronic circuit
- circuit mounting
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【目的】 複数の電子部品を実装する電子回路実装基
板、特に、その電源供給手段に特徴を有する電子回路実
装基板に関し、大電流を供給することができ、かつ、実
装密度を高くして小型化し、信号の伝達速度を高速化す
ることができる電子回路実装基板を提供する。 【構成】 複数の電源用配線層３と複数の信号用配線層
４が絶縁層２によって相互に絶縁された多層配線構造体
の上に複数の電子部品８が搭載され、この電源用配線層
３および信号用配線層４と電子部品８の間が必要に応じ
てＶｉａ５によって接続されている電子回路実装基板に
おいて、最上層よりも下層に配置された電源用配線層３
の少なくとも一つに外部から電源を供給するための電源
接続用パッド６が設けられている。上層に形成された電
源接続用パッド２７から耐湿側壁２６を通して下層の電
源用配線層２３に電源を供給することもできる。
板、特に、その電源供給手段に特徴を有する電子回路実
装基板に関し、大電流を供給することができ、かつ、実
装密度を高くして小型化し、信号の伝達速度を高速化す
ることができる電子回路実装基板を提供する。 【構成】 複数の電源用配線層３と複数の信号用配線層
４が絶縁層２によって相互に絶縁された多層配線構造体
の上に複数の電子部品８が搭載され、この電源用配線層
３および信号用配線層４と電子部品８の間が必要に応じ
てＶｉａ５によって接続されている電子回路実装基板に
おいて、最上層よりも下層に配置された電源用配線層３
の少なくとも一つに外部から電源を供給するための電源
接続用パッド６が設けられている。上層に形成された電
源接続用パッド２７から耐湿側壁２６を通して下層の電
源用配線層２３に電源を供給することもできる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の電子部品を実装
する電子回路実装基板、特に、その電源供給手段に特徴
を有する電子回路実装基板に関する。
する電子回路実装基板、特に、その電源供給手段に特徴
を有する電子回路実装基板に関する。
【０００２】近年のコンピュータシステムの高速化に伴
い、電子回路実装基板に実装された電子部品相互間の信
号伝達遅延を短縮することが要求されている。そのた
め、電子部品間の相互の距離を短縮するために、電子部
品を高密度で実装する必要がある。
い、電子回路実装基板に実装された電子部品相互間の信
号伝達遅延を短縮することが要求されている。そのた
め、電子部品間の相互の距離を短縮するために、電子部
品を高密度で実装する必要がある。
【０００３】
【従来の技術】従来の多層構造を有する実装基板におい
ては、実装されている電子部品に電源を供給する手段と
して最上層の配線層に形成された接続用パッド（電極）
と下層に形成された電源用配線層の間を層間接続手段
（Ｖｉａ）によって接続し、必要に応じて下層の電源用
配線層から再びＶｉａを通して最上層に実装された電子
部品に電源を供給していた。
ては、実装されている電子部品に電源を供給する手段と
して最上層の配線層に形成された接続用パッド（電極）
と下層に形成された電源用配線層の間を層間接続手段
（Ｖｉａ）によって接続し、必要に応じて下層の電源用
配線層から再びＶｉａを通して最上層に実装された電子
部品に電源を供給していた。
【０００４】図３は、従来の電子回路実装基板の構成説
明図である。この図において、４１は支持基板、４２は
絶縁層、４３は電源用配線層、４４は信号用配線層、４
５はＶｉａ、４６は電源接続用パッド、４７は信号接続
用パッド、４８は電子部品、４９はボールバンプであ
る。
明図である。この図において、４１は支持基板、４２は
絶縁層、４３は電源用配線層、４４は信号用配線層、４
５はＶｉａ、４６は電源接続用パッド、４７は信号接続
用パッド、４８は電子部品、４９はボールバンプであ
る。
【０００５】この従来の電子回路実装基板においては、
図３に示されているように、支持基板４１の上に絶縁層
４２、電源用配線層４３を交互に形成し、その上に信号
用配線層４４を絶縁層を介して必要な層数だけ形成して
多層配線構造を構成し、これらの電源用配線層４３およ
び信号用配線層４４から最上層の絶縁層の表面までＶｉ
ａ４５によって導出し、このＶｉａ４５の頂部に電子部
品４８をボールバンプ４９によって接続し実装してい
る。
図３に示されているように、支持基板４１の上に絶縁層
４２、電源用配線層４３を交互に形成し、その上に信号
用配線層４４を絶縁層を介して必要な層数だけ形成して
多層配線構造を構成し、これらの電源用配線層４３およ
び信号用配線層４４から最上層の絶縁層の表面までＶｉ
ａ４５によって導出し、このＶｉａ４５の頂部に電子部
品４８をボールバンプ４９によって接続し実装してい
る。
【０００６】そして、多層配線構造体の最上層の配線層
の外端部に信号接続用パッド４７と電源接続用パッド４
６を形成し、電源接続用パッド４６と最下層に配置され
ている電源用配線層４３の間をＶｉａ４５によって接続
し、この電源用配線層４３から多層配線構造の最上層に
実装されている電子部品４８に電源を供給するようにな
っている。
の外端部に信号接続用パッド４７と電源接続用パッド４
６を形成し、電源接続用パッド４６と最下層に配置され
ている電源用配線層４３の間をＶｉａ４５によって接続
し、この電源用配線層４３から多層配線構造の最上層に
実装されている電子部品４８に電源を供給するようにな
っている。
【０００７】
【発明が解決しようとする課題】ところが、多数の電子
部品、あるいは大電力電子部品に電源を供給するために
は、大電流を供給するために数多くのＶｉａを設ける
か、または、大きなＶｉａを設ける必要が生じ、そのた
めに信号用の配線層を形成する面積が犠牲になって高集
積度実装が困難になっていた。
部品、あるいは大電力電子部品に電源を供給するために
は、大電流を供給するために数多くのＶｉａを設ける
か、または、大きなＶｉａを設ける必要が生じ、そのた
めに信号用の配線層を形成する面積が犠牲になって高集
積度実装が困難になっていた。
【０００８】本発明は、大電流を供給することができ、
かつ、実装密度を高くして小型化し、信号の伝達速度を
高速化することができる電子回路実装基板を提供するこ
とを目的とする。
かつ、実装密度を高くして小型化し、信号の伝達速度を
高速化することができる電子回路実装基板を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明にかかる複数の電
源用配線層と複数の信号用配線層が絶縁層によって相互
間が絶縁された多層配線構造体の上に複数の電子部品が
実装され、該電源用配線層および信号用配線層と電子部
品の間が必要に応じてＶｉａによって接続されてなる電
子回路実装基板においては、最上層よりも下層に配置さ
れた電源用配線層の少なくとも一つに外部から電源を供
給するための電源接続用パッドが設けられた構成を採用
した。
源用配線層と複数の信号用配線層が絶縁層によって相互
間が絶縁された多層配線構造体の上に複数の電子部品が
実装され、該電源用配線層および信号用配線層と電子部
品の間が必要に応じてＶｉａによって接続されてなる電
子回路実装基板においては、最上層よりも下層に配置さ
れた電源用配線層の少なくとも一つに外部から電源を供
給するための電源接続用パッドが設けられた構成を採用
した。
【００１０】また、本発明にかかる複数の電源用配線層
と複数の信号用配線層が絶縁層によって相互間が絶縁さ
れた多層配線構造体の上に複数の電子部品が実装され、
該電源用配線層および信号用配線層と電子部品の間が必
要に応じてＶｉａによって接続されてなる電子回路実装
基板においては、最上層よりも下層に配置された電源用
配線層の少なくとも一つに、周囲からの腐蝕を防ぐため
に多層回路構造体の周囲に設けられた金属製の耐湿側壁
が接続され、この耐湿側壁によって、外部から電源を供
給される構成を採用した。
と複数の信号用配線層が絶縁層によって相互間が絶縁さ
れた多層配線構造体の上に複数の電子部品が実装され、
該電源用配線層および信号用配線層と電子部品の間が必
要に応じてＶｉａによって接続されてなる電子回路実装
基板においては、最上層よりも下層に配置された電源用
配線層の少なくとも一つに、周囲からの腐蝕を防ぐため
に多層回路構造体の周囲に設けられた金属製の耐湿側壁
が接続され、この耐湿側壁によって、外部から電源を供
給される構成を採用した。
【００１１】
【作用】本発明のように、下層の電源配線層に直接接続
用パッドを形成し、必要に応じて適宜この配線層からＶ
ｉａを通して上層の信号配線層あるいは電子部品に電源
を供給するようにすると、従来の電子回路実装基板にお
いて必要であった上層の配線層の電源接続用パッドおよ
びそのパッドと下層の電源配線層に接続するＶｉａが不
要となり実装密度を向上することができる。
用パッドを形成し、必要に応じて適宜この配線層からＶ
ｉａを通して上層の信号配線層あるいは電子部品に電源
を供給するようにすると、従来の電子回路実装基板にお
いて必要であった上層の配線層の電源接続用パッドおよ
びそのパッドと下層の電源配線層に接続するＶｉａが不
要となり実装密度を向上することができる。
【００１２】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１（Ａ）、（Ｂ）は、第１実施例の構
成説明図である。この図において、１は支持基板、２は
絶縁層、３は電源用配線層、４は信号用配線層、５はＶ
ｉａ、６は電源接続用パッド、７は信号接続用パッド、
８は電子部品、９はボールバンプ、１０は耐湿側壁、１
１はパッケージ基板、１２は導電体層、１３は入出力端
子、１４は接続線、１５はパッケージ蓋体である。
成説明図である。この図において、１は支持基板、２は
絶縁層、３は電源用配線層、４は信号用配線層、５はＶ
ｉａ、６は電源接続用パッド、７は信号接続用パッド、
８は電子部品、９はボールバンプ、１０は耐湿側壁、１
１はパッケージ基板、１２は導電体層、１３は入出力端
子、１４は接続線、１５はパッケージ蓋体である。
【００１３】この第１実施例の電子回路実装基板におい
ては、図１（Ａ）に示されているように、支持基板１の
上に絶縁層２、電源用配線層３を交互に形成し、その上
に信号用配線層４を絶縁層によって相互に絶縁して必要
な層数だけ形成して多層配線構造を構成し、これらの電
源用配線層３および信号用配線層４から最上層の絶縁層
の表面までＶｉａ５によって導出し、このＶｉａ５の頂
部に電子部品８をボールバンプ９によって接続し実装し
ている。
ては、図１（Ａ）に示されているように、支持基板１の
上に絶縁層２、電源用配線層３を交互に形成し、その上
に信号用配線層４を絶縁層によって相互に絶縁して必要
な層数だけ形成して多層配線構造を構成し、これらの電
源用配線層３および信号用配線層４から最上層の絶縁層
の表面までＶｉａ５によって導出し、このＶｉａ５の頂
部に電子部品８をボールバンプ９によって接続し実装し
ている。
【００１４】そして、多層配線構造体の最上層の信号用
配線層の外端部に従来通り信号接続用パッド７を形成
し、それより下層に配置されている電源用配線層の外端
部に電源接続用パッド６が形成されている。なお、この
多層配線構造体を湿気から保護するため金属製の耐湿側
壁１０が周囲を巡って形成されている。
配線層の外端部に従来通り信号接続用パッド７を形成
し、それより下層に配置されている電源用配線層の外端
部に電源接続用パッド６が形成されている。なお、この
多層配線構造体を湿気から保護するため金属製の耐湿側
壁１０が周囲を巡って形成されている。
【００１５】そして、これらの信号用配線層は細条状で
ある場合が多いが、電源用配線層の方は、細条状導電体
で形成することもでき、電流容量を大きくするために広
い面積を有する導電体薄層や薄板、あるいは、金属網で
形成することもできる。また、多数ある信号接続用パッ
ドの一部を従来技術と同様に電源接続用パッドとして使
用することもでき、下層の電源用配線層の一部を信号用
配線層として使用して配線に融通性を持たせることもで
きる。
ある場合が多いが、電源用配線層の方は、細条状導電体
で形成することもでき、電流容量を大きくするために広
い面積を有する導電体薄層や薄板、あるいは、金属網で
形成することもできる。また、多数ある信号接続用パッ
ドの一部を従来技術と同様に電源接続用パッドとして使
用することもでき、下層の電源用配線層の一部を信号用
配線層として使用して配線に融通性を持たせることもで
きる。
【００１６】図１（Ｂ）は、図１（Ａ）に示した電子回
路実装基板をパッケージに収容した電子モジュールを示
している。
路実装基板をパッケージに収容した電子モジュールを示
している。
【００１７】この電子モジュールは、前記のように、支
持基板１の上に形成した多層配線構造体に複数の電子部
品８を組み立てた電子回路実装基板をパッケージ基板１
１の上に固着し、電子回路実装基板の電源接続用パッド
６、信号接続用パッド７とパッケージ基板１１の周辺に
形成され、外側に入出力端子１３がろう付けされている
複数の導電体層１２の間を接続線１４によって接続し、
電子回路実装基板全体を覆うようにパッケージ蓋体１５
を接着して構成される。
持基板１の上に形成した多層配線構造体に複数の電子部
品８を組み立てた電子回路実装基板をパッケージ基板１
１の上に固着し、電子回路実装基板の電源接続用パッド
６、信号接続用パッド７とパッケージ基板１１の周辺に
形成され、外側に入出力端子１３がろう付けされている
複数の導電体層１２の間を接続線１４によって接続し、
電子回路実装基板全体を覆うようにパッケージ蓋体１５
を接着して構成される。
【００１８】なお、複数の接続線が一つの導電体層１２
に接続されているかように図示されているが、各接続線
１４は紙面に垂直方向に複数個配列された異なる導電体
層１２に接続されている。
に接続されているかように図示されているが、各接続線
１４は紙面に垂直方向に複数個配列された異なる導電体
層１２に接続されている。
【００１９】この実施例によると、図１（Ａ）に示され
ように、多層配線構造体の下層に配置される電源用配線
層３に電源接続用パッド６が形成され、このパッドを通
して電源を供給することができるため、従来より電源用
配線層と接続するＶｉａの数を減らすことができ、その
結果信号用配線層を形成することができる多層配線構造
体中の有効面積が増加し、電子部品の高密度化が可能に
なり、この種の電子回路実装基板を用いるコンピュータ
システムの小型化、高速化が実現できる。
ように、多層配線構造体の下層に配置される電源用配線
層３に電源接続用パッド６が形成され、このパッドを通
して電源を供給することができるため、従来より電源用
配線層と接続するＶｉａの数を減らすことができ、その
結果信号用配線層を形成することができる多層配線構造
体中の有効面積が増加し、電子部品の高密度化が可能に
なり、この種の電子回路実装基板を用いるコンピュータ
システムの小型化、高速化が実現できる。
【００２０】（第２実施例）図２（Ａ）、（Ｂ）は、第
２実施例の構成説明図である。この図において、２１は
支持基板、２２は絶縁層、２３は電源用配線層、２４は
信号用配線層、２５はＶｉａ、２６は金属製耐湿側壁、
２７は電源接続用パッド、２８は電子部品、２９はボー
ルバンプ、３０は信号接続用パッド、３１はパッケージ
基板、３２は導電体層、３３は入出力端子、３４は接続
線、３５はパッケージ蓋体である。
２実施例の構成説明図である。この図において、２１は
支持基板、２２は絶縁層、２３は電源用配線層、２４は
信号用配線層、２５はＶｉａ、２６は金属製耐湿側壁、
２７は電源接続用パッド、２８は電子部品、２９はボー
ルバンプ、３０は信号接続用パッド、３１はパッケージ
基板、３２は導電体層、３３は入出力端子、３４は接続
線、３５はパッケージ蓋体である。
【００２１】この第２実施例の電子回路実装基板におい
ては、図２（Ａ）に示されているように、支持基板２１
の上に絶縁層２２、電源用配線層２３を交互に形成し、
その上に信号用配線層２４を絶縁層によって相互に絶縁
して必要な層数だけ形成して多層配線構造を構成し、こ
れらの電源用配線層２３および信号用配線層２４から最
上層の絶縁層の表面までＶｉａ２５によって導出し、こ
のＶｉａ２５の頂部に電子部品２８をボールバンプ２９
によって接続し実装している。
ては、図２（Ａ）に示されているように、支持基板２１
の上に絶縁層２２、電源用配線層２３を交互に形成し、
その上に信号用配線層２４を絶縁層によって相互に絶縁
して必要な層数だけ形成して多層配線構造を構成し、こ
れらの電源用配線層２３および信号用配線層２４から最
上層の絶縁層の表面までＶｉａ２５によって導出し、こ
のＶｉａ２５の頂部に電子部品２８をボールバンプ２９
によって接続し実装している。
【００２２】なお、この実施例においては、支持基板２
１自体が一つの電源用配線層２３を構成している。この
第２実施例の電子回路実装基板が第１実施例の電子回路
実装基板と大きく異なる点は、多層配線構造の周囲を取
り囲んで形成された金属製耐湿側壁２６の上縁部に電源
接続用パッド２７が形成され、この金属製耐湿側壁２６
の下端が電源用配線層２３に接続されていることであ
る。
１自体が一つの電源用配線層２３を構成している。この
第２実施例の電子回路実装基板が第１実施例の電子回路
実装基板と大きく異なる点は、多層配線構造の周囲を取
り囲んで形成された金属製耐湿側壁２６の上縁部に電源
接続用パッド２７が形成され、この金属製耐湿側壁２６
の下端が電源用配線層２３に接続されていることであ
る。
【００２３】この実施例によると、金属製耐湿側壁２６
を通して大電流を電源用配線層２３に供給することがで
きる。金属製耐湿側壁２６を複数に分割することによっ
て例えば図示のように、支持基板２１自体が兼ねる電源
用配線層２３とその上に絶縁層２２を介して形成されて
いる電源用配線層２３に各別に電源を供給することがで
きる。
を通して大電流を電源用配線層２３に供給することがで
きる。金属製耐湿側壁２６を複数に分割することによっ
て例えば図示のように、支持基板２１自体が兼ねる電源
用配線層２３とその上に絶縁層２２を介して形成されて
いる電源用配線層２３に各別に電源を供給することがで
きる。
【００２４】この場合は、分割した各金属製耐湿側壁２
６の端部を平行して重ね合わせる等防湿効果が損なわれ
ないようにすることが必要である。なお、多層配線構造
体の上層の信号用配線層２４の外端部には従来通り信号
接続用パッド３０が形成されている。
６の端部を平行して重ね合わせる等防湿効果が損なわれ
ないようにすることが必要である。なお、多層配線構造
体の上層の信号用配線層２４の外端部には従来通り信号
接続用パッド３０が形成されている。
【００２５】図２（Ｂ）は、図２（Ａ）に示した電子回
路実装基板をパッケージに収容した電子モジュールを示
している。この電子モジュールは、前記のように組み立
てられた電子回路実装基板をパッケージ基板３１の上に
固着し、電子回路実装基板の電源接続用パッド２７、信
号接続用パッド３０と、パッケージ基板３１の周辺に形
成され、外側に入出力端子３３がろう付けされた複数の
導電体層３２との間を接続線３４によって接続した後、
電子回路実装基板全体を覆うようにパッケージ蓋体３５
を接着して構成される。
路実装基板をパッケージに収容した電子モジュールを示
している。この電子モジュールは、前記のように組み立
てられた電子回路実装基板をパッケージ基板３１の上に
固着し、電子回路実装基板の電源接続用パッド２７、信
号接続用パッド３０と、パッケージ基板３１の周辺に形
成され、外側に入出力端子３３がろう付けされた複数の
導電体層３２との間を接続線３４によって接続した後、
電子回路実装基板全体を覆うようにパッケージ蓋体３５
を接着して構成される。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
従来のように電子回路実装基板上の電源接続用パッドか
ら、Ｖｉａを通して電源配線層に電源を供給することな
く、直接電源用配線層に形成した電源接続用パッドを通
じて電源を供給するため、また、耐湿用側壁を利用して
電源層に供給するため、Ｖｉａの数を減らすことがで
き、その面積を信号用配線層を形成する領域として使用
可能となる効果を奏し、その結果電子回路実装基板を小
型化でき、これを使用したコンピュータシステムの小型
化、高速化に寄与するところが大きい。
従来のように電子回路実装基板上の電源接続用パッドか
ら、Ｖｉａを通して電源配線層に電源を供給することな
く、直接電源用配線層に形成した電源接続用パッドを通
じて電源を供給するため、また、耐湿用側壁を利用して
電源層に供給するため、Ｖｉａの数を減らすことがで
き、その面積を信号用配線層を形成する領域として使用
可能となる効果を奏し、その結果電子回路実装基板を小
型化でき、これを使用したコンピュータシステムの小型
化、高速化に寄与するところが大きい。
【図１】（Ａ）、（Ｂ）は第１実施例の構成説明図であ
る。
る。
【図２】（Ａ）、（Ｂ）は第２実施例の構成説明図であ
る。
る。
【図３】従来の電子回路実装基板の構成説明図である。
１ 支持基板 ２ 絶縁層 ３ 電源用配線層 ４ 信号用配線層 ５ Ｖｉａ ６ 電源接続用パッド ７ 信号接続用パッド ８ 電子部品 ９ ボールバンプ １０ 耐湿側壁 １１ パッケージ基板 １２ 導電体層 １３ 入出力端子 １４ 接続線 １５ パッケージ蓋体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7220−4Ｍ Ｈ０１Ｌ 23/52 Ｂ
Claims (2)
- 【請求項１】 複数の電源用配線層と複数の信号用配線
層が絶縁層によって相互間が絶縁された多層配線構造体
の上に複数の電子部品が実装され、該電源用配線層およ
び信号用配線層と電子部品の間が必要に応じてＶｉａに
よって接続されてなる電子回路実装基板において、 最上層よりも下層に配置された電源用配線層の少なくと
も一つに外部から電源を供給するための電源接続用パッ
ドが設けられたことを特徴とする電子回路実装基板。 - 【請求項２】 複数の電源用配線層と複数の信号用配線
層が絶縁層によって相互間が絶縁された多層配線構造体
の上に複数の電子部品が実装され、該電源用配線層およ
び信号用配線層と電子部品の間が必要に応じてＶｉａに
よって接続されてなる電子回路実装基板において、 最上層よりも下層に配置された電源用配線層の少なくと
も一つに、周囲からの腐蝕を防ぐために多層回路構造体
の周囲に設けられた金属製の耐湿側壁が接続され、この
耐湿側壁によって外部から電源が供給されることを特徴
とする電子回路実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29111491A JPH05129460A (ja) | 1991-11-07 | 1991-11-07 | 電子回路実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29111491A JPH05129460A (ja) | 1991-11-07 | 1991-11-07 | 電子回路実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129460A true JPH05129460A (ja) | 1993-05-25 |
Family
ID=17764641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29111491A Withdrawn JPH05129460A (ja) | 1991-11-07 | 1991-11-07 | 電子回路実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250896A (ja) * | 1995-03-07 | 1996-09-27 | Nec Corp | 実装装置 |
| US6815525B2 (en) | 2000-12-07 | 2004-11-09 | Eastamn Chemical Company | Component introduction into manufacturing process through recirculation |
| JP2008085019A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | マクロセルブロック及び半導体装置 |
-
1991
- 1991-11-07 JP JP29111491A patent/JPH05129460A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250896A (ja) * | 1995-03-07 | 1996-09-27 | Nec Corp | 実装装置 |
| US6815525B2 (en) | 2000-12-07 | 2004-11-09 | Eastamn Chemical Company | Component introduction into manufacturing process through recirculation |
| JP2008085019A (ja) * | 2006-09-27 | 2008-04-10 | Nec Electronics Corp | マクロセルブロック及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US5394303A (en) | Semiconductor device | |
| US7528467B2 (en) | IC substrate with over voltage protection function | |
| US7411278B2 (en) | Package device with electromagnetic interference shield | |
| KR100631922B1 (ko) | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 | |
| US20040164408A1 (en) | Noise eliminating system on chip and method of making same | |
| US8547709B2 (en) | Electronic system with a composite substrate | |
| JPH0697362A (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US6665194B1 (en) | Chip package having connectors on at least two sides | |
| US7530819B2 (en) | Device for controlling a vehicle | |
| US6225690B1 (en) | Plastic ball grid array package with strip line configuration | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| US6396140B1 (en) | Single reference plane plastic ball grid array package | |
| JPH05129460A (ja) | 電子回路実装基板 | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 | |
| JPH11177245A (ja) | ３次元実装方式 | |
| US20060060951A1 (en) | Semiconductor device and semiconductor device unit | |
| KR100334230B1 (ko) | 반도체장치 | |
| JPH07169869A (ja) | 半導体装置 | |
| JPH03261079A (ja) | 混成集積回路 | |
| JPH0378786B2 (ja) | ||
| JPH05235271A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |