JPH08250896A - 実装装置 - Google Patents
実装装置Info
- Publication number
- JPH08250896A JPH08250896A JP7047058A JP4705895A JPH08250896A JP H08250896 A JPH08250896 A JP H08250896A JP 7047058 A JP7047058 A JP 7047058A JP 4705895 A JP4705895 A JP 4705895A JP H08250896 A JPH08250896 A JP H08250896A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- mounting
- tcp
- bump electrode
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ＴＣＰ用実装装置において、ＴＣＰのＩＣの電
極増加に容易に対応しうる実装装置を提供する。 【構成】実装装置がＴＣＰ型のＩＣ２とプリント基板２
０等の実装基板との間にテープ７を有し、当該テープ７
には、その一主面上にＴＣＰ型のＩＣ２のテープ３に形
成されたプリント配線９ｅに当接するバンプ電極６ａが
設けられ、その他方の主面にプリント基板２０の配線に
当接するバンプ電極６ｂが設けられており、これらのバ
ンプ電極６ａ，６ｂはテープ７内部に形成されたビアホ
ール配線８により接続されている。
極増加に容易に対応しうる実装装置を提供する。 【構成】実装装置がＴＣＰ型のＩＣ２とプリント基板２
０等の実装基板との間にテープ７を有し、当該テープ７
には、その一主面上にＴＣＰ型のＩＣ２のテープ３に形
成されたプリント配線９ｅに当接するバンプ電極６ａが
設けられ、その他方の主面にプリント基板２０の配線に
当接するバンプ電極６ｂが設けられており、これらのバ
ンプ電極６ａ，６ｂはテープ７内部に形成されたビアホ
ール配線８により接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、例えば集積回路（以
下、ＩＣという）の試験のためにＩＣをプリント基板上
に実装するためのＩＣ実装装置に関し、特にテープキャ
リアパッケージ（以下、ＴＣＰという）型のＩＣ実装装
置に関する。
下、ＩＣという）の試験のためにＩＣをプリント基板上
に実装するためのＩＣ実装装置に関し、特にテープキャ
リアパッケージ（以下、ＴＣＰという）型のＩＣ実装装
置に関する。
【０００２】
【従来の技術】ＴＰＣは図１１に示すように、チップ２
の電極に接続されたリード４をテープ３上のプリント配
線９ｅで延長し、テストパッド１８に接続した構造を有
している。このＴＰＣを例えばプリント基板等の実装基
板に固定するために、従来は図１２に示すように実装装
置としてのＩＣソケットを用いていた。
の電極に接続されたリード４をテープ３上のプリント配
線９ｅで延長し、テストパッド１８に接続した構造を有
している。このＴＰＣを例えばプリント基板等の実装基
板に固定するために、従来は図１２に示すように実装装
置としてのＩＣソケットを用いていた。
【０００３】このＩＣソケットは、図示しない実装基板
の配線と接続されているコンタクトリード１９を有して
おり、このコンタクトリード１９とＴＰＣのテストパッ
ド１８とを接触させることで、実装基板とＴＰＣを電気
的に接続する。
の配線と接続されているコンタクトリード１９を有して
おり、このコンタクトリード１９とＴＰＣのテストパッ
ド１８とを接触させることで、実装基板とＴＰＣを電気
的に接続する。
【０００４】具体的には、ＴＰＣをＩＣソケット内部に
挿入した後、かかる接触部の上部に凸部を有する蓋１４
を閉じて加圧し、テストパッド１８とコンタクトリード
１９との接触を強化する。さらに、ラッチ１６で蓋１４
を固定して、ＩＣソケットに実装されたＴＰＣの位置が
ずれることを防止する。
挿入した後、かかる接触部の上部に凸部を有する蓋１４
を閉じて加圧し、テストパッド１８とコンタクトリード
１９との接触を強化する。さらに、ラッチ１６で蓋１４
を固定して、ＩＣソケットに実装されたＴＰＣの位置が
ずれることを防止する。
【０００５】このようなＩＣソケットを実装基板に実装
し、例えばＴＰＣのチップ２の性能テストを行ってい
た。
し、例えばＴＰＣのチップ２の性能テストを行ってい
た。
【０００６】
【発明が解決しようとする課題】上述のように、従来の
ＩＣソケットでは、ＴＣＰのテストパッド１８と実装基
板とを電気的に接続するためにコンタクトリード方式を
採用していた。
ＩＣソケットでは、ＴＣＰのテストパッド１８と実装基
板とを電気的に接続するためにコンタクトリード方式を
採用していた。
【０００７】しかし、このコンタクトリード方式では、
メカニカルな要因により、コンタクトリード１９の間隔
は０．３〜０．５ｍｍのピッチまでしか対応できない。
従って、コンタクトリード１９と接触するＴＰＣのテス
トパッド１８の間隔の最小値もおのずと決定されること
になる。従って、近年、開発が進み、端子数の増加が見
込まれるＩＣにおいて、端子数の増加に対応してテスト
パッド１８を増加させるためにはＴＣＰのテープ３を拡
大せざるを得ない結果となり、このテープ３の拡大によ
りＩＣソケットの外形寸法等をＴＰＣの種類に応じて設
計し直す必要性が生じる。
メカニカルな要因により、コンタクトリード１９の間隔
は０．３〜０．５ｍｍのピッチまでしか対応できない。
従って、コンタクトリード１９と接触するＴＰＣのテス
トパッド１８の間隔の最小値もおのずと決定されること
になる。従って、近年、開発が進み、端子数の増加が見
込まれるＩＣにおいて、端子数の増加に対応してテスト
パッド１８を増加させるためにはＴＣＰのテープ３を拡
大せざるを得ない結果となり、このテープ３の拡大によ
りＩＣソケットの外形寸法等をＴＰＣの種類に応じて設
計し直す必要性が生じる。
【０００８】従って、本発明の主目的は、ＴＣＰ型のＩ
Ｃ用として、その電極（リード）数の増大にも容易に対
処できる実装装置を提供することにある。
Ｃ用として、その電極（リード）数の増大にも容易に対
処できる実装装置を提供することにある。
【０００９】
【課題を解決するための手段】かかる目的のために、本
発明によるＩＣ実装装置は、ＴＣＰ型のＩＣとプリント
基板等の実装基板との間にテープを介在するものであ
り、当該テープには、その一主面上にＴＣＰ型のＩＣの
テープに形成された導電体膜に当接する第１のバンプ電
極が設けられ、その他方の主面に実装基板の導電体膜に
当接する第２のバンプ電極が設けられており、これら第
１および第２のバンプ電極はテープ内部に形成されたビ
アホール配線により接続されている。
発明によるＩＣ実装装置は、ＴＣＰ型のＩＣとプリント
基板等の実装基板との間にテープを介在するものであ
り、当該テープには、その一主面上にＴＣＰ型のＩＣの
テープに形成された導電体膜に当接する第１のバンプ電
極が設けられ、その他方の主面に実装基板の導電体膜に
当接する第２のバンプ電極が設けられており、これら第
１および第２のバンプ電極はテープ内部に形成されたビ
アホール配線により接続されている。
【００１０】
【作用】このように、本発明の実装装置は、バンプ電極
を有するテープを用いているので、第１のバンプ電極は
ＴＣＰのテープ上の導電体膜と同ピッチに形成でき、従
ってＴＣＰのテープを拡大する必要はない。これによ
り、ＩＣの電極数の増加に対しても、ＩＣ実装装置の外
形寸法を変更する必要はなく、上述のバンプ電極を有す
るテープを新たに設計することで容易に対処できる。
を有するテープを用いているので、第１のバンプ電極は
ＴＣＰのテープ上の導電体膜と同ピッチに形成でき、従
ってＴＣＰのテープを拡大する必要はない。これによ
り、ＩＣの電極数の増加に対しても、ＩＣ実装装置の外
形寸法を変更する必要はなく、上述のバンプ電極を有す
るテープを新たに設計することで容易に対処できる。
【００１１】
【実施例】本発明の上記および他の目的、特徴および効
果を明瞭にすべく、以下図面を参照して本発明の実施例
につき説明する。
果を明瞭にすべく、以下図面を参照して本発明の実施例
につき説明する。
【００１２】図１は、本発明の第１実施例に係る実装装
置を用いてＴＣＰを実装した状態を示す断面図である。
実装装置としては、図２にその拡大図で示される部分を
有するテープ７と、図３の部材を備えている。テープ７
は、図４にその下面の上面よりの透視図および図５の上
面図で示される構造を有する。テープ７はＴＣＰ１のテ
ープ３と同様、ポリイミドが主に用いられるが、耐熱
性、比誘電率等求められる仕様に応じて他の材料を用い
ても良い。
置を用いてＴＣＰを実装した状態を示す断面図である。
実装装置としては、図２にその拡大図で示される部分を
有するテープ７と、図３の部材を備えている。テープ７
は、図４にその下面の上面よりの透視図および図５の上
面図で示される構造を有する。テープ７はＴＣＰ１のテ
ープ３と同様、ポリイミドが主に用いられるが、耐熱
性、比誘電率等求められる仕様に応じて他の材料を用い
ても良い。
【００１３】ＩＣの実装に際しては、絶縁基体１２ａの
接着孔１３にＴＣＰ１と実装基板、例えばプリント基板
２０の配線間を電気的に接続するためのテープ７をその
プリント基板２０の配線と適合するように装着し、次に
ＴＣＰ１のプリント配線９ｅをテープ７のバンプ電極６
ａと適合するようにテープ７の上から載置する。その
後、凸部を有する蓋１４を閉じてテープ７とＴＣＰ１を
加圧し、これによりプリント基板２０、テープ７、ＴＣ
Ｐ１の電気的接触をより確かなものとしている。なお、
この蓋１４はラッチ１６で固定される。
接着孔１３にＴＣＰ１と実装基板、例えばプリント基板
２０の配線間を電気的に接続するためのテープ７をその
プリント基板２０の配線と適合するように装着し、次に
ＴＣＰ１のプリント配線９ｅをテープ７のバンプ電極６
ａと適合するようにテープ７の上から載置する。その
後、凸部を有する蓋１４を閉じてテープ７とＴＣＰ１を
加圧し、これによりプリント基板２０、テープ７、ＴＣ
Ｐ１の電気的接触をより確かなものとしている。なお、
この蓋１４はラッチ１６で固定される。
【００１４】また、この時、絶縁基体１２ａはプリント
基板２０にネジ止め穴１１を用いてネジ止めされてお
り、さらにプリント基板２０にはテープ７のガイド穴１
７に対応した位置に図示しないガイドピンが取り付けら
れている。このガイドピンとガイド穴１７によってバン
プ電極６ｂ、６ｃはプリント基板２０の対応する配線と
精度よく位置決めされ、また、このガイドピンはＴＣＰ
１のスプロケットホール５にも対応しているため、ＴＣ
Ｐ１のテープ３に設けられたリード４とそれに１対１に
対応するテープ７上面のバンプ電極６ａとも精度よく位
置決めされる。
基板２０にネジ止め穴１１を用いてネジ止めされてお
り、さらにプリント基板２０にはテープ７のガイド穴１
７に対応した位置に図示しないガイドピンが取り付けら
れている。このガイドピンとガイド穴１７によってバン
プ電極６ｂ、６ｃはプリント基板２０の対応する配線と
精度よく位置決めされ、また、このガイドピンはＴＣＰ
１のスプロケットホール５にも対応しているため、ＴＣ
Ｐ１のテープ３に設けられたリード４とそれに１対１に
対応するテープ７上面のバンプ電極６ａとも精度よく位
置決めされる。
【００１５】従って、本発明によれば、ＴＣＰ１のプリ
ント配線９ｅはチップ２の電極のピッチ（０．１〜０．
２ｍｍ）と同様のピッチでもよく、従ってそもそもＴＰ
Ｃ１にテストパッド１８を設ける必要性がなくなる。よ
って、ＴＰＣ１のチップ２の電極数が増加した場合にお
いてもＴＰＣ１のテープ３を拡大する必要がないので、
ＩＣソケット等の実装装置を新たに設計、改造等するこ
となく、テープ７をＴＰＣ１の種類に応じて作成すれば
良い。
ント配線９ｅはチップ２の電極のピッチ（０．１〜０．
２ｍｍ）と同様のピッチでもよく、従ってそもそもＴＰ
Ｃ１にテストパッド１８を設ける必要性がなくなる。よ
って、ＴＰＣ１のチップ２の電極数が増加した場合にお
いてもＴＰＣ１のテープ３を拡大する必要がないので、
ＩＣソケット等の実装装置を新たに設計、改造等するこ
となく、テープ７をＴＰＣ１の種類に応じて作成すれば
良い。
【００１６】また、テープ７を図５のように構成し、バ
ンプ電極６ａの直下にバンプ電極６ｂを設けることによ
り、従来のコンタクトリード方式に比べ、チップ２から
プリント基板２０のプリント配線までの配線長を格段に
縮めることができる。これにより、抵抗、リアクタンス
を低減させることができるので、例えばプリント基板２
０を用いてチップ２の性能テストを行う場合に、より精
密な測定が可能である。
ンプ電極６ａの直下にバンプ電極６ｂを設けることによ
り、従来のコンタクトリード方式に比べ、チップ２から
プリント基板２０のプリント配線までの配線長を格段に
縮めることができる。これにより、抵抗、リアクタンス
を低減させることができるので、例えばプリント基板２
０を用いてチップ２の性能テストを行う場合に、より精
密な測定が可能である。
【００１７】なお、テープ７のバンプ電極６ａ等やプリ
ント配線９ａ等は、ＴＣＰ１のプリント配線９ｅと同様
に、フォトリソグラフ技術、メッキ技術で容易に、しか
も安価に作成できる。
ント配線９ａ等は、ＴＣＰ１のプリント配線９ｅと同様
に、フォトリソグラフ技術、メッキ技術で容易に、しか
も安価に作成できる。
【００１８】さらに、本実施例では、高周波用ＩＣの実
装も可能とするために、テープ７に対し高周波対策が施
されている。すなわち、バンプ電極６ａとバンプ電極６
ｂは、ビアホール配線８、プリント配線９ａを介して１
対１に接続され、また、バンプ電極６ｃはビアホール電
極８を通してテープ７上面の面パターンプリント配線９
ｂに接続されている。ここで、プリント基板２０のグラ
ンド用配線とバンプ電極６ｃが接触することで、面パタ
ーンプリント配線９ｂはグランドとして機能する。この
構成は、テープ７を誘電体、面パターンプリント配線９
ｂを平面導体板、プリント配線９ａをストリップ導体と
する周知のマイクロストリップ線路を形成している。
装も可能とするために、テープ７に対し高周波対策が施
されている。すなわち、バンプ電極６ａとバンプ電極６
ｂは、ビアホール配線８、プリント配線９ａを介して１
対１に接続され、また、バンプ電極６ｃはビアホール電
極８を通してテープ７上面の面パターンプリント配線９
ｂに接続されている。ここで、プリント基板２０のグラ
ンド用配線とバンプ電極６ｃが接触することで、面パタ
ーンプリント配線９ｂはグランドとして機能する。この
構成は、テープ７を誘電体、面パターンプリント配線９
ｂを平面導体板、プリント配線９ａをストリップ導体と
する周知のマイクロストリップ線路を形成している。
【００１９】高周波用ＩＣにおいては、実装基板と実装
装置とのインピーダンスのミスマッチ部位において信号
が反射しノイズが発生する可能性があるが、実装装置の
テープ７において上述のマイクロストリップ線路を構成
すれば、実装基板のインピーダンスに合わせて特性イン
ピーダンスの設定が可能であるので、ノイズの発生を低
減できる。従って、例えばプリント基板２０を用いてチ
ップ２の性能テストを行う場合に、より精密な測定が可
能である。
装置とのインピーダンスのミスマッチ部位において信号
が反射しノイズが発生する可能性があるが、実装装置の
テープ７において上述のマイクロストリップ線路を構成
すれば、実装基板のインピーダンスに合わせて特性イン
ピーダンスの設定が可能であるので、ノイズの発生を低
減できる。従って、例えばプリント基板２０を用いてチ
ップ２の性能テストを行う場合に、より精密な測定が可
能である。
【００２０】なお、図２では、上述のマイクロストリッ
プ線路を構成したテープ７を示しているが、高周波用Ｉ
Ｃでない場合にはその構成にする必要はなく、つまりバ
ンプ電極６ｃ、面パターンプリント配線９ｂ等を設ける
必要はなく、またバンプ電極６ａの直下にバンプ電極６
ｂを設けてもよい。
プ線路を構成したテープ７を示しているが、高周波用Ｉ
Ｃでない場合にはその構成にする必要はなく、つまりバ
ンプ電極６ｃ、面パターンプリント配線９ｂ等を設ける
必要はなく、またバンプ電極６ａの直下にバンプ電極６
ｂを設けてもよい。
【００２１】次に、本発明の第２実施例について述べ
る。本実施例に係る実装装置としては、図６にその拡大
図で示される部分を有するテープ７と、図３の部材を備
えている。テープ７は多層構造であり、図７の上面図、
図８の第１内層の上面図、図９の第２内層の上面図、図
１０のその下面の上面よりの透視図で示される構造を有
する。
る。本実施例に係る実装装置としては、図６にその拡大
図で示される部分を有するテープ７と、図３の部材を備
えている。テープ７は多層構造であり、図７の上面図、
図８の第１内層の上面図、図９の第２内層の上面図、図
１０のその下面の上面よりの透視図で示される構造を有
する。
【００２２】本実施例では、面パターンプリント配線を
２層に分けて有しており、ここでは面パターンプリント
配線９ｃを電源用、面パターンプリント配線９ｄをグラ
ンド用としている。これらはビアホール配線８を介して
各々バンプ電極６ｄ、６ｃに接続されている。これらの
バンプ電極６ｄ、６ｃに実装基板の電源、グランド配線
を各々接続する。図６では、バンプ電極６ａバンプ電極
６ｂと接続されているが、電源またはグランドに接続す
る必要性があるバンプ電極６ａについてはバンプ電極６
ｂに接続せず、テープ７の内層に設けた面パターンプリ
ント配線９ｃまたは面パターンプリント配線９ｄに接続
する。
２層に分けて有しており、ここでは面パターンプリント
配線９ｃを電源用、面パターンプリント配線９ｄをグラ
ンド用としている。これらはビアホール配線８を介して
各々バンプ電極６ｄ、６ｃに接続されている。これらの
バンプ電極６ｄ、６ｃに実装基板の電源、グランド配線
を各々接続する。図６では、バンプ電極６ａバンプ電極
６ｂと接続されているが、電源またはグランドに接続す
る必要性があるバンプ電極６ａについてはバンプ電極６
ｂに接続せず、テープ７の内層に設けた面パターンプリ
ント配線９ｃまたは面パターンプリント配線９ｄに接続
する。
【００２３】この構成は、第１実施例と同様マイクロス
トリップ線路を構成しているため、ＴＣＰが高周波用Ｉ
Ｃを備えている場合、例えばそのチップ２の性能テスト
を精度よく行うことができる。
トリップ線路を構成しているため、ＴＣＰが高周波用Ｉ
Ｃを備えている場合、例えばそのチップ２の性能テスト
を精度よく行うことができる。
【００２４】さらに、電源またはグランドに接続する必
要性があるバンプ電極６ａについてはバンプ電極６ｂに
接続せず、テープ７の内層に設けた面パターンプリント
配線９ｃまたは面パターンプリント配線９ｄに接続して
いるため、その面パターンプリント配線部においては配
線の断面積が大きくなることで抵抗の低減ができ、従っ
て、例えばそのチップ２の性能テストをより精度よく行
うことができる。
要性があるバンプ電極６ａについてはバンプ電極６ｂに
接続せず、テープ７の内層に設けた面パターンプリント
配線９ｃまたは面パターンプリント配線９ｄに接続して
いるため、その面パターンプリント配線部においては配
線の断面積が大きくなることで抵抗の低減ができ、従っ
て、例えばそのチップ２の性能テストをより精度よく行
うことができる。
【００２５】なお、第１実施例、第２実施例において、
プリント基板の配線に当接するバンプ電極の配置は、図
４、図１０に限定されるものではなく、プリント基板の
配線の状態等に合わせて適宜設計すればよい。
プリント基板の配線に当接するバンプ電極の配置は、図
４、図１０に限定されるものではなく、プリント基板の
配線の状態等に合わせて適宜設計すればよい。
【００２６】
【発明の効果】以上のとおり、本発明によれば、ＴＣＰ
のチップの電極増加に対し、容易に対処でき、しかも実
装装置、実装基板間の抵抗、リアクタンスを低減するこ
とができる。
のチップの電極増加に対し、容易に対処でき、しかも実
装装置、実装基板間の抵抗、リアクタンスを低減するこ
とができる。
【図１】本発明の第１実施例に係る実装装置を用いてＴ
ＣＰを実装した状態を示す断面図である。
ＣＰを実装した状態を示す断面図である。
【図２】図１に示したテープの拡大図である。
【図３】図１に示した実装装置の上面図である。
【図４】図２に示したテープの下面の上面よりの透視図
である。
である。
【図５】図２に示したテープの上面図である。
【図６】本発明の第２実施例に係る実装装置のテープを
示す断面図である。
示す断面図である。
【図７】図６に示したテープの上面図である。
【図８】図６に示したテープの第１内層の上面図であ
る。
る。
【図９】図６に示したテープの第２内層の上面図であ
る。
る。
【図１０】図６に示したテープの下面の上面よりの透視
図である。
図である。
【図１１】ＴＣＰの下面図である。
【図１２】従来の実装装置を用いてＴＣＰを実装した状
態を示す断面図である。
態を示す断面図である。
１ ＴＣＰ ２ チップ ３ ＴＣＰ用テープ ４ リード ５ スプロケットホール ６ａ，６ｂ，６ｃ，６ｄ バンプ電極 ７ 実装装置用テープ ８ ビアホール電極 ９ａ，９ｂ，９ｃ，９ｄ，９ｅ プリント配線 １０ 絶縁膜 １１ ネジ止め穴 １２ａ，１２ｂ 絶縁基体 １３ 装着孔 １４ 蓋 １５ 凸部 １６ ラッチ １７ ガイド穴 １８ テストパッド １９ コンタクトリード ２０ プリント基板
Claims (3)
- 【請求項１】 ＴＣＰ型ＩＣを実装し実装基板に装着さ
れる実装装置において、前記ＴＣＰ型ＩＣと前記実装基
板との間に介在する実装装置用テープを有し、前記実装
装置用テープには、その一主面上に前記ＴＣＰ型ＩＣの
テープに形成された導電体膜に当接する第１のバンプ電
極が設けられ、その他方の主面上に前記実装基板の導電
体膜に当接する第２のバンプ電極が設けられており、前
記第１および第２のバンプ電極は前記実装装置用テープ
内部に形成されたビアホール配線により接続されている
ことを特徴とする実装装置。 - 【請求項２】 前記実装装置用テープは、前記第１のバ
ンプ電極が形成された主面上に形成された面パターンの
導電体膜と、その他方の主面上に電源に接続された前記
実装基板の導電体膜に当接する第３のバンプ電極とをさ
らに有し、前記面パターンの導電体膜と前記第３のバン
プ電極は前記ビアホール配線により接続されていること
を特徴とする請求項１記載の実装装置。 - 【請求項３】 前記実装装置用テープは、その内部に面
パターンの第１および第２の導電体膜と、前記第２のバ
ンプ電極が形成された主面上に第１および第２の電源に
接続された前記実装基板の導電体膜に当接する第３およ
び第４のバンプ電極とをさらに有し、前記第１の導電体
膜と前記第３のバンプ電極は前記ビアホール配線により
接続され、前記第２の導電体膜と前記第４のバンプ電極
は前記ビアホール配線により接続されていることを特徴
とする請求項１記載の実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7047058A JPH08250896A (ja) | 1995-03-07 | 1995-03-07 | 実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7047058A JPH08250896A (ja) | 1995-03-07 | 1995-03-07 | 実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250896A true JPH08250896A (ja) | 1996-09-27 |
Family
ID=12764563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7047058A Pending JPH08250896A (ja) | 1995-03-07 | 1995-03-07 | 実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250896A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111457A (ja) * | 1985-11-11 | 1987-05-22 | Nec Corp | マルチチツプパツケ−ジ |
| JPH04154136A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | ベアチップの実装方法 |
| JPH05129460A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 電子回路実装基板 |
| JPH06260530A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 半導体集積回路装置 |
-
1995
- 1995-03-07 JP JP7047058A patent/JPH08250896A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62111457A (ja) * | 1985-11-11 | 1987-05-22 | Nec Corp | マルチチツプパツケ−ジ |
| JPH04154136A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | ベアチップの実装方法 |
| JPH05129460A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 電子回路実装基板 |
| JPH06260530A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065280A (en) | Flex interconnect module | |
| KR100223727B1 (ko) | 반도체 장치 | |
| US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| KR100252731B1 (ko) | 반도체 디바이스 및 반도체 디바이스용 패키지 | |
| US5530288A (en) | Passive interposer including at least one passive electronic component | |
| KR100197314B1 (ko) | 매립된 테스트 회로 및 그 제조방법 | |
| US6005403A (en) | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards | |
| US5473190A (en) | Tab tape | |
| JP2001251061A (ja) | 多層型プリント配線基板 | |
| TW201415037A (zh) | 微節距探針卡介面裝置以及微節距探針卡 | |
| JP2000236032A (ja) | マイクロ波およびミリメートル波周波数のワイヤレスｍｍｉｃチップ・パッケージング | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| EP1751557B1 (en) | Flexible microcircuit space transformer assembly | |
| US5806178A (en) | Circuit board with enhanced rework configuration | |
| US20020184759A1 (en) | Process for producing a contact-making device | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH08250896A (ja) | 実装装置 | |
| JP2765363B2 (ja) | Ｉｃソケット | |
| JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
| JP2003272789A (ja) | 表面実装型パッケージ用ソケット | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| JPH05327155A (ja) | 回路モジュール用コネクタ | |
| US20040046243A1 (en) | Methods of split cavity wall plating for an integrated circuit package | |
| JPS63263738A (ja) | プロ−ブカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |