JPH0697362A - 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 - Google Patents

多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法

Info

Publication number
JPH0697362A
JPH0697362A JP5083573A JP8357393A JPH0697362A JP H0697362 A JPH0697362 A JP H0697362A JP 5083573 A JP5083573 A JP 5083573A JP 8357393 A JP8357393 A JP 8357393A JP H0697362 A JPH0697362 A JP H0697362A
Authority
JP
Japan
Prior art keywords
base substrate
power supply
ground
thin film
hole contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5083573A
Other languages
English (en)
Other versions
JP2960276B2 (ja
Inventor
Toshio Sudo
俊夫 須藤
Kenji Ito
健志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5083573A priority Critical patent/JP2960276B2/ja
Priority to US08/098,074 priority patent/US5475264A/en
Priority to KR1019930014513A priority patent/KR970005707B1/ko
Priority to DE4325668A priority patent/DE4325668C2/de
Publication of JPH0697362A publication Critical patent/JPH0697362A/ja
Application granted granted Critical
Publication of JP2960276B2 publication Critical patent/JP2960276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【目的】この発明は、マルチチップモジュールに使用さ
れる多層配線基板の形成プロセスを簡単化することを目
的とする。 【構成】電源用と接地用の面状導体パターン12、13が絶
縁シートを介して交互に積層されてセラミックベース基
板11が構成され、このセラミックベース基板11の中央部
には内部の電源用と接地用の面状導体パターンと電気的
に接続されたビア・ホールコンタクト15、16が規則的に
交互に配置され、セラミックベース基板11の主面上には
上記各ビア・ホールコンタクト15、16と選択的に接続さ
れた電源及び接地用の薄膜配線と信号用の薄膜配線とが
形成された多層薄膜配線部22が設けられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体マルチチップモ
ジュール実装に使用される多層配線基板、この基板を用
いた半導体装置及び多層配線基板の製造方法に関する。
【０００２】
【従来の技術】近年、半導体技術の進歩により、ＬＳＩ
の高集積度化、高速化が進んでいる。これらの高性能な
ＬＳＩを用いてコンピュータや通信機器を構成する場
合、ＬＳＩ自体の高速化により、信号がＬＳＩ間を伝送
するときの実装遅延が相対的に大きな比率を占めるよう
になり、システム性能を制限する要因となってきてい
る。
【０００３】この解決手法として、ＬＳＩをベアチップ
のまま高密度に実装するマルチチップモジュール（ＭＣ
Ｍ：Multi Chip Module ）の開発が盛んになってきた。
ＭＣＭには、用いる基板の種類によって、プリント基板
に直接、ベアチップを実装するＭＣＭ−Ｌ、グリーンシ
ートと称されるセラミクス薄膜を積層し、焼成したセラ
ミック基板を用いるＭＣＭ−Ｃ、薄膜多層配線基板を用
いるＭＣＭ−Ｄに分類することができる。その中でも、
電気的特性や配線密度等の観点からＭＣＭ−Ｄが注目さ
れている。
【０００４】このＭＣＭ−Ｄの場合、薄膜多層配線を形
成するためには土台となるベース基板が必要になり、こ
のベース基板としては通常、シリコンウエハ、アルミニ
ウム等の金属板、アルミナ、窒化アルミニウム等からな
るセラミック基板が用いられている。セラミック基板を
用いた場合には、ベース基板内部に配線を形成すること
ができ、しかもベース基板がパッケージを兼ねることが
できるために実装密度を向上させることができる。
【０００５】このセラミック基板を用いたベース基板
は、従来、スーパーコンピュータ等のハイエンドの分野
で使われてきたため、そのコストは高くても許容されて
いた。しかし、この技術をワークステーションやパーソ
ナルコンピュータの分野に適用する場合は、多種多様な
ものを短期間に製作し、そのコストを低減することが必
要になってきた。
【０００６】
【発明が解決しようとする課題】これまでのＭＣＭに使
用されるベース基板は、配線導体パターンの形成、絶縁
層とヴィア・ホール（via hole）の形成を、必要層数分
を一層ごと形成する必要があった。このプロセスはシー
ケンシャルであるため、ベース基板が完成するまでに必
要とされる時間がかかり、コストの低減が難しいという
問題があった。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、マルチチップモジュー
ルに使用されるベース基板の形成プロセスを簡単化し、
コストの低減化及び製作所要時間の短縮が可能な多層配
線基板、この基板を用いた半導体装置及び多層配線基板
の製造方法を提供することである。
【０００８】
【課題を解決するための手段】この発明の多層配線基板
は、電源用及び接地用の面状導体パターンが絶縁層を介
して交互に積層されたベース基板と、上記ベース基板の
電源用及び接地用の面状導体パターンのそれぞれと電気
的に接続され、上記ベース基板の中央部に規則的に交互
に配置されこのベース基板を貫通するように形成された
それぞれ複数の電源用及び接地用ヴィア・ホールコンタ
クト部と、上記ベース基板の主面上に設けられ、上記電
源用及び接地用ヴィア・ホールコンタクト部に対して選
択的に接続された電源及び接地用の薄膜配線と信号用の
薄膜配線とが形成された多層薄膜配線部とを具備したこ
とを特徴とする。
【０００９】
【作用】多種多様なマルチチップモジュールを製作する
ための多層配線基板を、ＡＳＩＣに使われるゲート・ア
レイのように、短時間に安価に提供する必要があり、こ
のために、予め表面に電源用と接地用の面状導体パター
ンのみを形成した絶縁層を積層したベース基板をセミカ
スタムとして用意し、用途に応じて信号配線を薄膜プロ
セスで最小限の層数形成する。このとき、ベース基板の
中央部には、内部の電源用と接地用の面状導体パターン
と接続されるヴィア・ホールコンタクト部を規則的に交
互に配置し、またベース基板の外周部には信号配線と接
続されるヴィア・ホールコンタクト部を配置する。そし
て、薄膜技術により形成される配線により、電源と接地
及び信号配線を接続する。これにより、用途毎に任意の
サイズのＬＳＩの任意な配置に対応して、ＬＳＩの電源
及び接地配線はベース基板に規則的に配置されたビア・
ホールコンタクト部にできるだけ短い距離で接続するこ
とができる。また、信号配線は、半導体装置内の半導体
チップ間を接続する配線と、半導体チップと半導体装置
外部とを接続する配線を形成するが、導体配線層は最少
信号用の２層構成の薄膜配線で済ますことができる。
【００１０】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
【００１１】図１はこの発明の第１の実施例に係るベー
ス基板の構成を示すパターン平面図であり、図２は図１
のベース基板を用いて構成された半導体装置の構成を示
す断面図である。
【００１２】図１のベース基板11は、例えばアルミナ
（Ａｌ2 Ｏ3 ）やアルミニウム・ナイトライド（Ａｌ
Ｎ）等からなるセラミックスグリーンシートと称される
絶縁シートの表面上に、例えばタングステン・ペースト
をスクリーン印刷することによって面状導体パターンを
形成したものを複数層重ねた後に焼成技術を用いて焼結
することによって形成される。
【００１３】上記複数層の絶縁シートの各表面上に形成
された面状導体パターンには、電源電圧が接続される面
状導体パターン12と、接地電圧（基準電圧）が接続され
る面状導体パターン13との２種類がある。上記ベース基
板11は、この２種類の面状導体パターンがそれぞれ形成
されたグリーンシートを予め２層ずつ用意し、各面状導
体パターン相互間にコンデンサが形成されるように厚み
方向に交互に重ね合わせた後に焼成されている。
【００１４】図１のベース基板11の中央部14は内部の電
源用と接地用の主たる面状導体パターン12、13が形成さ
れている領域である。そして、この中央部14には、電源
用の面状導体パターン12と接続され、図中、白丸で示し
たヴィア・ホールコンタクト15と、接地用の面状導体パ
ターン13と接続され、図中、黒丸で示したヴィア・ホー
ルコンタクト16とが規則的に交互に配置して形成されて
いる。また、ベース基板11の周辺部には、信号配線、及
び電源／接地配線を外部に取り出すためのヴィア・ホー
ルコンタクト17が複数配置されている。
【００１５】上記各ヴィア・ホールコンタクト15、16、
17はそれぞれ、上記各層の絶縁シートに形成された貫通
口（ヴィア・ホール）内に例えばタングステン・ペース
トを充填し、グリーンシートの焼成時に同時に焼成する
ことによって上下方向で電気的接続が図られている。従
って、各絶縁層の電源用の面状導体パターン12どおしは
並列接続された状態となり、同様に接地用の面状導体パ
ターン13どおしも並列接続された状態となり、それぞれ
の配線経路に存在するインダクタンス成分が十分に小さ
くなるように構成されている。
【００１６】なお、図２に示したベース基板11は、上面
18が薄膜配線形成面である主面となり、下面19が外部端
子引出し面の場合である。そして、上面18には、上記電
源用のヴィア・ホールコンタクト15、接地用のヴィア・
ホールコンタクト16及びヴィア・ホールコンタクト17の
各先端面が露出している。また、上面18側の絶縁シート
はその表面が研磨されている。さらに上面18側の絶縁シ
ート表面の各ヴィア・ホールコンタクトの露出部には、
後述する薄膜配線部22との接続を図るための図示しない
パッド電極が形成されている。
【００１７】上記ベース基板11の上面18には、ポリイミ
ド絶縁層20、銅及びこの銅とポリイミド絶縁層との間の
密着性の向上を図るためのバリアメタルとしてのチタン
層もしくはクロム層等からなる薄膜配線層21を有する多
層配線構造の薄膜配線部22が形成されている。そして、
上記ベース基板11とこの薄膜配線部22とによって多層配
線基板が構成されている。
【００１８】上記薄膜配線部22上には複数個の半導体チ
ップ、例えばＬＳＩチップ23が搭載されている。これら
各ＬＳＩチップ23の上面には、図示しない電源電圧用、
接地電圧用及び信号用の電極（パッド電極）が形成され
ており、これらＬＳＩチップ23上の電極は、ボンディン
グワイア24及び薄膜配線部22内の薄膜配線層21を介し
て、ベース基板11のヴィア・ホールコンタクト15、16の
うち各ＬＳＩチップ23に最も近い位置のものとそれぞれ
電気的に接続されていると共に、ヴィア・ホールコンタ
クト17にも接続されている。
【００１９】すなわち、ベース基板11の周辺部に配置さ
れているヴィア・ホールコンタクト17の一部はベース基
板内で内部の電源用もしくは接地用の面状導体パターン
12、13と直接に接続されており、このヴィア・ホールコ
ンタクト17を介して電源電圧もしくは接地電圧が各面状
導体パターン12、13に供給され、さらにヴィア・ホール
コンタクト15、16、薄膜配線層21及びボンディングワイ
ア24を経由して各ＬＳＩチップ23に供給される。また、
各ＬＳＩチップ23と外部との間の信号の授受は、ベース
基板11の周辺部に配置されているヴィア・ホールコンタ
クト17の一部、薄膜配線層21及びボンディングワイア24
を経由して行われる。
【００２０】ベース基板11の下面19には、リードピンが
ろう付けされるか、もしくはコネクタと接触させるため
のパッド電極が形成されるが、この例ではパッド電極25
を設けた場合を示している。
【００２１】図３は上記ベース基板11を構成する絶縁シ
ート表面に形成された、例えば電源用の面状導体パター
ン12の形状を示すパターン平面図である。図中、斜線を
施した領域がタングステンペーストを印刷し、その後に
焼成することによって形成された面状導体パターン12で
あり、接地用のヴィア・ホールコンタクト16の周囲付近
にはこのヴィア・ホールコンタクト16とのショートを防
止するために導体パターンは形成されていない。また、
接地用の面状導体パターン13もこれと同様に形成されて
いる。
【００２２】このように構成された多層配線基板では、
多種多様なＭＣＭを製作する際に、用途毎に任意のサイ
ズのＬＳＩチップの任意な配置に対応して、ＬＳＩチッ
プの電源及び接地配線はベース基板11に配置された最も
近い位置のヴィア・ホールコンタクトから、薄膜配線部
22内をほとんど引き回すことなく結線することができ
る。また、信号配線は、ＬＳＩチップ間を接続する配線
と、ＬＳＩチップと外部とを接続する配線を形成する
が、薄膜配線部における導体配線層は最少信号の２層構
成の薄膜配線層21で済ますことができる。このため、多
種多様なＭＣＭを低コストでかつ従来よりも短縮された
製作所要時間で提供することができる。
【００２３】なお、この実施例では電源系が２種類の電
位（電源電位と接地電位）を持つ場合について説明した
が、これは使用する電源系の電位が２種類以上の場合に
はこれら電位用のヴィア・ホールコンタクトを設け、こ
れらを交互に配置するようにしてもよい。
【００２４】図４はこの発明の第２の実施例に係る多層
配線基板の構成を示す断面図である。上記第１の実施例
に係るベース基板11では、電源電圧に接続される面状導
体パターン12と接地電圧に接続される面状導体パターン
13をそれぞれ２層設ける場合について説明したが、この
実施例のベース基板11の場合には、電源電圧に接続され
る面状導体パターン12と接地電圧に接続される面状導体
パターン13をそれぞれ１層のみ設けるようにしたもので
ある。なお、図４において図２と対応する箇所には同じ
符号を付してその説明は省略する。
【００２５】基本的にはこの図４の実施例のものでも十
分に実用に耐える。しかし、上記面状導体パターン12、
13の層をより多く設けるようにすれば、さらに容量の大
きなコンデンサが形成されて電源ノイズの削減を図るこ
とができると共に定常動作時における直流電流供給能力
を増大させることができる。
【００２６】図５は第３の実施例に係るベース基板の構
成を示すパターン平面図であり、図６は図５のベース基
板を用いて構成された半導体装置の構成を示す断面図で
ある。なお、この図５及び図６において、前記図１及び
図２と対応する箇所は同じ符号を付してその説明は省略
する。従って、この実施例においてベース基板11が前記
図１に示すものと異なっている点のみを説明する。すな
わち、この実施例では、外部端子として使用される前記
パッド電極25がベース基板11の上面18側の外周部に配置
されている点である。また、ベース基板11の上面18には
シールド用のリングメタル26が形成され、シームウェル
ド法やレーザー溶接法により、このリングメタル26上に
リッド（蓋）27が溶接されて気密封止が行われる。
【００２７】さらに、信号配線と上記パッド電極25との
接続を図るためにリングメタル26の下部にはタングステ
ンによって構成された迂回用配線28が形成されると共に
信号配線用のヴィア・ホールコンタクト29が形成され
る。
【００２８】なお、図示しないが、ベース基板11の上面
18側の外周部には電源及び接地電圧用の複数のヴィア・
ホールコンタクトが配置され、面状導体パターン12、13
はこれらのヴィア・ホールコンタクトと直接に接続され
ている。
【００２９】また、この実施例のベース基板11のよう
に、その上面18にパッド電極25を設けることにより、ベ
ース基板11の下面19に熱伝導率の良いグリース等を用い
て放熱フィンを設けることができる。ベース基板におけ
る各層の絶縁シートの材料であるアルミニウム・ナイト
ライド（ＡｌＮ）の熱伝導率は、アルミナ（Ａｌ
2 Ｏ3）に比べると、アルミナが約１５（℃／Ｗｍ）に
対してアルミニウム・ナイトライドが約１７０（℃／Ｗ
ｍ）と１０倍程度良好である。このため、放熱フィンを
設けることによって冷却能力を高めることができる。ま
た、薄膜配線部22の熱抵抗を下げるために、ポリイミド
絶縁層20中にいわゆるサーマルヴィアを形成するとさら
に効果的である。
【００３０】図７は上記各実施例の多層配線基板の上面
18側を拡大して示す断面図である。多層配線基板を構成
するベース基板は、前記の面状導体パターン12、13に相
当しそれぞれタングステンからなる複数層の面状導体パ
ターン31と、これら面状導体パターン31の相互間に設け
られた絶縁シート32と、上面18側に設けられた絶縁シー
ト33とから構成されている。そして、前記のように上記
絶縁シート33はその表面が研磨され、他の絶縁シート32
に対してその厚さが十分に薄くされている。また、薄膜
配線部22のポリイミド絶縁層20内には、それぞれ銅及び
バリアメタルで構成された第１層目の薄膜配線層21−１
及び第２層目の薄膜配線層21−２が形成されている。
【００３１】このようにベース基板の最上面に膜厚が薄
くされた絶縁シート33を設けることにより、薄膜配線部
22内の薄膜配線層21−１及び21−２と、接地電圧が供給
される面状導体パターン31との間の容量結合が大きくな
る。この結果、薄膜配線部22内における信号配線の特性
インピーダンスを容易に制御することができ、配線間の
クロストークノイズを容易に除去することができる。す
なわち、薄膜配線部22内の信号配線の特性インピーダン
スはその配線幅と、絶縁シート33の厚さ、すなわち、接
地電圧が供給される面状導体パターン31との間の距離を
調整することによって制御される。
【００３２】なお、主面側の絶縁シート33はその表面を
研磨することによってその厚さを薄くする場合について
説明したが、これはグリーンシートの厚さを予め他のも
のよりも薄くしておき、その後、一体的に焼成するよう
にしてもよい。
【００３３】図８はこの発明の第４の実施例に係る半導
体装置の構成を示す断面図である。この実施例装置は、
セラミックグリーンシートを用いて構成したベース基板
11上に薄膜配線部22を形成し、かつその上に複数のＬＳ
Ｉチップ23を搭載し、リングメタル26とリッド27によっ
て気密封止を行ってＭＣＭ40を構成し、このＭＣＭ40に
設けたリードピン41を、多層のプリント基板42のスルー
ホール43内に挿入することによって実装を行うようにし
たものである。なお、図中の符号44はプリント基板42の
配線パターンである。
【００３４】この場合、外部端子として特にリードピン
41を設けずに、ベース基板に設けられた図示しないパッ
ド電極をプリント基板表面の配線パターン上に半田付け
する等して実装することもできる。
【００３５】図９はこの発明の第５の実施例に係る半導
体装置の構成を示す断面図である。この実施例装置は、
ＬＳＩチップ搭載面がプリント基板42と対向するように
して実装した場合であり、ＭＣＭ40の外部端子であるパ
ッド電極25とプリント基板42との接続にフレキシブル・
フラット・ケーブル45を用いたものである。なお、ＭＣ
Ｍ40のベース基板11は角部において、図示しないスペー
サー等により支持されている。また、セラミックベース
基板11におけるＬＳＩチップ搭載面と反対の面には放熱
フィン46が設けられている。
【００３６】図１０はこの発明の第６の実施例に係る半
導体装置の構成を示す断面図である。この実施例装置
は、ベース基板11として前記図８と同様のタイプのもの
を使用し、ベース基板11の外部端子であるパッド電極25
とプリント基板42との接続を、金属薄膜の打ち抜き加工
やエッチングによって形成されたリードフレーム47を用
いて行うようにしたものである。この場合にも、ベース
基板11のＬＳＩチップ搭載面と反対の面には放熱フィン
46が設けられている。そして、各ＬＳＩチップ23で発生
した熱はベース基板11を経由して放熱フィン46に伝えら
れる。このとき、アルミナよりもアルミニウム・ナイト
ライドの方が熱抵抗が低いため、アルミニウム・ナイト
ライドで構成されたグリーンシートを用いてベース基板
を形成すれば効果的に放熱を行わせることができる。
【００３７】図１１はこの発明の第７の実施例に係る半
導体装置の断面図である。この実施例装置は、セラミッ
クグリーンシートを用いて構成したベース基板11上に薄
膜配線部22を形成し、かつその薄膜配線部22上に接着層
51を介してＬＳＩチップ23を搭載し、かつリングメタル
26とリッド27によって気密封止を行ってマルチチップモ
ジュールを構成したものである。
【００３８】なお、この実施例の場合、ＬＳＩチップ23
上の電極（パッド電極）と薄膜配線部22上のボンディン
グパッド53との接続はＴＡＢ（Tape Autmated Bonding
）技術によりリードフレーム52を用いて行われてい
る。
【００３９】この実施例において、ベース基板11には電
源用のヴィア・ホールコンタクト15、接地用のヴィア・
ホールコンタクト16及び信号用のヴィア・ホールコンタ
クト17がそれぞれ設けられている。また、ベース基板11
の両面にはそれぞれ上記各ヴィア・ホールコンタクトと
接続されたパッド電極54が形成されてる。そして、薄膜
配線部22側に形成されたパッド電極54は薄膜配線部22の
薄膜配線層21に選択的に接続され、薄膜配線部22と反対
側に形成されたパッド電極54には前記リードピン41がろ
う付けされている。
【００４０】この実施例で使用されるベース基板11は、
電源用、接地用、信号用のヴィア・ホールコンタクト1
5、16、17が一定の割合で配置され、かつこれらのヴィ
ア・ホールコンタクトに接続されたパッド電極54が形成
された大きな面積の元基板を必要な大きさの分だけ切断
することによって形成される。
【００４１】図１２はこの元基板60のパターン平面図で
あり、この元基板60は前記と同様に、例えばアルミナ
（Ａｌ2 Ｏ3 ）やアルミニウム・ナイトライド（Ａｌ
Ｎ）等からなるセラミックスグリーンシートと称される
絶縁シートの表面上に、例えばタングステン・ペースト
をスクリーン印刷することによって面状導体パターンを
形成したものを複数層重ねた後に焼成技術を用いて焼成
されることによって形成されている。この元基板60の表
面には複数のパッド電極が一定の間隔で規則的に配置形
成されている。図中、黒丸で示したパッド電極54−１は
電源用であり、斜線を施したパッド電極54−２は接地用
であり、さらに白丸で示したパッド電極54−３は信号用
のものである。そして、図１２中破線で囲んだ領域を基
本単位としてこれが上下左右方向に複数繰り返した状態
で配置されている。
【００４２】図１３（ａ）は上記図１２の元基板60の一
部を抽出し、拡大して示したものである。また、図１３
（ｂ）はこの元基板60を構成する特定の層の絶縁シート
表面に形成された電源用の面状導体パターンの形状を示
すパターン平面図である。図中、斜線を施した領域がタ
ングステンペーストを印刷し、その後に焼成することに
よって形成された面状導体パターン12であり、接地用及
び信号用のヴィア・ホールコンタクト16、17それぞれの
周囲付近にはそれぞれのヴィア・ホールコンタクトとの
ショートを防止するために導体パターンは形成されてい
ない。図１３（ｃ）はこの元基板60を構成する特定の層
の絶縁シート表面に形成された接地用の面状導体パター
ンの形状を示すパターン平面図である。図中、斜線を施
した領域がタングステンペーストを印刷し、その後に焼
成することによって形成された面状導体パターン13であ
り、電源用及び信号用のヴィア・ホールコンタクト15、
17それぞれの周囲付近にはそれぞれのヴィア・ホールコ
ンタクトとのショートを防止するために導体パターンは
形成されていない。また、図１４は上記図１３（ａ）中
のＡ−Ａ′線の位置で上記元基板60を切断した場合の断
面図を示している。
【００４３】上記図１１に示される半導体装置で使用さ
れるベース基板は、上記図１２に示す元基板60を必要な
大きさに切断することによって形成される。例えば図１
５に示すように破線で囲まれた領域毎に元基板60を切断
することによって同一種類のベース基板11を多数形成す
ることができる。また、切断する大きさを変えることに
よって異なるＭＣＭに適合したベース基板を形成するこ
とができる。
【００４４】このように広い面積の元基板60からベース
基板11を切り出して使用することにより、異なるＭＣＭ
に対してもただ１種類の元基板60を用意すれば良いの
で、大幅なコストダウンが可能である。ところで、上記
元基板60から切り出されたベース基板11では、電源用、
接地用及び信号用のパッド電極54−１、54−２、54−３
の位置を自由に決定することはできない。しかし、ベー
ス基板11上に設けられる前記薄膜配線部22では微細な配
線を形成することが可能であり、ベース基板11上の任意
のパッド電極54と薄膜配線部22上のボンディングパッド
53とを自由に接続できるため、ベース基板11上のパッド
電極54はその位置やサイズをほとんど考慮する必要がな
く、前記リードピン41のピッチと一致するように配置す
ることにより、ベース基板11の内部あるいは表面に電源
や接地用以外の配線を設ける必要がなくなる。また、電
源用のパッド電極54−１、接地用のパッド電極54−２及
び信号用のパッド電極54−３が局在することなく一定の
割合で均等に配置されていれば、異なるＭＣＭを構成す
る場合においてもＬＳＩチップ23の近傍のパッド電極を
用いることができるため、配線長が著しく長くなること
がなく、特性を劣化させない。また、前記リードピン41
は２次元的に配置されるため、リードピン41のピッチを
著しく小さくしなくても必要な入出力数を確保できるた
め、必要以上に基板サイズを大きくすることもない。
【００４５】なお、上記元基板60からベース基板11を切
断する時は、複数枚のセラミックグリーシートを重ね合
わせ、焼成した後でも良いし、焼成前でも良い。焼成前
であれば金型を用いた打ち抜き加工により用意に切断す
ることができ、個々のベース基板に切断した後に焼成す
れば良い。
【００４６】図１６はこの発明の第８の実施例に係る半
導体装置の断面図である。この実施例装置は、ＬＳＩチ
ップの発熱量が大きく、ベース基板に放熱フィンを接続
して放熱を行わなければならない場合のＭＣＭにこの発
明を実施したものである。なお、この実施例において、
前記図１１と対応する箇所には同じ符号を付してその説
明は省略する。この実施例のＭＣＭではベース基板11に
放熱フィンを接続する必要があるために、リードピン41
は図１１の場合とは反対側、すなわち薄膜配線部22の形
成面側に出されている。従って、この実施例では信号用
のヴィア・ホールコンタクト17にリードピン41を直接に
接続することができない。そのため、この実施例では、
個々のベース基板11に切断した後に薄膜配線部22とは反
対側の表面に薄膜あるいは厚膜技術もしくはメッキ法等
により配線層55を選択的に形成し、この配線層55を介し
て所定の信号用のヴィア・ホールコンタクト17どおしを
接続するようにしている。
【００４７】この場合にもベース基板11とし共通のもの
を使用することができ、異なるＭＣＭの場合でも上記配
線層55のパターン形状のみを変更すれば良いので、コス
トダウンが可能になる。
【００４８】なお、この発明は上記実施例に限定される
ものてはなく種々の変形が可能であることはいうまでも
ない。例えば上記各実施例ではグリーンシート積層法に
より形成されたセラミックベース基板をベース基板とし
て用いた多層配線基板について説明したが、これはガラ
スエポキシ基板等の樹脂基板を用いるようにしても良
い。
【００４９】
【発明の効果】以上説明したようにこの発明によれば、
マルチチップモジュールに使用される多層配線基板の形
成プロセスが簡単化され、セミカスタム基板としてコス
トの低減化及び製作所要時間の短縮が可能な多層配線基
板、この基板を用いた半導体装置及び多層配線基板の製
造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の実施例に係る多層配線基板の構成を示す
パターン平面図。
【図２】図１の多層配線基板を用いて構成された半導体
装置の構成を示す断面図。
【図３】図１の多層配線基板で使用される絶縁層に形成
された面導体パターンのパターン平面図。
【図４】第２の実施例に係る多層配線基板の構成を示す
断面図。
【図５】第３の実施例に係る多層配線基板の構成を示す
パターン平面図。
【図６】図５の多層配線基板を用いて構成された半導体
装置の構成を示す断面図。
【図７】第１ないし第３の実施例で使用されるセラミッ
クベース基板の上面側を拡大して示す断面図。
【図８】第４の実施例に係る半導体装置の構成を示す断
面図。
【図９】第５の実施例に係る半導体装置の構成を示す断
面図。
【図１０】第６の実施例に係る半導体装置の構成を示す
断面図。
【図１１】第７の実施例に係る半導体装置の断面図。
【図１２】図１１の半導体装置で使用されるベース基板
を形成するための元基板のパターン平面図。
【図１３】図１２の元基板の一部を抽出し、拡大して示
すパターン平面図。
【図１４】図１３の元基板を切断した場合の断面図。
【図１５】図１１の半導体装置で使用される元基板のパ
ターン平面図。
【図１６】第８の実施例に係る半導体装置の断面図。
【符号の説明】
11…ベース基板、12，13…面導体パターン、14…ベース
基板の中央部、15，16，17…ヴィア・ホールコンタク
ト、18…ベース基板の上面、19…ベース基板の下面、20
…ポリイミド絶縁層、21…薄膜配線層、22…薄膜配線
部、23…ＬＳＩチップ、24…ボンディングワイア、25…
パッド電極、26…リングメタル、27…リッド、28…迂回
用配線パターン、29…信号配線用及び電圧供給用のヴィ
ア・ホールコンタクト、31…面導体パターン、32…絶縁
シート、33…面導体パターンが形成されていない絶縁シ
ート、40…マルチチップモジュール（ＭＣＭ）、41…リ
ードピン、42…プリント基板、43…スルーホール、44…
プリント基板の配線パターン、45…フレキシブル・フラ
ット・ケーブル、46…放熱フィン、47…リードフレー
ム。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電源系の各電位をそれぞれ伝達する面状
    導体パターンが絶縁層を介して交互に積層されたベース
    基板と、 上記ベース基板の電源系の各電位用の面状導体パターン
    のそれぞれと電気的に接続され、上記ベース基板の中央
    部に規則的に交互に配置されこのベース基板を貫通する
    ように形成されたそれぞれ複数の電源系の各電位用ヴィ
    ア・ホールコンタクト部と、 上記ベース基板の主面上に設けられ、上記各ヴィア・ホ
    ールコンタクト部に対して選択的に接続された電源系の
    各電位用の薄膜配線と信号用の薄膜配線とが形成された
    多層薄膜配線部とを具備したことを特徴とする多層配線
    基板。
  2. 【請求項２】 電源用及び接地用の面状導体パターンが
    絶縁層を介して交互に積層されたベース基板と、 上記ベース基板の電源用及び接地用の面状導体パターン
    のそれぞれと電気的に接続され、上記ベース基板の中央
    部に規則的に交互に配置されこのベース基板を貫通する
    ように形成されたそれぞれ複数の電源用及び接地用ヴィ
    ア・ホールコンタクト部と、 上記ベース基板の主面上に設けられ、上記電源用及び接
    地用ヴィア・ホールコンタクト部に対して選択的に接続
    された電源及び接地用の薄膜配線と信号用の薄膜配線と
    が形成された多層薄膜配線部とを具備したことを特徴と
    する多層配線基板。
  3. 【請求項３】 前記ベース基板の絶縁層がアルミニウム
    ・ナイトライドで構成されていることを特徴とする請求
    項２に記載の多層配線基板。
  4. 【請求項４】 前記ベース基板の主面には他の絶縁層よ
    りも厚みが十分に薄くされた絶縁層が設けられているこ
    とを特徴とする請求項２に記載の多層配線基板。
  5. 【請求項５】 電源用及び接地用の面状導体パターンが
    絶縁層を介して交互に積層されたベース基板と、 上記ベース基板の電源用及び接地用の面状導体パターン
    それぞれと電気的に接続され、上記ベース基板の中央部
    に規則的に交互に配置されこのベース基板を貫通するよ
    うに形成されたそれぞれ複数の電源用及び接地用ヴィア
    ・ホールコンタクト部と、 上記ベース基板の主面上に設けられ、上記電源用及び接
    地用ヴィア・ホールコンタクト部に対して選択的に接続
    された電源及び接地用の薄膜配線と信号用の薄膜配線と
    が形成された多層薄膜配線部と、 上記多層薄膜配線部上に搭載され、複数の表面電極を有
    し、これらの表面電極が上記多層薄膜配線部の薄膜配線
    層と選択的に接続された少なくとも１個の半導体チップ
    とを具備したことを特徴とする半導体装置。
  6. 【請求項６】 前記ベース基板の主面には他の絶縁層よ
    りも厚みが十分に薄くされた絶縁層が設けられているこ
    とを特徴とする請求項５に記載の半導体装置。
  7. 【請求項７】 電源用及び接地用の面状導体パターンが
    絶縁層を介して交互に積層されたベース基板と、 上記ベース基板の電源用及び接地用の面状導体パターン
    のそれぞれと電気的に接続され、上記ベース基板を貫通
    するように形成されたそれぞれ複数の電源用及び接地用
    ヴィア・ホールコンタクト部と、 上記ベース基板に上記電源用及び接地用ヴィア・ホール
    コンタクト部と共に配置され、上記ベース基板を貫通す
    るように形成された複数の信号用ヴィア・ホールコンタ
    クト部と、 上記ベース基板の主面上に形成され、上記各ヴィア・ホ
    ールコンタクト部と接続された複数のパッド電極とを具
    備したことを特徴とする多層配線基板。
  8. 【請求項８】 前記ベース基板の絶縁層がアルミニウム
    ・ナイトライドで構成されていることを特徴とする請求
    項７に記載の多層配線基板。
  9. 【請求項９】 電源用及び接地用の面状導体パターンが
    絶縁層を介して交互に積層され、これら電源用及び接地
    用の面状導体パターンのそれぞれと電気的に接続された
    それぞれ複数の電源用及び接地用ヴィア・ホールコンタ
    クト部及び複数の信号用ヴィア・ホールコンタクト部を
    有するベース基板を形成し、 上記ベース基板を必要な寸法に切断して個々の多層配線
    基板に分離することを特徴とする多層配線基板の製造方
    法。
JP5083573A 1992-07-30 1993-04-09 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 Expired - Fee Related JP2960276B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5083573A JP2960276B2 (ja) 1992-07-30 1993-04-09 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US08/098,074 US5475264A (en) 1992-07-30 1993-07-28 Arrangement having multilevel wiring structure used for electronic component module
KR1019930014513A KR970005707B1 (ko) 1992-07-30 1993-07-29 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
DE4325668A DE4325668C2 (de) 1992-07-30 1993-07-30 Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20385692 1992-07-30
JP4-203856 1992-07-30
JP5083573A JP2960276B2 (ja) 1992-07-30 1993-04-09 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0697362A true JPH0697362A (ja) 1994-04-08
JP2960276B2 JP2960276B2 (ja) 1999-10-06

Family

ID=26424612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5083573A Expired - Fee Related JP2960276B2 (ja) 1992-07-30 1993-04-09 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US5475264A (ja)
JP (1) JP2960276B2 (ja)
KR (1) KR970005707B1 (ja)
DE (1) DE4325668C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004091268A1 (ja) * 2003-04-07 2006-07-06 イビデン株式会社 多層プリント配線板
KR100812104B1 (ko) * 2000-03-24 2008-03-12 소니 가부시끼 가이샤 반도체 장치 및 그 제조 공정
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210503B2 (ja) * 1993-09-30 2001-09-17 株式会社東芝 マルチチップモジュールおよびその製造方法
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
WO1996039716A1 (en) * 1995-06-06 1996-12-12 International Business Machines Corporation Multilayer module with thinfilm redistribution area
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US5751165A (en) * 1995-08-18 1998-05-12 Chip Express (Israel) Ltd. High speed customizable logic array device
US5756395A (en) * 1995-08-18 1998-05-26 Lsi Logic Corporation Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5789783A (en) * 1996-04-02 1998-08-04 Lsi Logic Corporation Multilevel metallization structure for integrated circuit I/O lines for increased current capacity and ESD protection
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6303879B1 (en) * 1997-04-01 2001-10-16 Applied Materials, Inc. Laminated ceramic with multilayer electrodes and method of fabrication
US5888445A (en) * 1997-06-02 1999-03-30 Eastman Kodak Company Method for making ceramic micro-electromechanical parts and tools
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
JP4190602B2 (ja) * 1997-08-28 2008-12-03 株式会社ルネサステクノロジ 半導体装置
JP3985016B2 (ja) * 1997-10-31 2007-10-03 沖電気工業株式会社 半導体装置
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
TW409330B (en) * 1999-03-20 2000-10-21 United Microelectronics Corp Repairable multi-chip module package
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
DE10260786A1 (de) * 2002-12-23 2004-07-15 Daimlerchrysler Ag Flachkabelstrang
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
WO2005036610A2 (en) * 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
US7280372B2 (en) * 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
US7652381B2 (en) 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
US7629683B1 (en) * 2006-02-28 2009-12-08 Juniper Networks, Inc. Thermal management of electronic devices
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
US20070252283A1 (en) * 2006-04-28 2007-11-01 Keller Christopher L High speed, high density board to board interconnect
US7911059B2 (en) * 2007-06-08 2011-03-22 SeniLEDS Optoelectronics Co., Ltd High thermal conductivity substrate for a semiconductor device
US7906838B2 (en) * 2007-07-23 2011-03-15 Headway Technologies, Inc. Electronic component package and method of manufacturing same
JP4492695B2 (ja) * 2007-12-24 2010-06-30 株式会社デンソー 半導体モジュールの実装構造
US20110075392A1 (en) 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板
US10586012B2 (en) 2018-04-25 2020-03-10 International Business Machines Corporation Semiconductor process modeling to enable skip via in place and route flow

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR228608A1 (es) * 1980-07-11 1983-03-30 Du Pont Procedimiento para formar una conexion esteril entre tubos,aparato,disposicion y recipiente para llevarlo a cabo
JPS58111396A (ja) * 1981-12-25 1983-07-02 株式会社日立製作所 多層配線基板
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
JPH01191461A (ja) * 1988-01-27 1989-08-01 Nec Corp Ｉｃパッケージ
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
JPH0353795A (ja) * 1989-07-21 1991-03-07 Nec Corp 誤動作検出方式
JPH0378290A (ja) * 1989-08-21 1991-04-03 Hitachi Ltd 多層配線基板
JP2574902B2 (ja) * 1989-09-20 1997-01-22 株式会社日立製作所 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812104B1 (ko) * 2000-03-24 2008-03-12 소니 가부시끼 가이샤 반도체 장치 및 그 제조 공정
JPWO2004091268A1 (ja) * 2003-04-07 2006-07-06 イビデン株式会社 多層プリント配線板
JP2010283396A (ja) * 2003-04-07 2010-12-16 Ibiden Co Ltd 多層プリント配線板
US8129625B2 (en) 2003-04-07 2012-03-06 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
DE4325668C2 (de) 1999-06-24
US5475264A (en) 1995-12-12
KR940003010A (ko) 1994-02-19
JP2960276B2 (ja) 1999-10-06
KR970005707B1 (ko) 1997-04-19
DE4325668A1 (de) 1994-02-03

Similar Documents

Publication Publication Date Title
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5281151A (en) Semiconductor chip carrier, module having same chip carrier mounted therein, and electronic device incorporating same module
JP3288840B2 (ja) 半導体装置およびその製造方法
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JP2011139083A (ja) 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
JPH02168662A (ja) チップキャリア
EP0236493A1 (en) MICROELECTRONIC BOX.
JPH05502337A (ja) 半導体チップ用のくぼんだ空洞を持った多層パッケージ
JP2004235650A (ja) ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法
JP2002158452A (ja) 多層配線基板及び半導体装置
JPH07263619A (ja) 半導体装置
JPH022699A (ja) 高密度ハイブリッド集積回路
TW201228490A (en) Wiring board
JP2001177048A (ja) 半導体装置及びその製造方法、ならびに電子機器
JP3520540B2 (ja) 多層基板
JP2001339170A (ja) 多層配線基板
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
JPH0851171A (ja) 半導体セラミックパッケージ
JPH07297359A (ja) マルチチップモジュールとマルチチップモジュール用コネクタ
JPH0613487A (ja) マルチチップモジュール
JPH10135637A (ja) セラミック多層配線基板
JP2871613B2 (ja) マルチチップモジュール用基板及びその製造方法
JP3272831B2 (ja) 多層配線基板、及びこれを用いた半導体装置
JPH02177350A (ja) 半導体装置用パッケージ
JPS6159534B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees