JP2002158452A - 多層配線基板及び半導体装置 - Google Patents

多層配線基板及び半導体装置

Info

Publication number
JP2002158452A
JP2002158452A JP2000353497A JP2000353497A JP2002158452A JP 2002158452 A JP2002158452 A JP 2002158452A JP 2000353497 A JP2000353497 A JP 2000353497A JP 2000353497 A JP2000353497 A JP 2000353497A JP 2002158452 A JP2002158452 A JP 2002158452A
Authority
JP
Japan
Prior art keywords
signal line
plane
differential signal
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000353497A
Other languages
English (en)
Other versions
JP3877132B2 (ja
Inventor
Atsushi Kikuchi
敦 菊池
Masanori Iijima
真紀 飯島
Yoshihiko Ikemoto
義彦 池元
Munetomo Morioka
宗知 森岡
Yoshiji Kimura
吉志 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000353497A priority Critical patent/JP3877132B2/ja
Priority to US09/817,787 priority patent/US6573600B2/en
Priority to KR1020010018943A priority patent/KR100669930B1/ko
Priority to TW090110830A priority patent/TW517337B/zh
Publication of JP2002158452A publication Critical patent/JP2002158452A/ja
Application granted granted Critical
Publication of JP3877132B2 publication Critical patent/JP3877132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は、電源部とグランド部とを基板内の
各層に効率的に配置して、一般信号線と差動信号線の両
方に関して最適なインピーダンス特性を達成することが
できる多層配線基板及び半導体装置を提供することを課
題とする。 【解決手段】 一般信号線１−１，１−２，１−３，１
−４と差動信号線４−１，４−１とを異なる面に配置す
る。差動信号線が配置される面において、差動信号線を
第１の領域に配置し、第２の領域に電源プレーン１２−
１，１２−３とグランドプレーンとのうちいずれか一方
を配置する。一般信号線を第２の領域の垂直方向に積層
された状態で配置することにより、一般信号線及び差動
信号線の両方を電源プレーンとグランドプレーンとの間
に配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般的に半導体装置
に係わり、特に、差動信号線が設けられた多層配線基板
の構造及びそのような多層配線基板に半導体素子を搭載
した半導体装置に関する。
【０００２】多層配線基板では、信号線が配置される信
号層を電源層とグランド層との間に設けることにより、
信号線のインピーダンスを整合してクロストークノイズ
を低減している。信号層の両側に電源層及びグランド層
を配置した構造をストリップライン構造と称し、信号層
の片側に電源層又はグランド層を配置した構造をマイク
ロストリップラインと称する。
【０００３】
【従来の技術】特願平５−１３６５６７号公報は、電源
部とグランド部とを同一層内に配置した構造を開示して
いる。この公開特許公報に開示された多層配線基板で
は、電源線とグランド線の各々を櫛状に形成し、それら
を所定の距離を置いて互いにかみ合わせて電源層を形成
している。
【０００４】また、特開平９−１８１５６号公報は、基
板全体において網目上に電源線を配置した構成を開示し
ている。すなわち、この公開特許公報に開示された多層
配線基板は、第１の信号配線部と第１の電源配線部と複
数の第１のグランド配線部とを有する第１層と、第２の
信号配線部と第２の電源配線部と複数の第２のグランド
配線部とを有する第２の層とよりなる。第２の層の第２
のグランド配線部を第１の層の第１のグランド配線部に
接続することにより、多層配線基板全体においてグラン
ド配線を網目状に配置して、グランド配線部全体のイン
ダクタンス及びインピーダンスを低減している。
【０００５】
【発明が解決しようとする課題】上述のように、多層配
線基板の電源部及びグランド部の構成を工夫すること
で、多層配線基板の電気的特性を向上させている。しか
し、多層配線基板の配線密度が増大し、且つ高周波領域
での動作が必要な場合、信号配線部のインピーダンスを
整合することが困難となり、信号線間のクロストークノ
イズの抑制が難しくなる。特に、一般の信号線と差動信
号線が同一層内に混在する場合には、信号配線部のイン
ピーダンスの整合が更に困難となる。
【０００６】すなわち、一般の信号線と差動信号線とで
は、信号配線部の特性インピーダンスが大きく異なた
め、一般の信号線が配置された部分と、差動信号線が配
置された部分とでは、特性インピーダンスを異ならせる
必要がある。一般的に、信号配線部の特性インピーダン
スは、信号配線部が設けられる絶縁層の厚みを又は誘電
率を変えることにより変更できる。また、信号配線の幅
又は厚さを変更することにより、信号配線部の特性イン
ピーダンスを変更することもできる。
【０００７】ここで、一つの絶縁層の厚みを全体的に変
えることはできるが、一つの絶縁層において部分的に厚
みを変えることは困難である。また、絶縁層の材質を一
つの絶縁層内で部分的に変えるることも現実的では困難
である。したがって、インピーダンス特性の異なる配線
が混在した一つの配線層を形成するには、配線の幅を変
えたり、配線の厚さを変えたりする必要がある。しか
し、配線の微細化が進むと、配線幅及び厚さを変更する
だけでは、インピーダンス特性を十分に調整することが
困難となるといった問題がある。
【０００８】本発明は上記の点に鑑みてなされたもので
あり、電源部とグランド部と基板内の各層に効率的に配
置して、一般信号線と差動信号線の両方に関して最適な
インピーダンス特性を達成することができる多層配線基
板、及びそのような多層配線基板を用いた半導体装置を
提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００１０】請求項１記載の発明は、電源プレーンとグ
ランドプレーンとの間に絶縁層を介して配置された一般
信号線と差動信号線とを有する多層配線基板であって、
一般信号線と差動信号線とは異なる面に配置され、差動
信号線が配置される面は、差動信号線が配置される第１
の領域と、電源プレーンとグランドプレーンとのうちい
ずれか一方が配置される第２の領域とを有し、一般信号
線は、該第２の領域の垂直方向に積層された状態で配置
されることにより、電源プレーンとグランドプレーンと
の間に配置されたことを特徴とするものである。
【００１１】請求項２記載の発明は、請求項１記載の多
層配線基板であって、グランドプレーンのみが形成され
た第１の面と、電源プレーンが前記第１の領域の垂直方
向に形成され且つグランドプレーンが前記第２の領域の
垂直方向に形成された第２の面とを有し、差動信号線
は、前記第１の面に形成されたグランドプレーンと、前
記第２の面に形成された電源プレーンとの間に配置され
たことを特徴とするものである。
【００１２】請求項３記載の発明は、請求項１記載の多
層配線基板であって、電源プレーンのみが形成された第
１の面と、グランドプレーンが前記第１の領域の垂直方
向に形成され且つ電源プレーンが前記第２の領域の垂直
方向に形成された第２の面とを有し、差動信号線は、前
記第１の面に形成された電源プレーンと、前記第２の面
に形成されたグランドプレーンとの間に配置されたこと
を特徴とするものである。
【００１３】請求項４記載の発明は、請求項１乃至３の
うちいずれか一項記載の多層配線基板であって、一般信
号線、差動信号線、電源プレーン及びグランドプレーン
の各々は所定の導電材料よりなり、一般信号線、差動信
号線、電源プレーン及びグランドプレーンが形成される
面の間に所定の絶縁材料よりなる絶縁層が形成されたこ
とを特徴とする多層配線基板。
【００１４】請求項５記載の発明は、請求項４記載の多
層配線基板であって、前記所定の導電材料及び前記所定
の絶縁材料は、一般信号線及び差動信号線に関するイン
ピーダンスが所定の値になるように選定されることを特
徴とするものである。
【００１５】請求項６記載の発明は、請求項１乃至５の
うちいずれか一項記載の多層配線基板と、該多層配線基
板に実装された半導体素子とよりなることを特徴とする
ものである。上記した各手段は、次のように作用する。
【００１６】請求項１及び６記載の発明によれば、一般
信号線と差動信号線が異なる面に配置されるるため、一
般信号線からグランドプレーン又は電極プレーンまでの
距離と、差動信号線からグランドプレーン又は電極プレ
ーンまでの距離とを異なる距離とすることができる。信
号線に関するインピーダンスはグランドプレーン及び電
極プレーンまでの距離に依存するため、一般信号線に関
するインピーダンスと差動信号線に関するインピーダン
スとを、グランドプレーン及び電極プレーンまでの距離
距離に応じて異ならせることができる。したがって、簡
単な構造で一般信号線と差動信号線との両方を有する多
層配線基板を、簡単な構造で容易に製造することができ
る。また、そのような多層配線基板により微細な配線構
造を必要とする半導体装置を容易に製造することができ
る。
【００１７】請求項２及び３記載の発明によれば、差動
信号線は第１の領域の垂直方向に積層された状態で設け
られた電源プレーンとグランドプレーンとの間に配置さ
れる。また、一般信号線は第２の領域の垂直方向に積層
された状態で形成された電源プレーンとグランドプレー
ンとの間に配置される。差動信号線が設けられる面のな
かで第２の領域には電源プレーン又はグランドプレーン
が設けられるので、一般信号線が設けられる第２の領域
では、第１の領域より多くの電源プレーン及びグランド
プレーンを設けることができる。したがって、差動信号
線と電源プレーン又はグランドプレーンとの間の距離
を、一般信号線と電源プレーン又はグランドプレーンと
の間の距離より大きくすることができる。
【００１８】請求項４及び５記載の発明によれば、一般
信号線、差動信号線、電源プレーン、グランドプレーン
及び絶縁材料を適当な材料とすることにより、これらの
材料の値に依存する一般信号線及び差動信号線に関する
インピーダンスを調整することができる。
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００１９】図１は一般信号線に関するストリップライ
ン構造の断面図であり、図２は差動信号線に関するスト
リップライン構造の断面図である。
【００２０】図１に示すストリップライン構造におい
て、一般信号線１は、ガラスセラッミク等により形成さ
れた絶縁層３の中央に配置される。絶縁層３の片側には
グランドプレーン（グランド層）又は電源プレーン（電
源層）２が配置され、反対側にもグランドプレーン（グ
ランド層）又は電源プレーン（電源層）２が配置され
る。すなわち、一般信号線１は、絶縁層３の絶縁材を介
して、２つのグランドプレーンの間、又は２つの電源プ
レーンの間、又はグランドプレーンと電源プレーンとの
間に挟まれた状態に配置される。
【００２１】図１において、一般信号線１の幅ｗは０．
０５ｍｍであり、厚みｔは０．０１５ｍｍである。絶縁
層３を形成する材料をガラスセラミックとした場合の誘
電率εｒは５．４である。また、２つの電源又はグラン
ドプレーン２の間の距離、すなわち絶縁層３の厚さｈは
０．２ｍｍである。
【００２２】図１に示すようなストリップライン構造に
おいて、一般信号線に関する特性インピーダンスは、以
下の式により求めることができる。
【００２３】Ｚ０＝６０／（εｒ）１／２×Ｉｎ（１．
９ｈ／（０．８ｗ＋ｔ）） 一般信号線に関する特性インピーダンスは、通常５０Ω
（Ｚ０＝５０Ω）となるように上述の式の各値が決定さ
れる。
【００２４】一方、図２に示すストリップライン構造は
差動信号線に関するものであり、一対の信号線４により
差動信号線が構成されている。以下、一対の信号線を差
動信号線４と称する。
【００２５】図２に示すストリップライン構造におい
て、図１に示すストリップライン構造と同様に、差動信
号線４は、ガラスセラッミク等により形成された絶縁層
３の中央に配置される。絶縁層３の片側にはグランドプ
レーン（グランド層）又は電源プレーン（電源層）２が
配置され、反対側にもグランドプレーン（グランド層）
又は電源プレーン（電源層）２が配置される。すなわ
ち、差動信号線４は、絶縁層３の絶縁材を介して、２つ
のグランドプレーンの間、又は２つの電源プレーンの
間、又はグランドプレーンと電源プレーンとの間に挟ま
れた状態に配置される。
【００２６】図２において、差動信号線４の各々の幅ｗ
は０．０５ｍｍであり、厚みｔは０．０１５ｍｍであ
る。絶縁層３を形成する材料をガラスセラミックとした
場合の誘電率εｒは５．４である。また、２つの電源又
はグランドプレーン２の間の距離、すなわち絶縁層３の
厚さｈは０．４ｍｍである。
【００２７】図２に示すようなストリプライン構造にお
いて、差動信号線に関する差動インピーダンスは、以下
の式により求めることができる。
【００２８】Ｚｄｉｆｆ＝２Ｚ０（１−０．３７４ｅ
−２．９ｓ／ｈ） 差動信号線に関する特性インピーダンスは、通常１００
Ω（Ｚｄｉｆｆ＝１００Ω）となるように上述の式の各
値が決定される。図２に示す例において上述の式により
差動インピーダンスを計算すると、Ｚｄｉｆｆ＝１０
０．３Ωとなる。また、差動信号線４の各々に関する特
性インピーダンスＺ０は、一般信号線に関する特性イン
ピーダンスの式により計算するとＺ０＝６７．８Ωとな
る。
【００２９】図１と図２を比較するとわかるように、差
動信号線４を絶縁するための絶縁層３の厚みｈ（０．４
ｍｍ）は、一般信号線１を絶縁するための絶縁層３の厚
みｈ（０．２ｍｍ）の２倍となっている。本は発明の実
施の携帯では、差動信号線の絶縁層の厚みが、一般信号
線の絶縁層の厚みの２倍となるように多層配線基板を構
成することにより、一般信号線及び差動信号線の両方に
対して最適なインピーダンス特性を達成するものであ
る。
【００３０】次に、本発明の一実施の形態について図３
及び図４を参照しながら説明する。図３は本発明の一実
施の形態による多層配線基板の多層構造を説明するため
の模式図であり、図４は図３に示す多層構造を三次元的
に表した模式図である。
【００３１】本実施の形態による多層配線基板は、基板
内に一般信号線（以下、単に信号線と称することもあ
る）１と差動信号線４の両方を有する。信号線１は差動
信号線４が形成される層（又は面）とは異なる層（又は
面）に形成される。また、多層配線基板は、上から見た
場合、信号線１が設けられる領域と差動信号線４が設け
られる領域とに分離される。すなわち、図３に示す例で
は、多層配線基板の中央から左側の部分（差動信号線側
（第１の領域））には差動信号線が設けられ、右側の部
分（一般信号線側（第２の領域））には一般信号線が設
けられる。
【００３２】図３において、上側グランドプレーン（Ｇ
ＮＤプレーン）１０−１は多層配線基板の全面に亘って
形成される。グランドプレーン１０−１の一般信号線側
の下側には、０．１０ｍｍの厚さの絶縁層を介して信号
線１−１が形成される面が設けられる。信号線１−１は
一般信号線側にのみ形成され、差動信号線側には形成さ
れない。そして、信号線１−１が形成された面の下に
は、０．１０ｍｍの厚さの絶縁層を介して電源プレーン
１２−１が設けられる。
【００３３】電源プレーン１２−1の面内で差動信号線
側には、差動信号線４−１が形成される。すなわち、電
源プレーン１２−１は一般信号線側にのみ形成され、電
源プレーン１２−１と同じ面の差動信号線側には差動信
号線４−１が形成される。したがって、グランドプレー
ン１０−１と差動信号線４−１が形成された面との間に
は０．２０ｍｍの厚さの絶縁層が設けられる。
【００３４】電源プレーン１２−１の下には、０．１０
ｍｍの厚さの絶縁層を介して信号線１−２が形成される
面が設けられる。信号線１−２は一般信号線側にのみ形
成され、差動信号線側には形成されない。そして、信号
線１−２が設けられた面の下側には、０．１０ｍｍの厚
さの絶縁層を介してグランドプレーン１０−２が設けら
れる。グランドプレーン１０−２は、一般信号線側にの
みに設けられ、同じ面の差動信号線側には、電源プレー
ン１２−２が設けられる。すなわち、グランドプレーン
１０−２と電源プレーン１２−２とは同じ面内に設けら
れ、一般信号線側がグランドプレーン１０−２となり、
差動信号線側が電源プレーン１２−２となる。したがっ
て、差動信号線４−１と電源プレーン１２−２との間に
は０．２０ｍｍの絶縁層が設けられる。
【００３５】上述の構成と同様に、グランドプレーン１
０−２の下側には、０．１０ｍｍの厚さの絶縁層を介し
て信号線１−３が形成される面が設けられる。信号線１
−３は一般信号線側にのみ形成され、差動信号線側には
形成されない。そして、信号線１−３が形成された面の
下側には、０．１０ｍｍの厚さの絶縁層を介して電源プ
レーン１２−３が設けられる。
【００３６】電源プレーン１２−３の面内で差動信号線
側には、差動信号線４−２が形成される。すなわち、電
源プレーン１２−３は一般信号線側にのみ形成され、電
源プレーン１２−３と同じ面の差動信号線側には差動信
号線４−２が形成される。したがって、グランドプレー
ン１０−２と差動信号線４−２が形成された面との間に
は０．２０ｍｍの厚さの絶縁層が設けられる。
【００３７】電源プレーン１２−３の下には、０．１０
ｍｍの厚さの絶縁層を介して信号線１−４が形成される
面が設けられる。信号線１−４は一般信号線側にのみ形
成され、差動信号線側には形成されない。そして、信号
線１−４が設けられた面の下側には、０．１０ｍｍの厚
さの絶縁層を介してグランドプレーン１０−３が設けら
れる。グランドプレーン１０−２は、一般信号線側に設
けられるだけでなく、同じ面の差動信号線側にも延在す
る。したがって、差動信号線４−２とグランドプレーン
１２−３との間には０．２０ｍｍの絶縁層が設けられ
る。
【００３８】本実施の形態では、グランドプレーン、電
源プレーン、信号線、差動信号線を上述の順序で設ける
ことにより、より多くの数の層を設けることができる。
なお、上側グランドプレーン１０−１の上側には厚さ
０．１０ｍｍの絶縁層が設けられて多層配線基板の表面
１４が形成される。図４においては、グランドプレーン
１０−１の上側の表面は示されていない。
【００３９】また、本実施の形態による多層配線基板
は、表面１４、グランドプレーン１０−１、信号線１−
１、電源プレーン１２−１、信号線１−２及びグランド
プレーン１０−２を含む層構造だけで、差動信号線と一
般信号線とが混在した多層配線基板として形成すること
ができる。
【００４０】上述の実施の形態によれば、一般信号線１
−１，１−２，１−３，１−４の各々の上側及び下側に
は、厚さ０．１０ｍｍの絶縁層が設けられ、一方、差動
信号線４−１，４−２の各々の上側及び下側には厚さ
０．２０ｍｍの絶縁層が設けられる。そして、一般信号
線１−１，１−２，１−３，１−４及び差動信号線４−
１，４−２の各々は、グランドプレーンと電源プレーン
との間に配置される。
【００４１】したがって、図３及び図４に示す多層構造
は、図１及び図２を用いて説明したように、差動信号線
の絶縁層の厚さは、一般信号線の絶縁層の厚さの２倍と
なっており、差動信号線及び一般信号線の両方に関して
最適なインピーダンス特性を得ることができる構造とな
っている。差動信号線に関しては、一般信号線に用いら
れる０．１０ｍｍの厚さの絶縁層を２層重ねているのだ
けなので、簡単な構造で差動信号の絶縁層の厚さを一般
信号線の絶縁層の厚さの２倍にすることができる。
【００４２】以上のように、本発明による多層配線基板
では、一般信号線と差動信号線とは異なる面に配置さ
れ、差動信号線が配置される面は、差動信号線が配置さ
れる第１の領域と、電源プレーンとグランドプレーンと
のうちいずれか一方が配置される第２の領域とを有して
いる。そして、一般信号線は、第２の領域の垂直方向に
積層された状態で配置されることにより、電源プレーン
とグランドプレーンとの間に配置される。
【００４３】そして、上述の多層配線基板は、グランド
プレーンのみが形成された第１の面と、電源プレーンが
第１の領域の垂直方向に形成され且つグランドプレーン
が第２の領域の垂直方向に形成された第２の面とを有
し、差動信号線は、第１の面に形成されたグランドプレ
ーンと、第２の面に形成された電源プレーンとの間に配
置されることとしてもよい。ここで、電源プレーンが第
１の領域の垂直方向に形成されるということは、第１の
領域を第１の面に対して垂直方向に延長した領域内に電
源プレーンが形成されるという意味であり、電源プレー
ン自体が第１の面に垂直に延在するわけではなく、電源
プレーンは第１の面に対して平行に延在する。これは、
グランドプレーンにおいても同様である。
【００４４】また、本発明による多層配線基板は、電源
プレーンのみが形成された第１の面と、グランドプレー
ンが第１の領域の垂直方向に形成され且つ電源プレーン
が第２の領域の垂直方向に形成された第２の面とを有
し、差動信号線は、第１の面に形成された電源プレーン
と、第２の面に形成されたグランドプレーンとの間に配
置されることとしてもよい。ここで、グランドプレーン
が第１の領域の垂直方向に形成されるということは、第
１の領域を第１の面に対して垂直方向に延長した領域内
にグランドプレーンが形成されるという意味であり、グ
ランドプレーン自体が第１の面に垂直に延在するわけで
はなく、グランドプレーンは第１の面に対して平行に延
在する。これは、電源プレーンにおいても同様である。
【００４５】次に、上述の実施の形態による多層配線基
板を用いた半導体装置について説明する。
【００４６】図５は上述の実施の形態による多層配線基
板を用いて形成した半導体装置の第１の例を示す断面図
である。図５に示す半導体装置は、半導体素子２０を多
層配線基板２２にフリップチップ実装したものである。
【００４７】多層配線基板２２は、図３に示す多層構造
の表面１４からグランドプレーン１０−２（電源プレー
ン１２−１）までの構造に相当する。したがって、差動
信号線は一層分設けられ、一般信号線は二層にわたって
設けられる。
【００４８】多層配線基板２２の最下層は絶縁層２８で
あり、絶縁層２８の下面に外部接続用電極３０が形成さ
れる。外部接続用電極３０の各々には、半田ボール３２
が形成され、半導体装置の外部接続用端子として機能す
る。
【００４９】絶縁層２８の上面の一部（図５では右半
分）にはグランドプレーン３４が形成され、残りの部分
（図５では左半分）には電源プレーン３６が形成され
る。グランドプレーン３４及び電源プレーン３６の上に
は、絶縁層３８が設けられる。そして、グランドプレー
ン３４の上方の位置で、絶縁層３８の上には一般信号線
４０が形成される。しかし、電源プレーン３６の上方の
位置における絶縁層３８の上には、一般信号線も差動信
号線も形成されない。
【００５０】そして、一般信号線３８の上（すなわち、
絶縁層３８の上）には、更に絶縁層４２が形成される。
したがって、一般信号線４０は絶縁層３８と絶縁層４２
との間に挟まれた状態である。
【００５１】絶縁層４２の上面には、一般信号線４０が
設けられた領域の上方に電源プレーン４４が形成され
る。また、一般信号線４０が設けられていない領域の上
方で、絶縁層４２の上面には差動信号線４６が形成され
る。したがって、絶縁層４２の上面の一部には差動信号
線４６が形成され、残りの部分には電源プレーン４４が
形成される。すなわち、絶縁層４２の上面には差動信号
線４６及び電源プレーン４４の両方が形成される。
【００５２】電源プレーン４４及び差動信号線の上（す
なわち絶縁層４２の上）には、更に絶縁層４８が形成さ
れる。そして、絶縁層４８の上面の電源プレーン４４の
上方には一般信号線５０が形成される。しかし、電源プ
レーン４４の上方の位置における絶縁層４８の上面に
は、一般信号線も差動信号線も形成されない。
【００５３】そして、一般信号線５０の上（すなわち、
絶縁層４８の上）には、更に絶縁層５２が形成される。
したがって、一般信号線５０は絶縁層４８と絶縁層５２
との間に挟まれた状態である。
【００５４】絶縁層５２の上面にはグランドプレーン５
４がその全体にわたって形成され、グランドプレーンの
上面には絶縁層５６が形成される。絶縁層５６は多層配
線基板２２の最上層であり、絶縁層５６の上面に半導体
素子実装用の電極（図示せず）が設けられる。
【００５５】ここで、絶縁層３８，４２，４８，５２
は、例えばガラスセラミックより形成され、実質的に同
じ厚みを有している。絶縁層３８，４２，４８，５２
は、ガラスセラミックのような無機材料の他、樹脂のよ
うな有機材料により形成されてもよい。また、一般信号
線、作動信号線、電源プレーン及びグランドプレーン
は、銅又はタングステン等の導電材料により形成され
る。
【００５６】なお、多層配線基板２２の電極、差動信号
線、一般信号線、グランドプレーン、電源プレーンは、
半導体装置が所定の機能を有するように各層に形成され
た回路パターン及びビアホール等により電気的に接続さ
れる。そのような層間の電気的接続は、当業者にとって
周知の技術であり、図示及び説明は省略する。
【００５７】以上のような構造の多層配線基板２２の半
導体素子実装用電極に対して、半導体素子２０が半田バ
ンプ２０を用いてフリップチップ実装される。その後、
半導体素子２０と多層配線基板２２の絶縁層５６との間
にアンダーフィル樹脂５８が充填され、半導体装置が完
成する。
【００５８】図５から明らかなように、差動信号線４６
の下側には絶縁層４２と絶縁層３８とを介して電源プレ
ーン３６が設けられ、その上側には絶縁層４８と絶縁層
５２とを介してグランドプレーンが設けられる。したが
って、差動信号線４６の絶縁層の厚さは、一般信号線の
絶縁層の厚さの２倍であり、差動信号線４６及び一般信
号線４０，５０の各々に対して最適なインピーダンス特
性を提供することができる。
【００５９】図６は上述の実施の形態による多層配線基
板を用いて形成した半導体装置の第２の例を示す断面図
である。図６において、図５に示す構成部品と同等な部
品には同じ符号を付し、その説明は省略する。図６に示
す半導体装置は、半導体素子２０を多層配線基板２２に
ワイヤボンディングにより実装したものである。
【００６０】すなわち、図５に示す多層配線基板２２の
上に半導体素子層２０の背面を固定し、半導体素子２０
の電極と多層配線基板の電極とをボンディングワイヤ６
０により電気的に接続したものである。半導体素子２０
及びボンディングワイヤ６０はポッティング樹脂６２に
より封止される。
【００６１】図７は上述の実施の形態による多層配線基
板を用いて形成した半導体装置の第３の例を示す断面図
である。図７において、図５に示す構成部品と同等な部
品には同じ符号を付し、その説明は省略する。
【００６２】図７に示す半導体装置は、半導体素子２０
を多層配線基板２２にフリップチップ実装し、更に放熱
用のヒートスプレッダ６６を設けたものである。ヒート
スプレッダ６６は半導体素子２０を収容する凹部を有し
ており、半導体素子２０の背面に接触して、半導体素子
の熱を拡散する。
【００６３】図８は上述の実施の形態による多層配線基
板を用いて形成した半導体装置の第４の例を示す断面図
である。図８において、図５に示す構成部品と同等な部
品には同じ符号を付し、その説明は省略する。
【００６４】図８に示す半導体装置は、多層配線基板２
２に予め開口２２ａを形成しておき、開口２２ａに半導
体素子２０を収容した構成である。すなわち、開口２２
ａの開口部を覆うように、ヒートスプレッダ６８を最上
層である絶縁層５６の表面に固定する。そして、開口２
２ａ内で半導体素子２０の背面をヒートスプレッダ６８
の開口２２ａ内に露出した面に固定する。
【００６５】開口２２ａには段差が設けられており、段
差の面に設けられた電極（図示せず）に半導体素子２０
の電極をボンディングワイヤ７０により電気的に接続す
る。その後、開口２２ａ内の半導体素子２０とボンディ
ングワイヤ７０とをポッティング樹脂７２により封止し
て半導体装置が完成する。
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１及び６記
載の発明によれば、一般信号線と差動信号線が異なる面
に配置されるるため、一般信号線からグランドプレーン
又は電極プレーンまでの距離と、差動信号線からグラン
ドプレーン又は電極プレーンまでの距離とを異なる距離
とすることができる。信号線に関するインピーダンスは
グランドプレーン及び電極プレーンまでの距離に依存す
るため、一般信号線に関するインピーダンスと差動信号
線に関するインピーダンスとを、グランドプレーン及び
電極プレーンまでの距離距離に応じて異ならせることが
できる。したがって、簡単な構造で一般信号線と差動信
号線との両方を有する多層配線基板を、簡単な構造で容
易に製造することができる。また、そのような多層配線
基板により微細な配線構造を必要とする半導体装置を容
易に製造することができる。
【００６６】請求項２及び３記載の発明によれば、差動
信号線は第１の領域の垂直方向に積層された状態で設け
られた電源プレーンとグランドプレーンとの間に配置さ
れる。また、一般信号線は第２の領域の垂直方向に積層
された状態で形成された電源プレーンとグランドプレー
ンとの間に配置される。差動信号線が設けられる面のな
かで第２の領域には電源プレーン又はグランドプレーン
が設けられるので、一般信号線が設けられる第２の領域
では、第１の領域より多くの電源プレーン及びグランド
プレーンを設けることができる。したがって、差動信号
線と電源プレーン又はグランドプレーンとの間の距離
を、一般信号線と電源プレーン又はグランドプレーンと
の間の距離より大きくすることができる。
【００６７】請求項４及び５記載の発明によれば、一般
信号線、差動信号線、電源プレーン、グランドプレーン
及び絶縁材料を適当な材料とすることにより、これらの
材料の値に依存する一般信号線及び差動信号線に関する
インピーダンスを調整することができる。
【図面の簡単な説明】
【図１】一般信号線に関するストリップライン構造の断
面図である。
【図２】差動信号線に関するストリップライン構造の断
面図である。
【図３】本発明の一実施の形態による多層配線基板の多
層構造を説明するための模式図である。
【図４】図３に示す多層構造を三次元的に表した模式図
である。
【図５】本発明の一実施の形態による多層配線基板を用
いて形成した半導体装置の第１の例を示す断面図であ
る。
【図６】本発明の一実施の形態による多層配線基板を用
いて形成した半導体装置の第２の例を示す断面図であ
る。
【図７】本発明の一実施の形態による多層配線基板を用
いて形成した半導体装置の第３の例を示す断面図であ
る。
【図８】本発明の一実施の形態による多層配線基板を用
いて形成した半導体装置の第４の例を示す断面図であ
る。
【符号の説明】
１，１−１，１−２，１−３，１−４，４０，５０ 一
般信号線 ２ 電源又はグランドプレーン ３ 絶縁層 ４，４−１，４−１，４６ 差動信号線 １０−１，１０−２，１０−３，３４，５４ グランド
プレーン １２−１，１２−２，１２−３，３６，４４ 電源プレ
ーン １４ 表面 ２０ 半導体素子 ２０ａ 半田バンプ ２２ 多層配線基板 ２２ａ 開口 ２８，３８，４２，４８，５２，５６ 絶縁層 ３０ 電極 ３２ 半田ボール ５８ アンダーフィル材 ６０，７０ ボンディングワイヤ ６２，７２ ポッティング樹脂 ６６，６８ ヒートスプレッダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池元 義彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 木村 吉志 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E338 AA03 BB75 CC02 CC04 CC06 CD01 CD11 EE11 5E346 AA12 AA15 AA35 BB02 BB03 BB04 BB07 BB11 CC01 CC18 CC31 DD02 DD31 FF45 HH03

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 電源プレーンとグランドプレーンとの間
    に絶縁層を介して配置された一般信号線と差動信号線と
    を有する多層配線基板であって、 一般信号線と差動信号線とは異なる面に配置され、 差動信号線が配置される面は、差動信号線が配置される
    第１の領域と、電源プレーンとグランドプレーンとのう
    ちいずれか一方が配置される第２の領域とを有し、 一般信号線は、該第２の領域の垂直方向に積層された状
    態で配置されることにより、電源プレーンとグランドプ
    レーンとの間に配置されたことを特徴とする多層配線基
    板。
  2. 【請求項２】 請求項１記載の多層配線基板であって、 グランドプレーンのみが形成された第１の面と、電源プ
    レーンが前記第１の領域の垂直方向に形成され且つグラ
    ンドプレーンが前記第２の領域の垂直方向に形成された
    第２の面とを有し、 差動信号線は、前記第１の面に形成されたグランドプレ
    ーンと、前記第２の面に形成された電源プレーンとの間
    に配置されたことを特徴とする多層配線基板。
  3. 【請求項３】 請求項１記載の多層配線基板であって、 電源プレーンのみが形成された第１の面と、グランドプ
    レーンが前記第１の領域の垂直方向に形成され且つ電源
    プレーンが前記第２の領域の垂直方向に形成された第２
    の面とを有し、 差動信号線は、前記第１の面に形成された電源プレーン
    と、前記第２の面に形成されたグランドプレーンとの間
    に配置されたことを特徴とする多層配線基板。
  4. 【請求項４】 請求項１乃至３のうちいずれか一項記載
    の多層配線基板であって、 一般信号線、差動信号線、電源プレーン及びグランドプ
    レーンの各々は所定の導電材料よりなり、 一般信号線、差動信号線、電源プレーン及びグランドプ
    レーンが形成される面の間に所定の絶縁材料よりなる絶
    縁層が形成されたことを特徴とする多層配線基板。
  5. 【請求項５】 請求項４記載の多層配線基板であって、 前記所定の導電材料及び前記所定の絶縁材料は、一般信
    号線及び差動信号線に関するインピーダンスが所定の値
    になるように選定されることを特徴とする多層配線基
    板。
  6. 【請求項６】 請求項１乃至５のうちいずれか一項記載
    の多層配線基板と、 該多層配線基板に実装された半導体素子とよりなること
    を特徴とする半導体装置。
JP2000353497A 2000-11-20 2000-11-20 多層配線基板及び半導体装置 Expired - Fee Related JP3877132B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000353497A JP3877132B2 (ja) 2000-11-20 2000-11-20 多層配線基板及び半導体装置
US09/817,787 US6573600B2 (en) 2000-11-20 2001-03-27 Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
KR1020010018943A KR100669930B1 (ko) 2000-11-20 2001-04-10 다층 배선 기판 및 반도체 장치
TW090110830A TW517337B (en) 2000-11-20 2001-05-07 Multilayer wiring substrate having differential signal wires and a general signal wire in different planes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353497A JP3877132B2 (ja) 2000-11-20 2000-11-20 多層配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2002158452A true JP2002158452A (ja) 2002-05-31
JP3877132B2 JP3877132B2 (ja) 2007-02-07

Family

ID=18826255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000353497A Expired - Fee Related JP3877132B2 (ja) 2000-11-20 2000-11-20 多層配線基板及び半導体装置

Country Status (4)

Country Link
US (1) US6573600B2 (ja)
JP (1) JP3877132B2 (ja)
KR (1) KR100669930B1 (ja)
TW (1) TW517337B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073807A1 (en) * 2002-02-26 2003-09-04 Matsushita Electric Industrial Co., Ltd. Wired transmission path
JP2004274005A (ja) * 2003-01-15 2004-09-30 Kyocera Corp 配線基板
KR100712074B1 (ko) 2004-12-10 2007-05-02 한국전자통신연구원 전원 플레인이 분리된 인쇄회로기판
JP2008034742A (ja) * 2006-07-31 2008-02-14 Fujitsu Ltd 回路基板及び回路基板の製造方法
US7528479B2 (en) 2005-09-26 2009-05-05 Funai Electric Co., Ltd. Multilayer substrate for digital tuner and multilayer substrate
JP2013126029A (ja) * 2011-12-13 2013-06-24 Mitsubishi Electric Corp 高周波伝送線路
US9565757B2 (en) 2012-08-13 2017-02-07 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method therefor
WO2020004012A1 (ja) * 2018-06-25 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
CN114552155A (zh) * 2022-04-25 2022-05-27 电子科技大学成都学院 双模传输线

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US6822876B2 (en) * 2002-02-05 2004-11-23 Force10 Networks, Inc. High-speed electrical router backplane with noise-isolated power distribution
US6988162B2 (en) * 2002-02-05 2006-01-17 Force10 Networks, Inc. High-speed router with single backplane distributing both power and signaling
US6941649B2 (en) 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
US7088711B2 (en) * 2002-02-05 2006-08-08 Forcelo Networks, Inc. High-speed router backplane
US6812803B2 (en) 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
JP3646098B2 (ja) * 2002-03-27 2005-05-11 コニカミノルタビジネステクノロジーズ株式会社 回路基板
DE10315768A1 (de) * 2003-04-07 2004-11-25 Siemens Ag Mehrlagige Leiterplatte
US7336502B1 (en) 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
JP3748868B2 (ja) * 2003-09-30 2006-02-22 日本圧着端子製造株式会社 高速伝送用接続シート
US7230187B2 (en) * 2003-12-22 2007-06-12 Nokia Corporation Printed wire board and associated mobile terminal
KR20120104641A (ko) 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
JP5196868B2 (ja) * 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US9681554B2 (en) * 2008-04-07 2017-06-13 Mediatek Inc. Printed circuit board
US8120927B2 (en) * 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
WO2009147956A1 (ja) * 2008-06-06 2009-12-10 国立大学法人東北大学 多層配線基板
CN102356510B (zh) * 2009-03-16 2014-07-02 株式会社村田制作所 高频开关模块
US9401330B1 (en) * 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US8264848B2 (en) 2009-10-30 2012-09-11 Research In Motion Limited Electrical assembly having impedance controlled signal traces
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
JP5690428B1 (ja) * 2014-05-21 2015-03-25 株式会社フジクラ プリント配線板
TW201519720A (zh) * 2014-09-19 2015-05-16 Kuang Ying Comp Equipment Co 高頻印刷電路板堆疊結構
DE102015220806B4 (de) * 2015-10-23 2020-08-27 Ihp Gmbh - Innovations For High Performance Microelectronics/Leibniz-Institut Für Innovative Mikroelektronik Schaltelement zum Schalten von differentiellen Signalen und Schaltungsanordnung
TWI687136B (zh) * 2016-05-09 2020-03-01 易鼎股份有限公司 可選擇對應接地層的電路板結構
CN107548225A (zh) * 2017-07-20 2018-01-05 郑州云海信息技术有限公司 一种印刷电路板
CN109451651A (zh) * 2018-10-23 2019-03-08 惠科股份有限公司 一种电路板的差分走线及电路板
US11557552B2 (en) * 2019-06-12 2023-01-17 Intel Corporation 3D trench reference planes for integrated-circuit die packages
DE102020203971A1 (de) * 2020-03-26 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochfrequenzanordnung mit zwei miteinander verbundenen Hochfrequenzkomponenten

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310811A (en) * 1980-03-17 1982-01-12 Sperry Corporation Reworkable multi-layer printed circuit board
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61248375A (ja) * 1985-04-25 1986-11-05 アンプ　インコ−ポレ−テツド 電気コネクタ
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JPH05136567A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜多層配線基板
JP3113153B2 (ja) * 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JPH0918156A (ja) 1995-06-27 1997-01-17 Mitsubishi Electric Corp 多層プリント配線板
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
US5757079A (en) * 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073807A1 (en) * 2002-02-26 2003-09-04 Matsushita Electric Industrial Co., Ltd. Wired transmission path
US6946926B2 (en) 2002-02-26 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wired transmission path with plural equidistant differential conductors
JP2004274005A (ja) * 2003-01-15 2004-09-30 Kyocera Corp 配線基板
KR100712074B1 (ko) 2004-12-10 2007-05-02 한국전자통신연구원 전원 플레인이 분리된 인쇄회로기판
US7528479B2 (en) 2005-09-26 2009-05-05 Funai Electric Co., Ltd. Multilayer substrate for digital tuner and multilayer substrate
JP2008034742A (ja) * 2006-07-31 2008-02-14 Fujitsu Ltd 回路基板及び回路基板の製造方法
JP2013126029A (ja) * 2011-12-13 2013-06-24 Mitsubishi Electric Corp 高周波伝送線路
US9565757B2 (en) 2012-08-13 2017-02-07 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method therefor
WO2020004012A1 (ja) * 2018-06-25 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
CN114552155A (zh) * 2022-04-25 2022-05-27 电子科技大学成都学院 双模传输线
CN114552155B (zh) * 2022-04-25 2022-07-05 电子科技大学成都学院 双模传输线

Also Published As

Publication number Publication date
KR20020039214A (ko) 2002-05-25
TW517337B (en) 2003-01-11
KR100669930B1 (ko) 2007-01-17
US20020060366A1 (en) 2002-05-23
US6573600B2 (en) 2003-06-03
JP3877132B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
JP3877132B2 (ja) 多層配線基板及び半導体装置
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP5254899B2 (ja) 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト
JPH07142669A (ja) モールド型半導体装置
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP6951535B2 (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP2001127237A (ja) 高周波モジュール
CN110634826A (zh) 半导体器件
JP4171218B2 (ja) 表面実装モジュール
US6538316B2 (en) High frequency semiconductor device housing package
JP2593509B2 (ja) 半導体集積回路用パッケージ
JP3848616B2 (ja) ガラス端子
JP2000277657A (ja) 多層配線基板
JP2004153165A (ja) 半導体素子収納用パッケージ及びその実装構造
JP2004179198A (ja) セラミックパッケージ
JPH03110768A (ja) 配線パターン接続用チップ
JP2004363276A (ja) 高周波回路モジュール
JP3337368B2 (ja) 中継基板
JP3600729B2 (ja) 高周波回路用パッケージ
JP4026052B2 (ja) 半導体装置及び半導体装置の設計方法
JPH10135637A (ja) セラミック多層配線基板
JPH09223894A (ja) 伝送線路およびパッケージ
JPS5824957B2 (ja) ハンドウタイシユセキカイロヨウタソウハイセンキバン
JP2762404B2 (ja) 超高周波素子用パッケージ
JP2002190546A (ja) 多層高周波パッケージ基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3877132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees