JP2002190546A - 多層高周波パッケージ基板 - Google Patents
多層高周波パッケージ基板Info
- Publication number
- JP2002190546A JP2002190546A JP2000387075A JP2000387075A JP2002190546A JP 2002190546 A JP2002190546 A JP 2002190546A JP 2000387075 A JP2000387075 A JP 2000387075A JP 2000387075 A JP2000387075 A JP 2000387075A JP 2002190546 A JP2002190546 A JP 2002190546A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- line pattern
- package substrate
- signal line
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 多層高周波パッケージ基板内における不要伝
搬モードの励振を抑えること。 【解決手段】 多層高周波パッケージ１００の内部に設
けられた内部接地導電体層４ａと導電体プラグ９ａを介
して電気的に接続された接地導体パターン９ａを表面に
設けた。こうすれば、信号線路パターン２ａに高周波信
号が伝送されるときに、内部接地導電体層４ａに誘起さ
れる接地電流は、内部接地導電体層４ａから導電体プラ
グ９ａを介して接地導電体パターン８ａに流れるので、
裏面接地導電体層５ａと内部接地導電体層４ａとの間に
ほとんど接地電流が流れない。この結果、内部接地導電
体層４ａと裏面接地導電体層５ａとの間の不要伝搬モー
ドの励振を抑えることができる。
搬モードの励振を抑えること。 【解決手段】 多層高周波パッケージ１００の内部に設
けられた内部接地導電体層４ａと導電体プラグ９ａを介
して電気的に接続された接地導体パターン９ａを表面に
設けた。こうすれば、信号線路パターン２ａに高周波信
号が伝送されるときに、内部接地導電体層４ａに誘起さ
れる接地電流は、内部接地導電体層４ａから導電体プラ
グ９ａを介して接地導電体パターン８ａに流れるので、
裏面接地導電体層５ａと内部接地導電体層４ａとの間に
ほとんど接地電流が流れない。この結果、内部接地導電
体層４ａと裏面接地導電体層５ａとの間の不要伝搬モー
ドの励振を抑えることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、多層高周波パッ
ケージ基板に関し、特に、少なくとも一つの電子素子チ
ップが載置され、前記表面と異なる裏面に裏面接地導電
体層を備える多層高周波パッケージ基板に関する。
ケージ基板に関し、特に、少なくとも一つの電子素子チ
ップが載置され、前記表面と異なる裏面に裏面接地導電
体層を備える多層高周波パッケージ基板に関する。
【０００２】
【従来の技術】従来、この種の多層高周波パッケージ基
板として、内部に設けられた内部接地導電体層と、電子
素子チップと電気的に接続される表面に設けられた信号
線路パターンと、裏面のほぼ全面に設けられ裏面接地導
電体層と、裏面から内部接地導電体層へ達するよう設け
られたスルーホールに充填された導電体プラグとを備え
るものが提案されている。この多層高周波パッケージ基
板では、信号線路パターンと内部接地導電体層とでマイ
クロストリップ線路を形成するので、信号線路パターン
を伝送されるマイクロ波帯やミリ波帯の高周波信号の劣
化が少ないとされている。
板として、内部に設けられた内部接地導電体層と、電子
素子チップと電気的に接続される表面に設けられた信号
線路パターンと、裏面のほぼ全面に設けられ裏面接地導
電体層と、裏面から内部接地導電体層へ達するよう設け
られたスルーホールに充填された導電体プラグとを備え
るものが提案されている。この多層高周波パッケージ基
板では、信号線路パターンと内部接地導電体層とでマイ
クロストリップ線路を形成するので、信号線路パターン
を伝送されるマイクロ波帯やミリ波帯の高周波信号の劣
化が少ないとされている。
【０００３】このような多層高周波パッケージ基板は、
導電性材料からなる同一のキャリア上に載置された他の
外部電子部品と電気的に接続されて用いられることがあ
る。このとき、多層高周波パッケージ基板の信号線路パ
ターンは、ボンディングワイヤにより外部電子部品が有
する多層高周波パッケージ基板の信号線路パターンと電
気的に接続されて、二つの信号線路パターン間に高周波
信号が伝送される。
導電性材料からなる同一のキャリア上に載置された他の
外部電子部品と電気的に接続されて用いられることがあ
る。このとき、多層高周波パッケージ基板の信号線路パ
ターンは、ボンディングワイヤにより外部電子部品が有
する多層高周波パッケージ基板の信号線路パターンと電
気的に接続されて、二つの信号線路パターン間に高周波
信号が伝送される。
【発明が解決しようとする課題】しかしながら、従来の
多層高周波パッケージ基板では、信号線路パターン間に
高周波信号が伝送されると、即ち、信号線路パターン間
に高周波信号電流が流れると、高周波信号電流に伴って
内部接地導電体層の信号線路パターンの下方の部位に接
地電流が流れ、導電体プラグ，裏面接地導電体層及びキ
ャリアを介して外部電子部品の多層高周波パッケージへ
流れ込む。このとき、導電体プラグは、高周波信号に対
してインダクタンス成分を有するため、内部接地導電体
層と裏面導電体層との間に電位差が生じ、多層高周波パ
ッケージ基板内に不要伝搬モードが励振されてしまう。
この結果、高周波信号の信号特性が劣化してしまう。
多層高周波パッケージ基板では、信号線路パターン間に
高周波信号が伝送されると、即ち、信号線路パターン間
に高周波信号電流が流れると、高周波信号電流に伴って
内部接地導電体層の信号線路パターンの下方の部位に接
地電流が流れ、導電体プラグ，裏面接地導電体層及びキ
ャリアを介して外部電子部品の多層高周波パッケージへ
流れ込む。このとき、導電体プラグは、高周波信号に対
してインダクタンス成分を有するため、内部接地導電体
層と裏面導電体層との間に電位差が生じ、多層高周波パ
ッケージ基板内に不要伝搬モードが励振されてしまう。
この結果、高周波信号の信号特性が劣化してしまう。
【０００４】この発明は、上述のような課題を解決する
ためになされたもので、多層高周波パッケージ基板内に
おける不要伝搬モードの励振を抑えることを目的とす
る。
ためになされたもので、多層高周波パッケージ基板内に
おける不要伝搬モードの励振を抑えることを目的とす
る。
【０００５】
【課題を解決するための手段】第１の本発明に係る多層
高周波パッケージ基板は、少なくとも一つの電子素子チ
ップが載置され、前記表面と異なる裏面に裏面接地導電
体層を備える多層高周波パッケージ基板であって、内部
に設けられた内部接地導電体層と、表面に設けられ前記
内部接地導電体層と対となりマイクロストリップ線路を
形成し、前記電子素子チップと電気的に接続される共に
外部電子部品と電気的に接続される信号線路パターン
と、前記表面から前記内部接地導電体層に達するまでの
部位に設けられたスルーホールと、該スルーホールの少
なくとも一部を埋め込み前記内部接地導電体層と電気的
に接続された導電体プラグと、前記表面に設けられると
共に前記信号線路パターンの隣に配置され、前記導電体
プラグを介して前記内部接地導電体層と電気的に接続さ
れると共に前記外部電子部品と電気的に接続される接地
導電体パターンと、を備えるものとする。
高周波パッケージ基板は、少なくとも一つの電子素子チ
ップが載置され、前記表面と異なる裏面に裏面接地導電
体層を備える多層高周波パッケージ基板であって、内部
に設けられた内部接地導電体層と、表面に設けられ前記
内部接地導電体層と対となりマイクロストリップ線路を
形成し、前記電子素子チップと電気的に接続される共に
外部電子部品と電気的に接続される信号線路パターン
と、前記表面から前記内部接地導電体層に達するまでの
部位に設けられたスルーホールと、該スルーホールの少
なくとも一部を埋め込み前記内部接地導電体層と電気的
に接続された導電体プラグと、前記表面に設けられると
共に前記信号線路パターンの隣に配置され、前記導電体
プラグを介して前記内部接地導電体層と電気的に接続さ
れると共に前記外部電子部品と電気的に接続される接地
導電体パターンと、を備えるものとする。
【０００６】第２の本発明に係る多層高周波パッケージ
基板は、第１の本発明に係る多層高周波パッケージ基板
において、前記表面から前記内部接地導電体層に達する
までの部位に設けられた第２のスルーホールと、該第２
のスルーホールの少なくとも一部を埋め込み前記内部接
地導電体層と電気的に接続された第２の導電体プラグ
と、前記表面に設けられると共に前記信号線路パターン
の隣の前記接地導電体パターンが配置された側と異なる
側に配置され、前記第２の導電体プラグを介して前記内
部接地導電体層と電気的に接続されると共に前記外部電
子部品と電気的に接続される第２の接地導電体パターン
と、を備えるものとする。
基板は、第１の本発明に係る多層高周波パッケージ基板
において、前記表面から前記内部接地導電体層に達する
までの部位に設けられた第２のスルーホールと、該第２
のスルーホールの少なくとも一部を埋め込み前記内部接
地導電体層と電気的に接続された第２の導電体プラグ
と、前記表面に設けられると共に前記信号線路パターン
の隣の前記接地導電体パターンが配置された側と異なる
側に配置され、前記第２の導電体プラグを介して前記内
部接地導電体層と電気的に接続されると共に前記外部電
子部品と電気的に接続される第２の接地導電体パターン
と、を備えるものとする。
【０００７】第３の本発明に係る多層高周波パッケージ
基板は、第１又は第２の本発明のいずれかに係る多層高
周波パッケージ基板において、前記信号線路パターン
は、幅の異なる前記外部電子部品の線路パターンと電気
的に接続され、前記信号線路パターンの端部に前記線路
パターンと接続線路により接続されると共に該線路パタ
ーンと略同一の幅のパッドを備えるものとする。
基板は、第１又は第２の本発明のいずれかに係る多層高
周波パッケージ基板において、前記信号線路パターン
は、幅の異なる前記外部電子部品の線路パターンと電気
的に接続され、前記信号線路パターンの端部に前記線路
パターンと接続線路により接続されると共に該線路パタ
ーンと略同一の幅のパッドを備えるものとする。
【０００８】第４の本発明に係る多層高周波パッケージ
基板は、第１〜第３の本発明のいずれかに係る多層高周
波パッケージ基板において、前記外部電子部品のインピ
ーダンスに整合するよう前記信号線路パターンのインピ
ーダンスを調整するインピーダンス調整スタブを備える
ものとする。
基板は、第１〜第３の本発明のいずれかに係る多層高周
波パッケージ基板において、前記外部電子部品のインピ
ーダンスに整合するよう前記信号線路パターンのインピ
ーダンスを調整するインピーダンス調整スタブを備える
ものとする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に従い説明する。尚、各図において同一の部材又は同一
の機能を果たす部材には同一の符号を付し説明を省略す
る。
に従い説明する。尚、各図において同一の部材又は同一
の機能を果たす部材には同一の符号を付し説明を省略す
る。
【００１０】実施の形態１．図１は、本発明の一つの実
施の形態としての多層高周波パッケージ基板１００にモ
ノリシックマイクロ波集積回路（ＭＭＩＣ）１０１（電
子素子チップ）とマイクロチップキャパシタ１０２（電
子素子チップ）とが実装された様子を示す外観図であ
り、図２は、多層高周波パッケージ基板１００をＭＭＩ
Ｃ１０１の実装面側から見たときの上面図である。多層
高周波パッケージ基板１００は、セラミックにより形成
され積層された誘電体基板１ａ，１ｂ，１ｃ，１ｄと、
表面に設けられＭＭＩＣ１０１とボンディングワイヤ１
０３を介して電気的に接続される信号線路パターン２ａ
と、マイクロチップキャパシタ１０２を介してＭＭＩＣ
１０１へバイアス電圧を供給するバイアスパターン３
と、誘電体基板１ａと１ｂとの間に設けられた内部接地
導電体層４ａと、誘電体基板１ｄの裏面に設けられた裏
面接地導電体層５ａ（裏面導電体層）と、誘電体基板１
ａをくりぬいて形成され底面にＭＭＩＣ１０１とマイク
ロチップキャパシタ１０２とが載置されたキャビティ６
と、誘電体基板１ｄの裏面から内部接地導電体層４ａに
達するまでの部位に設けられたスルーホールの少なくと
も一部を埋め込み接地導電体層４ａと裏面接地導電体層
５ａとを電気的に接続する導電体プラグ７ａと、誘電体
基板１ａの表面に設けられ信号線路パターン２ａの両隣
に配置された二つの接地導電体パターン８ａ（接地導電
体パターン及び第２の接地導電体パターン）と、誘電体
基板１ａの表面から内部接地導電体層４ａに達するまで
の部位に設けられたスルーホールの少なくとも一部を埋
め込み内部接地導電体層４ａと二つの接地導電体パター
ン８ａとを各々電気的に接続する二つの導電体プラグ９
ａ（導電体プラグ及び第２の導電体プラグ）とを備え
る。
施の形態としての多層高周波パッケージ基板１００にモ
ノリシックマイクロ波集積回路（ＭＭＩＣ）１０１（電
子素子チップ）とマイクロチップキャパシタ１０２（電
子素子チップ）とが実装された様子を示す外観図であ
り、図２は、多層高周波パッケージ基板１００をＭＭＩ
Ｃ１０１の実装面側から見たときの上面図である。多層
高周波パッケージ基板１００は、セラミックにより形成
され積層された誘電体基板１ａ，１ｂ，１ｃ，１ｄと、
表面に設けられＭＭＩＣ１０１とボンディングワイヤ１
０３を介して電気的に接続される信号線路パターン２ａ
と、マイクロチップキャパシタ１０２を介してＭＭＩＣ
１０１へバイアス電圧を供給するバイアスパターン３
と、誘電体基板１ａと１ｂとの間に設けられた内部接地
導電体層４ａと、誘電体基板１ｄの裏面に設けられた裏
面接地導電体層５ａ（裏面導電体層）と、誘電体基板１
ａをくりぬいて形成され底面にＭＭＩＣ１０１とマイク
ロチップキャパシタ１０２とが載置されたキャビティ６
と、誘電体基板１ｄの裏面から内部接地導電体層４ａに
達するまでの部位に設けられたスルーホールの少なくと
も一部を埋め込み接地導電体層４ａと裏面接地導電体層
５ａとを電気的に接続する導電体プラグ７ａと、誘電体
基板１ａの表面に設けられ信号線路パターン２ａの両隣
に配置された二つの接地導電体パターン８ａ（接地導電
体パターン及び第２の接地導電体パターン）と、誘電体
基板１ａの表面から内部接地導電体層４ａに達するまで
の部位に設けられたスルーホールの少なくとも一部を埋
め込み内部接地導電体層４ａと二つの接地導電体パター
ン８ａとを各々電気的に接続する二つの導電体プラグ９
ａ（導電体プラグ及び第２の導電体プラグ）とを備え
る。
【００１１】多層高周波パッケージ基板１００は、多層
高周波パッケージ基板１００と同じ構成要件を有する多
層高周波パッケージ基板１２０を備える外部電子部品と
電気的に接続される。図３は、多層高周波パッケージ基
板１００と多層高周波パッケージ基板１２０とを電気的
に接続したときの接続部を拡大した拡大図であり、図４
は、図３のＡＡ線での断面図である。多層高周波パッケ
ージ基板１２０は、信号線路パターン２ｂと、内部接地
導電体層４ｂと、裏面接地導電体層５ｂと、二つの接地
導電体パターン８ｂと、二つの導電体プラグ９ｂとを備
え、図示していないがキャビティに電子素子チップが載
置されている。多層高周波パッケージ１００，１２０
は、図４に示すように、導電性材料からなるキャリアに
固定されおり、各々の信号線路パターン同士、接地導電
体パターン同士がボンディングワイヤ１０で接続されて
いる。
高周波パッケージ基板１００と同じ構成要件を有する多
層高周波パッケージ基板１２０を備える外部電子部品と
電気的に接続される。図３は、多層高周波パッケージ基
板１００と多層高周波パッケージ基板１２０とを電気的
に接続したときの接続部を拡大した拡大図であり、図４
は、図３のＡＡ線での断面図である。多層高周波パッケ
ージ基板１２０は、信号線路パターン２ｂと、内部接地
導電体層４ｂと、裏面接地導電体層５ｂと、二つの接地
導電体パターン８ｂと、二つの導電体プラグ９ｂとを備
え、図示していないがキャビティに電子素子チップが載
置されている。多層高周波パッケージ１００，１２０
は、図４に示すように、導電性材料からなるキャリアに
固定されおり、各々の信号線路パターン同士、接地導電
体パターン同士がボンディングワイヤ１０で接続されて
いる。
【００１２】このような多層高周波パッケージ１００の
信号線路パターン２ａからボンディングワイヤ１０を介
して、多層高周波パッケージ１２０の信号線路パターン
２ｂへ高周波信号が伝送されると、即ち、信号線路パタ
ーン２ａから信号線路パターン２ｂへ高周波信号電流が
流れると、接地電流は、内部接地導電体層４ａから導電
体プラグ９ａ，接地導電体パターン８ａ，ボンディング
ワイヤ１０，接地導電体パターン８ｂ，導電体プラグ９
ｂとを介して内部接地導電体層４ｂへ流れ、導電体プラ
グ７ａ，７ｂ，裏面導電体層５ａ，５ｂには、ほとんど
電流が流れない。したがって、内部接地導電体層４ａと
裏面導電体層５ａとの間に不要伝搬モードがほとんど励
振されず、高周波信号の特性の劣化を抑えることができ
る。
信号線路パターン２ａからボンディングワイヤ１０を介
して、多層高周波パッケージ１２０の信号線路パターン
２ｂへ高周波信号が伝送されると、即ち、信号線路パタ
ーン２ａから信号線路パターン２ｂへ高周波信号電流が
流れると、接地電流は、内部接地導電体層４ａから導電
体プラグ９ａ，接地導電体パターン８ａ，ボンディング
ワイヤ１０，接地導電体パターン８ｂ，導電体プラグ９
ｂとを介して内部接地導電体層４ｂへ流れ、導電体プラ
グ７ａ，７ｂ，裏面導電体層５ａ，５ｂには、ほとんど
電流が流れない。したがって、内部接地導電体層４ａと
裏面導電体層５ａとの間に不要伝搬モードがほとんど励
振されず、高周波信号の特性の劣化を抑えることができ
る。
【００１３】尚、多層高周波パッケージ基板１００は、
多層高周波パッケージ基板１００と同じ構成要件を有す
る多層高周波パッケージ基板１２０を備える外部電子部
品と電気的に接続されるものとしたが、違う構成要件を
有するパッケージ基板を備える外部電子部品と接続して
もよい。
多層高周波パッケージ基板１００と同じ構成要件を有す
る多層高周波パッケージ基板１２０を備える外部電子部
品と電気的に接続されるものとしたが、違う構成要件を
有するパッケージ基板を備える外部電子部品と接続して
もよい。
【００１４】実施の形態２．接続される二つの多層高周
波パッケージの誘電体基板の誘電率が互いに異なると
き、二つの信号線路パターンの線路幅は、互いに異なる
ように形成されることがある。図５は、本発明の他の実
施の形態としての多層高周波パッケージ基板２００と図
３に示した多層高周波パッケージ基板１２０とを電気的
に接続したときの接続部を拡大した拡大図である。多層
高周波パッケージ基板１２０の誘電体基板１ａ，１ｂ，
１ｃ，１ｄは、セラミックより形成されているが、多層
高周波パッケージ基板２００の誘電体基板１ａ，１ｂ，
１ｃ，１ｄは、セラミックより誘電率が低いガラスエポ
キシより形成されており、信号線路パターン２ａは、そ
の線路幅Ａが信号線路パターン２ｂの線路幅Ｂより小さ
くなるよう形成されている。
波パッケージの誘電体基板の誘電率が互いに異なると
き、二つの信号線路パターンの線路幅は、互いに異なる
ように形成されることがある。図５は、本発明の他の実
施の形態としての多層高周波パッケージ基板２００と図
３に示した多層高周波パッケージ基板１２０とを電気的
に接続したときの接続部を拡大した拡大図である。多層
高周波パッケージ基板１２０の誘電体基板１ａ，１ｂ，
１ｃ，１ｄは、セラミックより形成されているが、多層
高周波パッケージ基板２００の誘電体基板１ａ，１ｂ，
１ｃ，１ｄは、セラミックより誘電率が低いガラスエポ
キシより形成されており、信号線路パターン２ａは、そ
の線路幅Ａが信号線路パターン２ｂの線路幅Ｂより小さ
くなるよう形成されている。
【００１５】信号線路パターン２ａは、多層高周波パッ
ケージ１２０と接続される端部に、信号線路パターン２
ｂの略同一の幅のパッド１２を備える。信号線路パター
ン２ａと信号線路パターン２ｂとの間及び接地導電体パ
ターン８ａと接地導電体パターン８ｂとの間は、ボンデ
ィングワイヤより表面積が大きくインダクタンス成分が
小さい板状のリボン１３（接続線路）によって接続して
いるが、信号線路パターン２ａの端部にパッド１２が設
けられているので、信号線路パターン２ａに接続されて
いるリボン１３と平行に接地導電体パターン８ａに接続
されている二つのリボン１３を設けることができる。こ
の結果、各リボン１３の長さが短くなり、且つ、各リボ
ン１３の間のギャップを小さくすることができる。この
結果、高周波信号の特性の向上を図ることができる。
ケージ１２０と接続される端部に、信号線路パターン２
ｂの略同一の幅のパッド１２を備える。信号線路パター
ン２ａと信号線路パターン２ｂとの間及び接地導電体パ
ターン８ａと接地導電体パターン８ｂとの間は、ボンデ
ィングワイヤより表面積が大きくインダクタンス成分が
小さい板状のリボン１３（接続線路）によって接続して
いるが、信号線路パターン２ａの端部にパッド１２が設
けられているので、信号線路パターン２ａに接続されて
いるリボン１３と平行に接地導電体パターン８ａに接続
されている二つのリボン１３を設けることができる。こ
の結果、各リボン１３の長さが短くなり、且つ、各リボ
ン１３の間のギャップを小さくすることができる。この
結果、高周波信号の特性の向上を図ることができる。
【００１６】実施の形態３．多層高周波パッケージ基板
２００，１２０は、リボン１３により接続されるがリボ
ン１３は高周波信号に対してインダクタンス成分を有す
るので一般的には高インピーダンスとなり、信号線路パ
ターン２ａから見た信号線路パターン２ｂのインピーダ
ンスと信号線路パターン２ｂから見た信号線路パターン
２ａのインピーダンスとにずれが生じる場合がある。図
６に示す多層高周波パッケージ基板３００は、このイン
ピーダンスのずれを補正するために、信号線路パターン
２ａのインピーダンス値を調整する調整スタブ１４（イ
ンピーダンス調整スタブ）が設けられている。こうすれ
ば、更に高周波信号の特性向上を図ることができる。
２００，１２０は、リボン１３により接続されるがリボ
ン１３は高周波信号に対してインダクタンス成分を有す
るので一般的には高インピーダンスとなり、信号線路パ
ターン２ａから見た信号線路パターン２ｂのインピーダ
ンスと信号線路パターン２ｂから見た信号線路パターン
２ａのインピーダンスとにずれが生じる場合がある。図
６に示す多層高周波パッケージ基板３００は、このイン
ピーダンスのずれを補正するために、信号線路パターン
２ａのインピーダンス値を調整する調整スタブ１４（イ
ンピーダンス調整スタブ）が設けられている。こうすれ
ば、更に高周波信号の特性向上を図ることができる。
【００１７】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００１８】第１の本発明に係る多層高周波パッケージ
基板は、信号線路パターンに高周波信号が伝送されると
きに、内部接地導電体層に誘起される接地電流は、内部
接地導電体層から導電体プラグを介して接地導電体パタ
ーンに流れるので、裏面接地導電体層と内部接地導電体
層との間にほとんど接地電流が流れない。この結果、内
部接地導電体層と裏面接地導電体層との間の不要伝搬モ
ードの励振を抑えることができる。
基板は、信号線路パターンに高周波信号が伝送されると
きに、内部接地導電体層に誘起される接地電流は、内部
接地導電体層から導電体プラグを介して接地導電体パタ
ーンに流れるので、裏面接地導電体層と内部接地導電体
層との間にほとんど接地電流が流れない。この結果、内
部接地導電体層と裏面接地導電体層との間の不要伝搬モ
ードの励振を抑えることができる。
【００１９】第２の本発明に係る多層高周波パッケージ
基板は、信号線路パターンの両隣に接地導電体パターン
と第２の接地導電体パターンとを備えるため、信号線路
パターンを伝送する高周波信号の高周波特性が向上す
る。
基板は、信号線路パターンの両隣に接地導電体パターン
と第２の接地導電体パターンとを備えるため、信号線路
パターンを伝送する高周波信号の高周波特性が向上す
る。
【００２０】第３の本発明に係る多層高周波パッケージ
基板は、外部電子部品の線路パターンと略同一の幅のパ
ッドを備えるので、接地導電体パターンを接地接続線路
により外部電子部品に接続する際に、接地接続線路の長
さを短くすることができる。この結果、高周波信号の特
性の向上を図ることができる。
基板は、外部電子部品の線路パターンと略同一の幅のパ
ッドを備えるので、接地導電体パターンを接地接続線路
により外部電子部品に接続する際に、接地接続線路の長
さを短くすることができる。この結果、高周波信号の特
性の向上を図ることができる。
【００２１】第４の本発明に係る多層高周波パッケージ
基板は、インピーダンス調整スタブで信号線路パターン
のインピーダンスを調整することができるので、高周波
信号の特性の向上を図ることができる。
基板は、インピーダンス調整スタブで信号線路パターン
のインピーダンスを調整することができるので、高周波
信号の特性の向上を図ることができる。
【図１】 本発明の一つの実施の形態としての多層高周
波パッケージ基板１００にモノリシックマイクロ波集積
回路（ＭＭＩＣ）１０１（電子素子チップ）を実装した
様子を示す外観図である。
波パッケージ基板１００にモノリシックマイクロ波集積
回路（ＭＭＩＣ）１０１（電子素子チップ）を実装した
様子を示す外観図である。
【図２】 多層高周波パッケージ基板１００をＭＭＩＣ
１０１の実装面側から見たときの上面図である。
１０１の実装面側から見たときの上面図である。
【図３】 多層高周波パッケージ基板１００を外部電子
部品の多層高周波パッケージ基板１２０と電気的に接続
したときの接続部を拡大した拡大図である。
部品の多層高周波パッケージ基板１２０と電気的に接続
したときの接続部を拡大した拡大図である。
【図４】 図３のＡＡ線での断面図である。
【図５】 他の実施の形態としての多層高周波パッケー
ジ基板２００と図３に示した多層高周波パッケージ基板
１２０とを電気的に接続したときの接続部を拡大した拡
大図である。
ジ基板２００と図３に示した多層高周波パッケージ基板
１２０とを電気的に接続したときの接続部を拡大した拡
大図である。
【図６】 他の実施の形態としての多層高周波パッケー
ジ基板３００と図３に示した多層高周波パッケージ基板
１２０とを電気的に接続したときの接続部を拡大した拡
大図である。
ジ基板３００と図３に示した多層高周波パッケージ基板
１２０とを電気的に接続したときの接続部を拡大した拡
大図である。
２ａ，２ｂ 信号線路パターン、８ａ，８ｂ 接地導電
体パターン、９ａ，９ｂ 導電体プラグ、４ａ，４ｂ
内部接地導電体層、１２ パッド、１４ 調整スタブ、
１００，１２０，２００，３００ 多層高周波パッケー
ジ基板、１０１モノリシックマイクロ波集積回路（ＭＭ
ＩＣ）。
体パターン、９ａ，９ｂ 導電体プラグ、４ａ，４ｂ
内部接地導電体層、１２ パッド、１４ 調整スタブ、
１００，１２０，２００，３００ 多層高周波パッケー
ジ基板、１０１モノリシックマイクロ波集積回路（ＭＭ
ＩＣ）。
Claims (4)
- 【請求項１】 表面に少なくとも一つの電子素子チップ
が載置され、前記表面と異なる裏面に裏面接地導電体層
を備える多層パッケージ基板であって、 内部に設けられた内部接地導電体層と、 表面に設けられ前記内部接地導電体層と対となりマイク
ロストリップ線路を形成し、前記電子素子チップと電気
的に接続される共に外部電子部品と電気的に接続される
信号線路パターンと、 前記表面から前記内部接地導電体層に達するまでの部位
に設けられたスルーホールと、 該スルーホールの少なくとも一部を埋め込み前記内部接
地導電体層と電気的に接続された導電体プラグと、 前記表面に設けられると共に前記信号線路パターンの隣
に配置され、前記導電体プラグを介して前記内部接地導
電体層と電気的に接続されると共に前記外部電子部品と
電気的に接続される接地導電体パターンと、を備えるこ
とを特徴とする多層高周波パッケージ基板。 - 【請求項２】 前記表面から前記内部接地導電体層に達
するまでの部位に設けられた第２のスルーホールと、 該第２のスルーホールの少なくとも一部を埋め込み前記
内部接地導電体層と電気的に接続された第２の導電体プ
ラグと、 前記表面に設けられると共に前記信号線路パターンの隣
の前記接地導電体パターンが配置された側と異なる側に
配置され、前記第２の導電体プラグを介して前記内部接
地導電体層と電気的に接続されると共に前記外部電子部
品と電気的に接続される第２の接地導電体パターンと、
を備えることを特徴とする請求項１記載の多層高周波パ
ッケージ基板。 - 【請求項３】 前記信号線路パターンは、幅の異なる前
記外部電子部品の電子部品側線路パターンと電気的に接
続され、 前記信号線路パターンの端部に前記電子部品側線路パタ
ーンと接続線路により接続されると共に該電子部品側線
路パターンと略同一の幅のパッドを備えることを特徴と
する請求項１又は２に記載の多層高周波パッケージ基
板。 - 【請求項４】 前記外部電子部品のインピーダンスに整
合するよう前記信号線路パターンのインピーダンスを調
整するインピーダンス調整スタブを備えることを特徴と
する請求項１〜３のいずれかに記載の多層高周波パッケ
ージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387075A JP2002190546A (ja) | 2000-12-20 | 2000-12-20 | 多層高周波パッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387075A JP2002190546A (ja) | 2000-12-20 | 2000-12-20 | 多層高周波パッケージ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190546A true JP2002190546A (ja) | 2002-07-05 |
Family
ID=18854070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387075A Pending JP2002190546A (ja) | 2000-12-20 | 2000-12-20 | 多層高周波パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190546A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315400B2 (en) | 2003-10-09 | 2008-01-01 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
| JP2010177364A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体パッケージおよびその実装方法 |
-
2000
- 2000-12-20 JP JP2000387075A patent/JP2002190546A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315400B2 (en) | 2003-10-09 | 2008-01-01 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
| JP2010177364A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体パッケージおよびその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| JP3732927B2 (ja) | 多層配線基板 | |
| JPH04180401A (ja) | 高周波伝送線路 | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| CN110556365A (zh) | 用于集成电路晶片的匹配电路 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| TW506089B (en) | Wiring board and semiconductor device using the same | |
| JP2571029B2 (ja) | マイクロ波集積回路 | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP2002190546A (ja) | 多層高周波パッケージ基板 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP3833426B2 (ja) | 高周波用配線基板 | |
| JP2000100994A (ja) | 高周波用パッケージ | |
| JP2004363276A (ja) | 高周波回路モジュール | |
| JP2000151306A (ja) | 半導体装置 | |
| JP2001185918A (ja) | 高周波用配線基板 | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH0537163A (ja) | 回路装置 | |
| JP2003198213A (ja) | 高周波用配線基板 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JPH08204341A (ja) | プリント基板内蔵型バイパスコンデンサ | |
| JPH01251743A (ja) | 半導体集積回路用パッケージ | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP3939511B2 (ja) | リードレスチップキャリア |