JP2762404B2 - 超高周波素子用パッケージ - Google Patents
超高周波素子用パッケージInfo
- Publication number
- JP2762404B2 JP2762404B2 JP26668596A JP26668596A JP2762404B2 JP 2762404 B2 JP2762404 B2 JP 2762404B2 JP 26668596 A JP26668596 A JP 26668596A JP 26668596 A JP26668596 A JP 26668596A JP 2762404 B2 JP2762404 B2 JP 2762404B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- insulating layer
- transmission line
- high frequency
- adjustment object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、３〜５０ＧＨｚの
いわゆる超高周波の動作周波数で動作させる半導体素子
等の素子を収容する超高周波素子用パッケージに関す
る。 【０００２】 【従来の技術】従来より、図５ないし図９に示したよう
な、半導体素子等の素子を収容するパッケージ１があ
る。 【０００３】このパッケージ１においては、図６に示し
たように、半導体素子等の素子保持用のボンデング層３
を有する接地層１３となる金属基板４の上面に、半導体
素子等の素子を収容可能な方形状の透孔５を穿設したセ
ラミック等からなる中間絶縁層６ｂを積層している。又
は、図７に示したように、半導体素子等の素子保持用の
ボンデング層３を有するセラミック等からなる最下絶縁
層６ａの上面に、半導体素子等の素子を収容可能な方形
状の透孔５を穿設したセラミック等からなる中間絶縁層
６ｂを積層している。最下絶縁層６ａの下面には、メタ
ライズ等からなる接地層（図示せず）を形成している。
中間絶縁層６ｂ上面には、メタライズ等からなる伝送線
路７を形成している。そして、伝送線路７を、絶縁層６
を介して、金属基板４等からなる接地層１３に対向させ
て備えている。伝送線路７を形成した中間絶縁層６ｂの
上面には、方形枠体状の最上絶縁層６ｃを積層してい
る。そして、伝送線路７の中途部を、最上絶縁層６ｃで
覆っている。最上絶縁層６ｃの上面には、シール層８を
備えて、該シール層に封止用キャップ（図示せず）をろ
う付け等により封着できるようにしている。 【０００４】 【発明が解決しようとする課題】近時は、電子装置の高
速化に伴って、その動作周波数が１０ＧＨｚを越える高
集積化された超高周波用の半導体素子等の素子が出現し
た。そして、該超高周波用の素子を収容するパッケージ
の必要が生じた。 【０００５】ところで、このような、高集積化された超
高周波用の半導体素子等の素子を、上述パッケージ１に
収容した場合には、その中間絶縁層６ｂ上面の内側に形
成する伝送線路７部分、即ち伝送線路のインナーリード
部７ａのパターンピッチを、金属基板４又は最下絶縁層
６ａ上面に搭載する、半導体素子等の素子の接続パター
ンピッチに合わせて、ごく小ピッチに形成しなければな
らない。 【０００６】しかしながら、上述パッケージ１において
は、その中間絶縁層６ｂ上面の外側に形成する伝送線路
７部分、即ち伝送線路のアウターリード部７ｂにリード
線９等を安定して的確にろう付け接続できるようにする
ために、その伝送線路のアウターリード部７ｂのパター
ン幅Ｃを、幅広く一定幅に形成する必要がある。 【０００７】また、上述パッケージ１では、その伝送線
路７の特性インピーダンスのマッチングを図る必要か
ら、その伝送線路７のインナーリード部７ａとアウター
リード部７ｂとのパターン幅Ａ、Ｃを、図８に示したよ
うに、同一幅に形成する必要がある。 【０００８】そのため、上述パッケージ１に、高集積化
された超高周波用の半導体素子等の素子を収容しようと
した場合には、その中間絶縁層６ｂ上面の隣合う伝送線
路のインナーリード部７ａ間のスペース幅が、狭小とな
って、その隣合う伝送線路７間のクロストークが増大し
てしまった。 【０００９】なお、上述パッケージ１において、このよ
うな課題を解消するために、その伝送線路のインナーリ
ード部７ａ直下の絶縁層の厚さを階段状に局部的に変え
たり、その伝送線路のインナーリード部７ａ直下の絶縁
層部分に誘電率の異なる他の絶縁体を埋め込んだりし
て、その伝送線路のインナーリード部７ａが備えられた
絶縁層部分の実効誘電率を変える方法が、従来より、知
られている。 【００１０】この方法によれば、伝送線路７のインナー
リード部７ａとアウターリード部７ｂとの特性インピー
ダンスのマッチングを図りながら、その伝送線路のイン
ナーリード部７ａのパターン幅Ａを、同じ伝送線路のア
ウターリード部７ｂのパターン幅Ｃに比べて、小幅に形
成できる。 【００１１】しかしながら、この方法では、パッケージ
の一部の絶縁層を、それに連なる絶縁層部分に比べて、
不連続的に階段状に薄く又は厚く形成したり、誘電率の
異なる他の絶縁体で不連続的に形成したりしなければな
らない。その結果、パッケージの機械的強度が落ちた
り、パッケージに反りや歪みが生じたりしてしまう。そ
のため、上記方法は、パッケージの製造を困難化し、パ
ッケージの大量生産に適さないため、一般に実用化され
るに至っていない。 【００１２】これらのことは、上述パッケージ１のみで
なく、その他の各種構造をしたパッケージの場合にも言
えた。即ち、高集積化された超高周波用の半導体素子等
の素子を収容する各種構造をしたパッケージの設計に際
に際しては、その伝送線路の特性インピーダンスのマッ
チングを図りながら、その伝送線路の一部の幅を、同じ
伝送線路の他の部分の幅に比べて、広狭に調整する必要
がある場合が多々あるが、そのような場合においても、
従来は、上述の方法以外には、他の有効な手段がなかっ
た。 【００１３】本発明は、このような問題点を解消するた
めになされたもので、その伝送線路の特性インピーダン
スのマッチングを図りながら、その伝送線路の一部の幅
を、同じ伝送線路の他の部分の幅に比べて、広狭に自在
に調整できる、製造が容易で量産に適した、超高周波素
子用パッケージを提供することを目的としている。 【００１４】 【課題を解決するための手段】上記目的を達成するため
に、本発明の超高周波素子用パッケージは、伝送線路を
絶縁層を介して接地層に対向させて備えてなる超高周波
素子用パッケージにおいて、前記絶縁層内に、その一方
の端部が伝送線路近くに配置され、その他方の端部が前
記接地層近くに配置された導体からなる調整物体であっ
て、前記伝送線路の特性インピーダンス調整用の調整物
体を設けたことを特徴としている。 【００１５】この超高周波素子用パッケージにおいて
は、その一方の端部が伝送線路近くの絶縁層内に配置さ
れ、その他方の端部が接地層近くの絶縁層内に配置され
た、導体からなる調整物体が、該調整物体を設けた絶縁
層部分の実効誘電率を局部的に増大させたり減少させた
りする。 【００１６】そのため、絶縁層内に設ける上記調整物体
の位置、その調整物体の量や密度、その調整物体の材質
等を適宜選択することにより、調整物体近くの伝送線路
部分の特性インピーダンスを、大小に調整できる。 【００１７】換言すれば、絶縁層内に設ける上記調整物
体の位置、その調整物体の量や密度、その調整物体の材
質等を適宜選択することにより、伝送線路の特性インピ
ーダンスのマッチングを図りながら、調整物体近くの伝
送線路部分の幅を広狭に調整できる。 【００１８】 【発明の実施の形態】次に、本発明の実施の形態を、図
面に従い説明する。図１および図２は本発明の超高周波
素子用パッケージの好適な実施の形態を示し、図１はそ
の平面図、図２はその縦断面図である。以下に、このパ
ッケージを説明する。 【００１９】図のパッケージ１０では、その中間絶縁層
６ｂ上面に沿って並べて形成したメタライズからなる複
数本の伝送線路７０の隣合うインナーリード部７０ａ間
の中間部に位置する中間絶縁層６ｂ部分に沿って、その
上端が中間絶縁層６ｂの上面に達し、その下端が中間絶
縁層６ｂの下面に達する、メタライズ等の導体を充填し
たヴィアホール１４を、中間絶縁層６ｂを上下に貫通さ
せて、垂直に起立させて複数個所定ピッチで横に平行に
並べて設けている。 【００２０】半導体素子等の素子を搭載する最下絶縁層
６ａと中間絶縁層６ｂとの間の接合面には、メタライズ
からなる調整物体層１５を水平に備えている。そして、
その調整物体層１５を介して、上記複数個の導体を充填
したヴィアホール１４の下端を一連に電気的に接続して
いる。 【００２１】即ち、図のパッケージ１０では、最下絶縁
層６ａと中間絶縁層６ｂとからなる絶縁層６内に、その
一方の端部が伝送線路７０近くに配置され、その他方の
端部が最下絶縁層６ａ下面に備えられた接地層１３近く
に配置された導体を充填したヴィアホール１４及びそれ
に電気的に接続された導体からなる調整物体層１５とで
構成された調整物体であって、伝送線路７０のインナー
リード部７０ａの特性インピーダンス調整用の導体から
なる調整物体を設けている。 【００２２】その他は、前述図５ないし図９に示した従
来のパッケージ１と、同様に構成していて、このパッケ
ージ１０においては、導体を充填したヴィアホール１４
及び導体からなる調整物体層１５とで構成された調整物
体近くの伝送線路７０のインナーリード部７０ａの幅
を、伝送線路７０の特性インピーダンスのマッチングを
図りながら、同じ伝送線路７０のアウターリード部７０
ｂ等の他の部分の幅に比べて、小幅に形成できる。 【００２３】 【実施例】図３および図４は本発明の超高周波素子用パ
ッケージの好適な実施例を示し、図３はその平面図、図
４はその縦断面図である。以下に、このパッケージを説
明する。 【００２４】図のパッケージ１０では、誘電率が８．０
のアルミナセラミックからなる厚さ０．４ｍｍの中間絶
縁層６ｂ上面に沿って、メタライズからなる０．４ｍｍ
幅の伝送線路７０を、１．２７ｍｍのパターンピッチで
複数本平行に並べて形成した。 【００２５】複数本の各伝送線路７０間の中間部に位置
する中間絶縁層６ｂ部分には、その上端が中間絶縁層６
ｂの上面に達し、その下端が接地層１３となる金属基板
４近くに達する、直径が０．１５ｍｍの導体を充填した
ヴィアホール（調整物体）１４を、０．３ｍｍのピッチ
で複数本の各伝送線路７０間の中間部に沿って垂直に起
立させて複数本横に平行に並べて備えた。 【００２６】その他は、前述図５ないし図９に示した従
来のパッケージ１と同様に構成した。 【００２７】次いで、その各伝送線路７０間の中間部の
中間絶縁層６ｂ部分にヴィアホール１４を０．３ｍｍの
ピッチで複数本横に並べて設けてなる上述パッケージ１
０の伝送線路７０の特性インピーダンスと、その各伝送
線路７０間の中間部の中間絶縁層６ｂ部分にヴィアホー
ル１４を設けていない上述パッケージ１０と同様な構造
のパッケージの伝送線路７０の特性インピーダンスとを
比較測定した。 【００２８】この測定結果によれば、その各伝送線路７
０間の中間部の中間絶縁層６ｂ部分に上述のようにヴィ
アホール（調整物体）１４を複数本横に並べて設けた場
合には、その各伝送線路７０間の中間部の中間絶縁層６
ｂ部分にヴィアホール（調整物体）１４を設けない場合
に比べて、その伝送線路７０の特性インピーダンスを、
１０〜１５オーム低下させることができることが確認さ
れた。 【００２９】 【発明の効果】以上説明したように、本発明の超高周波
素子用パッケージによれば、その絶縁層内に設けた導体
からなる調整物体により、該調整物体近くの伝送線路部
分の特性インピーダンスを、大小に調整できる。 【００３０】そして、その調整物体近くの伝送線路部分
の幅を、同じ伝送線路の他の部分の幅に規制されずに、
伝送線路の特性インピーダンスのマッチングを図りなが
ら、パッケージ内部に収容する高集積化された超高周波
用の半導体素子等の素子の接続パターンピッチ等に合わ
せて、広狭に自在に調整できる。 【００３１】また、本発明の超高周波素子用パッケージ
を製造する場合に、そのセラミック等の絶縁層内に設け
るメタライズ等の導体からなる調整物体を、その絶縁層
及び該絶縁層に備えるメタライズ等の導体からなる伝送
線路と同時に一体焼成する等して、その絶縁層内に手数
を掛けずに容易かつ迅速に形成できる。そして、超高周
波用の半導体素子等の素子を収容する超高周波素子用パ
ッケージの大量生産の容易化、迅速化が図れる。 【００３２】また、伝送線路の特性インピーダンスを調
整するために、パッケージの絶縁層の一部の厚さを階段
状に局部的に薄く又は厚く形成したり、パッケージの絶
縁層の一部に誘電率の異なる絶縁体を埋め込んだりする
必要がなくなる。そして、パッケージの伝送線路の特性
インピーダンスの調整手段を設けたために、パッケージ
の機械適強度が損なわれたり、パッケージが反ったりや
歪んだりするのを、的確に防ぐことができる。
いわゆる超高周波の動作周波数で動作させる半導体素子
等の素子を収容する超高周波素子用パッケージに関す
る。 【０００２】 【従来の技術】従来より、図５ないし図９に示したよう
な、半導体素子等の素子を収容するパッケージ１があ
る。 【０００３】このパッケージ１においては、図６に示し
たように、半導体素子等の素子保持用のボンデング層３
を有する接地層１３となる金属基板４の上面に、半導体
素子等の素子を収容可能な方形状の透孔５を穿設したセ
ラミック等からなる中間絶縁層６ｂを積層している。又
は、図７に示したように、半導体素子等の素子保持用の
ボンデング層３を有するセラミック等からなる最下絶縁
層６ａの上面に、半導体素子等の素子を収容可能な方形
状の透孔５を穿設したセラミック等からなる中間絶縁層
６ｂを積層している。最下絶縁層６ａの下面には、メタ
ライズ等からなる接地層（図示せず）を形成している。
中間絶縁層６ｂ上面には、メタライズ等からなる伝送線
路７を形成している。そして、伝送線路７を、絶縁層６
を介して、金属基板４等からなる接地層１３に対向させ
て備えている。伝送線路７を形成した中間絶縁層６ｂの
上面には、方形枠体状の最上絶縁層６ｃを積層してい
る。そして、伝送線路７の中途部を、最上絶縁層６ｃで
覆っている。最上絶縁層６ｃの上面には、シール層８を
備えて、該シール層に封止用キャップ（図示せず）をろ
う付け等により封着できるようにしている。 【０００４】 【発明が解決しようとする課題】近時は、電子装置の高
速化に伴って、その動作周波数が１０ＧＨｚを越える高
集積化された超高周波用の半導体素子等の素子が出現し
た。そして、該超高周波用の素子を収容するパッケージ
の必要が生じた。 【０００５】ところで、このような、高集積化された超
高周波用の半導体素子等の素子を、上述パッケージ１に
収容した場合には、その中間絶縁層６ｂ上面の内側に形
成する伝送線路７部分、即ち伝送線路のインナーリード
部７ａのパターンピッチを、金属基板４又は最下絶縁層
６ａ上面に搭載する、半導体素子等の素子の接続パター
ンピッチに合わせて、ごく小ピッチに形成しなければな
らない。 【０００６】しかしながら、上述パッケージ１において
は、その中間絶縁層６ｂ上面の外側に形成する伝送線路
７部分、即ち伝送線路のアウターリード部７ｂにリード
線９等を安定して的確にろう付け接続できるようにする
ために、その伝送線路のアウターリード部７ｂのパター
ン幅Ｃを、幅広く一定幅に形成する必要がある。 【０００７】また、上述パッケージ１では、その伝送線
路７の特性インピーダンスのマッチングを図る必要か
ら、その伝送線路７のインナーリード部７ａとアウター
リード部７ｂとのパターン幅Ａ、Ｃを、図８に示したよ
うに、同一幅に形成する必要がある。 【０００８】そのため、上述パッケージ１に、高集積化
された超高周波用の半導体素子等の素子を収容しようと
した場合には、その中間絶縁層６ｂ上面の隣合う伝送線
路のインナーリード部７ａ間のスペース幅が、狭小とな
って、その隣合う伝送線路７間のクロストークが増大し
てしまった。 【０００９】なお、上述パッケージ１において、このよ
うな課題を解消するために、その伝送線路のインナーリ
ード部７ａ直下の絶縁層の厚さを階段状に局部的に変え
たり、その伝送線路のインナーリード部７ａ直下の絶縁
層部分に誘電率の異なる他の絶縁体を埋め込んだりし
て、その伝送線路のインナーリード部７ａが備えられた
絶縁層部分の実効誘電率を変える方法が、従来より、知
られている。 【００１０】この方法によれば、伝送線路７のインナー
リード部７ａとアウターリード部７ｂとの特性インピー
ダンスのマッチングを図りながら、その伝送線路のイン
ナーリード部７ａのパターン幅Ａを、同じ伝送線路のア
ウターリード部７ｂのパターン幅Ｃに比べて、小幅に形
成できる。 【００１１】しかしながら、この方法では、パッケージ
の一部の絶縁層を、それに連なる絶縁層部分に比べて、
不連続的に階段状に薄く又は厚く形成したり、誘電率の
異なる他の絶縁体で不連続的に形成したりしなければな
らない。その結果、パッケージの機械的強度が落ちた
り、パッケージに反りや歪みが生じたりしてしまう。そ
のため、上記方法は、パッケージの製造を困難化し、パ
ッケージの大量生産に適さないため、一般に実用化され
るに至っていない。 【００１２】これらのことは、上述パッケージ１のみで
なく、その他の各種構造をしたパッケージの場合にも言
えた。即ち、高集積化された超高周波用の半導体素子等
の素子を収容する各種構造をしたパッケージの設計に際
に際しては、その伝送線路の特性インピーダンスのマッ
チングを図りながら、その伝送線路の一部の幅を、同じ
伝送線路の他の部分の幅に比べて、広狭に調整する必要
がある場合が多々あるが、そのような場合においても、
従来は、上述の方法以外には、他の有効な手段がなかっ
た。 【００１３】本発明は、このような問題点を解消するた
めになされたもので、その伝送線路の特性インピーダン
スのマッチングを図りながら、その伝送線路の一部の幅
を、同じ伝送線路の他の部分の幅に比べて、広狭に自在
に調整できる、製造が容易で量産に適した、超高周波素
子用パッケージを提供することを目的としている。 【００１４】 【課題を解決するための手段】上記目的を達成するため
に、本発明の超高周波素子用パッケージは、伝送線路を
絶縁層を介して接地層に対向させて備えてなる超高周波
素子用パッケージにおいて、前記絶縁層内に、その一方
の端部が伝送線路近くに配置され、その他方の端部が前
記接地層近くに配置された導体からなる調整物体であっ
て、前記伝送線路の特性インピーダンス調整用の調整物
体を設けたことを特徴としている。 【００１５】この超高周波素子用パッケージにおいて
は、その一方の端部が伝送線路近くの絶縁層内に配置さ
れ、その他方の端部が接地層近くの絶縁層内に配置され
た、導体からなる調整物体が、該調整物体を設けた絶縁
層部分の実効誘電率を局部的に増大させたり減少させた
りする。 【００１６】そのため、絶縁層内に設ける上記調整物体
の位置、その調整物体の量や密度、その調整物体の材質
等を適宜選択することにより、調整物体近くの伝送線路
部分の特性インピーダンスを、大小に調整できる。 【００１７】換言すれば、絶縁層内に設ける上記調整物
体の位置、その調整物体の量や密度、その調整物体の材
質等を適宜選択することにより、伝送線路の特性インピ
ーダンスのマッチングを図りながら、調整物体近くの伝
送線路部分の幅を広狭に調整できる。 【００１８】 【発明の実施の形態】次に、本発明の実施の形態を、図
面に従い説明する。図１および図２は本発明の超高周波
素子用パッケージの好適な実施の形態を示し、図１はそ
の平面図、図２はその縦断面図である。以下に、このパ
ッケージを説明する。 【００１９】図のパッケージ１０では、その中間絶縁層
６ｂ上面に沿って並べて形成したメタライズからなる複
数本の伝送線路７０の隣合うインナーリード部７０ａ間
の中間部に位置する中間絶縁層６ｂ部分に沿って、その
上端が中間絶縁層６ｂの上面に達し、その下端が中間絶
縁層６ｂの下面に達する、メタライズ等の導体を充填し
たヴィアホール１４を、中間絶縁層６ｂを上下に貫通さ
せて、垂直に起立させて複数個所定ピッチで横に平行に
並べて設けている。 【００２０】半導体素子等の素子を搭載する最下絶縁層
６ａと中間絶縁層６ｂとの間の接合面には、メタライズ
からなる調整物体層１５を水平に備えている。そして、
その調整物体層１５を介して、上記複数個の導体を充填
したヴィアホール１４の下端を一連に電気的に接続して
いる。 【００２１】即ち、図のパッケージ１０では、最下絶縁
層６ａと中間絶縁層６ｂとからなる絶縁層６内に、その
一方の端部が伝送線路７０近くに配置され、その他方の
端部が最下絶縁層６ａ下面に備えられた接地層１３近く
に配置された導体を充填したヴィアホール１４及びそれ
に電気的に接続された導体からなる調整物体層１５とで
構成された調整物体であって、伝送線路７０のインナー
リード部７０ａの特性インピーダンス調整用の導体から
なる調整物体を設けている。 【００２２】その他は、前述図５ないし図９に示した従
来のパッケージ１と、同様に構成していて、このパッケ
ージ１０においては、導体を充填したヴィアホール１４
及び導体からなる調整物体層１５とで構成された調整物
体近くの伝送線路７０のインナーリード部７０ａの幅
を、伝送線路７０の特性インピーダンスのマッチングを
図りながら、同じ伝送線路７０のアウターリード部７０
ｂ等の他の部分の幅に比べて、小幅に形成できる。 【００２３】 【実施例】図３および図４は本発明の超高周波素子用パ
ッケージの好適な実施例を示し、図３はその平面図、図
４はその縦断面図である。以下に、このパッケージを説
明する。 【００２４】図のパッケージ１０では、誘電率が８．０
のアルミナセラミックからなる厚さ０．４ｍｍの中間絶
縁層６ｂ上面に沿って、メタライズからなる０．４ｍｍ
幅の伝送線路７０を、１．２７ｍｍのパターンピッチで
複数本平行に並べて形成した。 【００２５】複数本の各伝送線路７０間の中間部に位置
する中間絶縁層６ｂ部分には、その上端が中間絶縁層６
ｂの上面に達し、その下端が接地層１３となる金属基板
４近くに達する、直径が０．１５ｍｍの導体を充填した
ヴィアホール（調整物体）１４を、０．３ｍｍのピッチ
で複数本の各伝送線路７０間の中間部に沿って垂直に起
立させて複数本横に平行に並べて備えた。 【００２６】その他は、前述図５ないし図９に示した従
来のパッケージ１と同様に構成した。 【００２７】次いで、その各伝送線路７０間の中間部の
中間絶縁層６ｂ部分にヴィアホール１４を０．３ｍｍの
ピッチで複数本横に並べて設けてなる上述パッケージ１
０の伝送線路７０の特性インピーダンスと、その各伝送
線路７０間の中間部の中間絶縁層６ｂ部分にヴィアホー
ル１４を設けていない上述パッケージ１０と同様な構造
のパッケージの伝送線路７０の特性インピーダンスとを
比較測定した。 【００２８】この測定結果によれば、その各伝送線路７
０間の中間部の中間絶縁層６ｂ部分に上述のようにヴィ
アホール（調整物体）１４を複数本横に並べて設けた場
合には、その各伝送線路７０間の中間部の中間絶縁層６
ｂ部分にヴィアホール（調整物体）１４を設けない場合
に比べて、その伝送線路７０の特性インピーダンスを、
１０〜１５オーム低下させることができることが確認さ
れた。 【００２９】 【発明の効果】以上説明したように、本発明の超高周波
素子用パッケージによれば、その絶縁層内に設けた導体
からなる調整物体により、該調整物体近くの伝送線路部
分の特性インピーダンスを、大小に調整できる。 【００３０】そして、その調整物体近くの伝送線路部分
の幅を、同じ伝送線路の他の部分の幅に規制されずに、
伝送線路の特性インピーダンスのマッチングを図りなが
ら、パッケージ内部に収容する高集積化された超高周波
用の半導体素子等の素子の接続パターンピッチ等に合わ
せて、広狭に自在に調整できる。 【００３１】また、本発明の超高周波素子用パッケージ
を製造する場合に、そのセラミック等の絶縁層内に設け
るメタライズ等の導体からなる調整物体を、その絶縁層
及び該絶縁層に備えるメタライズ等の導体からなる伝送
線路と同時に一体焼成する等して、その絶縁層内に手数
を掛けずに容易かつ迅速に形成できる。そして、超高周
波用の半導体素子等の素子を収容する超高周波素子用パ
ッケージの大量生産の容易化、迅速化が図れる。 【００３２】また、伝送線路の特性インピーダンスを調
整するために、パッケージの絶縁層の一部の厚さを階段
状に局部的に薄く又は厚く形成したり、パッケージの絶
縁層の一部に誘電率の異なる絶縁体を埋め込んだりする
必要がなくなる。そして、パッケージの伝送線路の特性
インピーダンスの調整手段を設けたために、パッケージ
の機械適強度が損なわれたり、パッケージが反ったりや
歪んだりするのを、的確に防ぐことができる。
【図面の簡単な説明】
【図１】本発明のパッケージの平面図である。
【図２】本発明のパッケージの縦断面図である。
【図３】本発明のパッケージの平面図である。
【図４】本発明のパッケージの縦断面図である。
【図５】従来のパッケージの一部破断平面図である。
【図６】従来のパッケージの一部破断縦断面図である。
【図７】従来のパッケージの一部破断縦断面図である。
【図８】従来のパッケージの伝送線路の拡大平面図であ
る。 【図９】従来のパッケージの一部拡大縦断面図である。 【符号の説明】 １ パッケージ ３ ボンデング層 ４ 金属基板 ５ 透孔 ６ａ 最下絶縁層 ６ｂ 中間絶縁層 ６ｃ 最上絶縁層 ７ 伝送線路 ７ａ インナーリード部 ７ｂ アウターリード部 ８ シール層 ９ リード １０ パッケージ １３ 接地層 １４ ヴィアホール １５ 調整物体層 ７０ 伝送線路 ７０ａ インナーリード部 ７０ｂ アウターリード部
る。 【図９】従来のパッケージの一部拡大縦断面図である。 【符号の説明】 １ パッケージ ３ ボンデング層 ４ 金属基板 ５ 透孔 ６ａ 最下絶縁層 ６ｂ 中間絶縁層 ６ｃ 最上絶縁層 ７ 伝送線路 ７ａ インナーリード部 ７ｂ アウターリード部 ８ シール層 ９ リード １０ パッケージ １３ 接地層 １４ ヴィアホール １５ 調整物体層 ７０ 伝送線路 ７０ａ インナーリード部 ７０ｂ アウターリード部
フロントページの続き
(56)参考文献 特開 昭61−227403（ＪＰ，Ａ)
特開 昭59−4143（ＪＰ，Ａ)
特開 昭60−124851（ＪＰ，Ａ)
実開 昭61−153932（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H01L 23/12
H05K 1/02
Claims (1)
- (57)【特許請求の範囲】 １．伝送線路を絶縁層を介して接地層に対向させて備え
てなる超高周波素子用パッケージにおいて、前記絶縁層
内に、その一方の端部が伝送線路近くに配置され、その
他方の端部が前記接地層近くに配置された導体からなる
調整物体であって、前記伝送線路の特性インピーダンス
調整用の調整物体を設けたことを特徴とする超高周波素
子用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26668596A JP2762404B2 (ja) | 1996-09-17 | 1996-09-17 | 超高周波素子用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26668596A JP2762404B2 (ja) | 1996-09-17 | 1996-09-17 | 超高周波素子用パッケージ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61254134A Division JPH0793392B2 (ja) | 1986-10-25 | 1986-10-25 | 超高周波素子用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09199633A JPH09199633A (ja) | 1997-07-31 |
| JP2762404B2 true JP2762404B2 (ja) | 1998-06-04 |
Family
ID=17434279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26668596A Expired - Fee Related JP2762404B2 (ja) | 1996-09-17 | 1996-09-17 | 超高周波素子用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762404B2 (ja) |
-
1996
- 1996-09-17 JP JP26668596A patent/JP2762404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09199633A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| US5909058A (en) | Semiconductor package and semiconductor mounting part | |
| US5286926A (en) | Integrated circuit package and process for producing same | |
| US7504271B2 (en) | Integrated circuit package substrate having a thin film capacitor structure | |
| JP3014503B2 (ja) | 集積回路用パッケージ | |
| JP3283007B2 (ja) | 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法 | |
| CA1249379A (en) | Integrated circuit device having stacked conductive layers connecting circuit elements therethrough | |
| US6614092B2 (en) | Microelectronic device package with conductive elements and associated method of manufacture | |
| US6891266B2 (en) | RF transition for an area array package | |
| US4881116A (en) | Package for integrated circuit | |
| US5227583A (en) | Ceramic package and method for making same | |
| WO2016017574A1 (ja) | 電子部品収納用パッケージおよびそれを備えた電子装置 | |
| JPH0793392B2 (ja) | 超高周波素子用パツケ−ジ | |
| US5412537A (en) | Electrical connector including variably spaced connector contacts | |
| US20070045816A1 (en) | Electronic package with improved current carrying capability and method of forming the same | |
| US7197818B2 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
| US6965161B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| JP3167141B2 (ja) | 集積回路用パッケージ | |
| US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
| JPS61114562A (ja) | マイクロ波用チツプキヤリヤ | |
| JP2762404B2 (ja) | 超高周波素子用パッケージ | |
| JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
| JP2794888B2 (ja) | セラミックパッケージ | |
| US20240063108A1 (en) | Semiconductor package and semiconductor electronic device | |
| JP2768873B2 (ja) | マイクロ波集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |