JPH09199633A - 超高周波素子用パッケージ - Google Patents
超高周波素子用パッケージInfo
- Publication number
- JPH09199633A JPH09199633A JP26668596A JP26668596A JPH09199633A JP H09199633 A JPH09199633 A JP H09199633A JP 26668596 A JP26668596 A JP 26668596A JP 26668596 A JP26668596 A JP 26668596A JP H09199633 A JPH09199633 A JP H09199633A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- package
- insulating layer
- layer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 伝送線路の特性インピーダンスのマッチング
を図りながら、その伝送線路の一部の幅を、同じ伝送線
路の他の部分の幅に比べて、広狭に自在に調整できる、
製造の容易な超高周波素子用パッケージを得る。 【解決手段】 伝送線路70を絶縁層6を介して接地層
13に対向させて備えてなる高周波素子用パッケージの
絶縁層6内に、その一方の端部が伝送線路70近くに配
置され、その他方の端部が接地層13近くに配置され
た、導体が充填されたヴィアホール14とそれに連なる
導体からなる調整物体層15とで構成された調整物体を
設ける。そして、該調整物体を設けた絶縁層6部分の実
効誘電率を局部的に増減させて、該調整物体近くの伝送
線路70部分の幅を、該伝送線路70部分の特性インピ
ーダンスのマッチングを図りながら、広狭に調整する。
を図りながら、その伝送線路の一部の幅を、同じ伝送線
路の他の部分の幅に比べて、広狭に自在に調整できる、
製造の容易な超高周波素子用パッケージを得る。 【解決手段】 伝送線路70を絶縁層6を介して接地層
13に対向させて備えてなる高周波素子用パッケージの
絶縁層6内に、その一方の端部が伝送線路70近くに配
置され、その他方の端部が接地層13近くに配置され
た、導体が充填されたヴィアホール14とそれに連なる
導体からなる調整物体層15とで構成された調整物体を
設ける。そして、該調整物体を設けた絶縁層6部分の実
効誘電率を局部的に増減させて、該調整物体近くの伝送
線路70部分の幅を、該伝送線路70部分の特性インピ
ーダンスのマッチングを図りながら、広狭に調整する。
Description
【0001】
【発明の属する技術分野】本発明は、3〜50GHzの
いわゆる超高周波の動作周波数で動作させる半導体素子
等の素子を収容する超高周波素子用パッケージに関す
る。
いわゆる超高周波の動作周波数で動作させる半導体素子
等の素子を収容する超高周波素子用パッケージに関す
る。
【0002】
【従来の技術】従来より、図5ないし図9に示したよう
な、半導体素子等の素子を収容するパッケージ1があ
る。
な、半導体素子等の素子を収容するパッケージ1があ
る。
【0003】このパッケージ1においては、図6に示し
たように、半導体素子等の素子保持用のボンデング層3
を有する接地層13となる金属基板4の上面に、半導体
素子等の素子を収容可能な方形状の透孔5を穿設したセ
ラミック等からなる中間絶縁層6bを積層している。又
は、図7に示したように、半導体素子等の素子保持用の
ボンデング層3を有するセラミック等からなる最下絶縁
層6aの上面に、半導体素子等の素子を収容可能な方形
状の透孔5を穿設したセラミック等からなる中間絶縁層
6bを積層している。最下絶縁層6aの下面には、メタ
ライズ等からなる接地層(図示せず)を形成している。
中間絶縁層6b上面には、メタライズ等からなる伝送線
路7を形成している。そして、伝送線路7を、絶縁層6
を介して、金属基板4等からなる接地層13に対向させ
て備えている。伝送線路7を形成した中間絶縁層6bの
上面には、方形枠体状の最上絶縁層6cを積層してい
る。そして、伝送線路7の中途部を、最上絶縁層6cで
覆っている。最上絶縁層6cの上面には、シール層8を
備えて、該シール層に封止用キャップ(図示せず)をろ
う付け等により封着できるようにしている。
たように、半導体素子等の素子保持用のボンデング層3
を有する接地層13となる金属基板4の上面に、半導体
素子等の素子を収容可能な方形状の透孔5を穿設したセ
ラミック等からなる中間絶縁層6bを積層している。又
は、図7に示したように、半導体素子等の素子保持用の
ボンデング層3を有するセラミック等からなる最下絶縁
層6aの上面に、半導体素子等の素子を収容可能な方形
状の透孔5を穿設したセラミック等からなる中間絶縁層
6bを積層している。最下絶縁層6aの下面には、メタ
ライズ等からなる接地層(図示せず)を形成している。
中間絶縁層6b上面には、メタライズ等からなる伝送線
路7を形成している。そして、伝送線路7を、絶縁層6
を介して、金属基板4等からなる接地層13に対向させ
て備えている。伝送線路7を形成した中間絶縁層6bの
上面には、方形枠体状の最上絶縁層6cを積層してい
る。そして、伝送線路7の中途部を、最上絶縁層6cで
覆っている。最上絶縁層6cの上面には、シール層8を
備えて、該シール層に封止用キャップ(図示せず)をろ
う付け等により封着できるようにしている。
【0004】
【発明が解決しようとする課題】近時は、電子装置の高
速化に伴って、その動作周波数が10GHzを越える高
集積化された超高周波用の半導体素子等の素子が出現し
た。そして、該超高周波用の素子を収容するパッケージ
の必要が生じた。
速化に伴って、その動作周波数が10GHzを越える高
集積化された超高周波用の半導体素子等の素子が出現し
た。そして、該超高周波用の素子を収容するパッケージ
の必要が生じた。
【0005】ところで、このような、高集積化された超
高周波用の半導体素子等の素子を、上述パッケージ1に
収容した場合には、その中間絶縁層6b上面の内側に形
成する伝送線路7部分、即ち伝送線路のインナーリード
部7aのパターンピッチを、金属基板4又は最下絶縁層
6a上面に搭載する、半導体素子等の素子の接続パター
ンピッチに合わせて、ごく小ピッチに形成しなければな
らない。
高周波用の半導体素子等の素子を、上述パッケージ1に
収容した場合には、その中間絶縁層6b上面の内側に形
成する伝送線路7部分、即ち伝送線路のインナーリード
部7aのパターンピッチを、金属基板4又は最下絶縁層
6a上面に搭載する、半導体素子等の素子の接続パター
ンピッチに合わせて、ごく小ピッチに形成しなければな
らない。
【0006】しかしながら、上述パッケージ1において
は、その中間絶縁層6b上面の外側に形成する伝送線路
7部分、即ち伝送線路のアウターリード部7bにリード
線9等を安定して的確にろう付け接続できるようにする
ために、その伝送線路のアウターリード部7bのパター
ン幅Cを、幅広く一定幅に形成する必要がある。
は、その中間絶縁層6b上面の外側に形成する伝送線路
7部分、即ち伝送線路のアウターリード部7bにリード
線9等を安定して的確にろう付け接続できるようにする
ために、その伝送線路のアウターリード部7bのパター
ン幅Cを、幅広く一定幅に形成する必要がある。
【0007】また、上述パッケージ1では、その伝送線
路7の特性インピーダンスのマッチングを図る必要か
ら、その伝送線路7のインナーリード部7aとアウター
リード部7bとのパターン幅A、Cを、図8に示したよ
うに、同一幅に形成する必要がある。
路7の特性インピーダンスのマッチングを図る必要か
ら、その伝送線路7のインナーリード部7aとアウター
リード部7bとのパターン幅A、Cを、図8に示したよ
うに、同一幅に形成する必要がある。
【0008】そのため、上述パッケージ1に、高集積化
された超高周波用の半導体素子等の素子を収容しようと
した場合には、その中間絶縁層6b上面の隣合う伝送線
路のインナーリード部7a間のスペース幅が、狭小とな
って、その隣合う伝送線路7間のクロストークが増大し
てしまった。
された超高周波用の半導体素子等の素子を収容しようと
した場合には、その中間絶縁層6b上面の隣合う伝送線
路のインナーリード部7a間のスペース幅が、狭小とな
って、その隣合う伝送線路7間のクロストークが増大し
てしまった。
【0009】なお、上述パッケージ1において、このよ
うな課題を解消するために、その伝送線路のインナーリ
ード部7a直下の絶縁層の厚さを階段状に局部的に変え
たり、その伝送線路のインナーリード部7a直下の絶縁
層部分に誘電率の異なる他の絶縁体を埋め込んだりし
て、その伝送線路のインナーリード部7aが備えられた
絶縁層部分の実効誘電率を変える方法が、従来より、知
られている。
うな課題を解消するために、その伝送線路のインナーリ
ード部7a直下の絶縁層の厚さを階段状に局部的に変え
たり、その伝送線路のインナーリード部7a直下の絶縁
層部分に誘電率の異なる他の絶縁体を埋め込んだりし
て、その伝送線路のインナーリード部7aが備えられた
絶縁層部分の実効誘電率を変える方法が、従来より、知
られている。
【0010】この方法によれば、伝送線路7のインナー
リード部7aとアウターリード部7bとの特性インピー
ダンスのマッチングを図りながら、その伝送線路のイン
ナーリード部7aのパターン幅Aを、同じ伝送線路のア
ウターリード部7bのパターン幅Cに比べて、小幅に形
成できる。
リード部7aとアウターリード部7bとの特性インピー
ダンスのマッチングを図りながら、その伝送線路のイン
ナーリード部7aのパターン幅Aを、同じ伝送線路のア
ウターリード部7bのパターン幅Cに比べて、小幅に形
成できる。
【0011】しかしながら、この方法では、パッケージ
の一部の絶縁層を、それに連なる絶縁層部分に比べて、
不連続的に階段状に薄く又は厚く形成したり、誘電率の
異なる他の絶縁体で不連続的に形成したりしなければな
らない。その結果、パッケージの機械的強度が落ちた
り、パッケージに反りや歪みが生じたりしてしまう。そ
のため、上記方法は、パッケージの製造を困難化し、パ
ッケージの大量生産に適さないため、一般に実用化され
るに至っていない。
の一部の絶縁層を、それに連なる絶縁層部分に比べて、
不連続的に階段状に薄く又は厚く形成したり、誘電率の
異なる他の絶縁体で不連続的に形成したりしなければな
らない。その結果、パッケージの機械的強度が落ちた
り、パッケージに反りや歪みが生じたりしてしまう。そ
のため、上記方法は、パッケージの製造を困難化し、パ
ッケージの大量生産に適さないため、一般に実用化され
るに至っていない。
【0012】これらのことは、上述パッケージ1のみで
なく、その他の各種構造をしたパッケージの場合にも言
えた。即ち、高集積化された超高周波用の半導体素子等
の素子を収容する各種構造をしたパッケージの設計に際
に際しては、その伝送線路の特性インピーダンスのマッ
チングを図りながら、その伝送線路の一部の幅を、同じ
伝送線路の他の部分の幅に比べて、広狭に調整する必要
がある場合が多々あるが、そのような場合においても、
従来は、上述の方法以外には、他の有効な手段がなかっ
た。
なく、その他の各種構造をしたパッケージの場合にも言
えた。即ち、高集積化された超高周波用の半導体素子等
の素子を収容する各種構造をしたパッケージの設計に際
に際しては、その伝送線路の特性インピーダンスのマッ
チングを図りながら、その伝送線路の一部の幅を、同じ
伝送線路の他の部分の幅に比べて、広狭に調整する必要
がある場合が多々あるが、そのような場合においても、
従来は、上述の方法以外には、他の有効な手段がなかっ
た。
【0013】本発明は、このような問題点を解消するた
めになされたもので、その伝送線路の特性インピーダン
スのマッチングを図りながら、その伝送線路の一部の幅
を、同じ伝送線路の他の部分の幅に比べて、広狭に自在
に調整できる、製造が容易で量産に適した、超高周波素
子用パッケージを提供することを目的としている。
めになされたもので、その伝送線路の特性インピーダン
スのマッチングを図りながら、その伝送線路の一部の幅
を、同じ伝送線路の他の部分の幅に比べて、広狭に自在
に調整できる、製造が容易で量産に適した、超高周波素
子用パッケージを提供することを目的としている。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、本発明の超高周波素子用パッケージは、伝送線路を
絶縁層を介して接地層に対向させて備えてなる超高周波
素子用パッケージにおいて、前記絶縁層内に、その一方
の端部が伝送線路近くに配置され、その他方の端部が前
記接地層近くに配置された導体からなる調整物体であっ
て、前記伝送線路の特性インピーダンス調整用の調整物
体を設けたことを特徴としている。
に、本発明の超高周波素子用パッケージは、伝送線路を
絶縁層を介して接地層に対向させて備えてなる超高周波
素子用パッケージにおいて、前記絶縁層内に、その一方
の端部が伝送線路近くに配置され、その他方の端部が前
記接地層近くに配置された導体からなる調整物体であっ
て、前記伝送線路の特性インピーダンス調整用の調整物
体を設けたことを特徴としている。
【0015】この超高周波素子用パッケージにおいて
は、その一方の端部が伝送線路近くの絶縁層内に配置さ
れ、その他方の端部が接地層近くの絶縁層内に配置され
た、導体からなる調整物体が、該調整物体を設けた絶縁
層部分の実効誘電率を局部的に増大させたり減少させた
りする。
は、その一方の端部が伝送線路近くの絶縁層内に配置さ
れ、その他方の端部が接地層近くの絶縁層内に配置され
た、導体からなる調整物体が、該調整物体を設けた絶縁
層部分の実効誘電率を局部的に増大させたり減少させた
りする。
【0016】そのため、絶縁層内に設ける上記調整物体
の位置、その調整物体の量や密度、その調整物体の材質
等を適宜選択することにより、調整物体近くの伝送線路
部分の特性インピーダンスを、大小に調整できる。
の位置、その調整物体の量や密度、その調整物体の材質
等を適宜選択することにより、調整物体近くの伝送線路
部分の特性インピーダンスを、大小に調整できる。
【0017】換言すれば、絶縁層内に設ける上記調整物
体の位置、その調整物体の量や密度、その調整物体の材
質等を適宜選択することにより、伝送線路の特性インピ
ーダンスのマッチングを図りながら、調整物体近くの伝
送線路部分の幅を広狭に調整できる。
体の位置、その調整物体の量や密度、その調整物体の材
質等を適宜選択することにより、伝送線路の特性インピ
ーダンスのマッチングを図りながら、調整物体近くの伝
送線路部分の幅を広狭に調整できる。
【0018】
【発明の実施の形態】次に、本発明の実施の形態を、図
面に従い説明する。図1および図2は本発明の超高周波
素子用パッケージの好適な実施の形態を示し、図1はそ
の平面図、図2はその縦断面図である。以下に、このパ
ッケージを説明する。
面に従い説明する。図1および図2は本発明の超高周波
素子用パッケージの好適な実施の形態を示し、図1はそ
の平面図、図2はその縦断面図である。以下に、このパ
ッケージを説明する。
【0019】図のパッケージ10では、その中間絶縁層
6b上面に沿って並べて形成したメタライズからなる複
数本の伝送線路70の隣合うインナーリード部70a間
の中間部に位置する中間絶縁層6b部分に沿って、その
上端が中間絶縁層6bの上面に達し、その下端が中間絶
縁層6bの下面に達する、メタライズ等の導体を充填し
たヴィアホール14を、中間絶縁層6bを上下に貫通さ
せて、垂直に起立させて複数個所定ピッチで横に平行に
並べて設けている。
6b上面に沿って並べて形成したメタライズからなる複
数本の伝送線路70の隣合うインナーリード部70a間
の中間部に位置する中間絶縁層6b部分に沿って、その
上端が中間絶縁層6bの上面に達し、その下端が中間絶
縁層6bの下面に達する、メタライズ等の導体を充填し
たヴィアホール14を、中間絶縁層6bを上下に貫通さ
せて、垂直に起立させて複数個所定ピッチで横に平行に
並べて設けている。
【0020】半導体素子等の素子を搭載する最下絶縁層
6aと中間絶縁層6bとの間の接合面には、メタライズ
からなる調整物体層15を水平に備えている。そして、
その調整物体層15を介して、上記複数個の導体を充填
したヴィアホール14の下端を一連に電気的に接続して
いる。
6aと中間絶縁層6bとの間の接合面には、メタライズ
からなる調整物体層15を水平に備えている。そして、
その調整物体層15を介して、上記複数個の導体を充填
したヴィアホール14の下端を一連に電気的に接続して
いる。
【0021】即ち、図のパッケージ10では、最下絶縁
層6aと中間絶縁層6bとからなる絶縁層6内に、その
一方の端部が伝送線路70近くに配置され、その他方の
端部が最下絶縁層6a下面に備えられた接地層13近く
に配置された導体を充填したヴィアホール14及びそれ
に電気的に接続された導体からなる調整物体層15とで
構成された調整物体であって、伝送線路70のインナー
リード部70aの特性インピーダンス調整用の導体から
なる調整物体を設けている。
層6aと中間絶縁層6bとからなる絶縁層6内に、その
一方の端部が伝送線路70近くに配置され、その他方の
端部が最下絶縁層6a下面に備えられた接地層13近く
に配置された導体を充填したヴィアホール14及びそれ
に電気的に接続された導体からなる調整物体層15とで
構成された調整物体であって、伝送線路70のインナー
リード部70aの特性インピーダンス調整用の導体から
なる調整物体を設けている。
【0022】その他は、前述図5ないし図9に示した従
来のパッケージ1と、同様に構成していて、このパッケ
ージ10においては、導体を充填したヴィアホール14
及び導体からなる調整物体層15とで構成された調整物
体近くの伝送線路70のインナーリード部70aの幅
を、伝送線路70の特性インピーダンスのマッチングを
図りながら、同じ伝送線路70のアウターリード部70
b等の他の部分の幅に比べて、小幅に形成できる。
来のパッケージ1と、同様に構成していて、このパッケ
ージ10においては、導体を充填したヴィアホール14
及び導体からなる調整物体層15とで構成された調整物
体近くの伝送線路70のインナーリード部70aの幅
を、伝送線路70の特性インピーダンスのマッチングを
図りながら、同じ伝送線路70のアウターリード部70
b等の他の部分の幅に比べて、小幅に形成できる。
【0023】
【実施例】図3および図4は本発明の超高周波素子用パ
ッケージの好適な実施例を示し、図3はその平面図、図
4はその縦断面図である。以下に、このパッケージを説
明する。
ッケージの好適な実施例を示し、図3はその平面図、図
4はその縦断面図である。以下に、このパッケージを説
明する。
【0024】図のパッケージ10では、誘電率が8.0
のアルミナセラミックからなる厚さ0.4mmの中間絶
縁層6b上面に沿って、メタライズからなる0.4mm
幅の伝送線路70を、1.27mmのパターンピッチで
複数本平行に並べて形成した。
のアルミナセラミックからなる厚さ0.4mmの中間絶
縁層6b上面に沿って、メタライズからなる0.4mm
幅の伝送線路70を、1.27mmのパターンピッチで
複数本平行に並べて形成した。
【0025】複数本の各伝送線路70間の中間部に位置
する中間絶縁層6b部分には、その上端が中間絶縁層6
bの上面に達し、その下端が接地層13となる金属基板
4近くに達する、直径が0.15mmの導体を充填した
ヴィアホール(調整物体)14を、0.3mmのピッチ
で複数本の各伝送線路70間の中間部に沿って垂直に起
立させて複数本横に平行に並べて備えた。
する中間絶縁層6b部分には、その上端が中間絶縁層6
bの上面に達し、その下端が接地層13となる金属基板
4近くに達する、直径が0.15mmの導体を充填した
ヴィアホール(調整物体)14を、0.3mmのピッチ
で複数本の各伝送線路70間の中間部に沿って垂直に起
立させて複数本横に平行に並べて備えた。
【0026】その他は、前述図5ないし図9に示した従
来のパッケージ1と同様に構成した。
来のパッケージ1と同様に構成した。
【0027】次いで、その各伝送線路70間の中間部の
中間絶縁層6b部分にヴィアホール14を0.3mmの
ピッチで複数本横に並べて設けてなる上述パッケージ1
0の伝送線路70の特性インピーダンスと、その各伝送
線路70間の中間部の中間絶縁層6b部分にヴィアホー
ル14を設けていない上述パッケージ10と同様な構造
のパッケージの伝送線路70の特性インピーダンスとを
比較測定した。
中間絶縁層6b部分にヴィアホール14を0.3mmの
ピッチで複数本横に並べて設けてなる上述パッケージ1
0の伝送線路70の特性インピーダンスと、その各伝送
線路70間の中間部の中間絶縁層6b部分にヴィアホー
ル14を設けていない上述パッケージ10と同様な構造
のパッケージの伝送線路70の特性インピーダンスとを
比較測定した。
【0028】この測定結果によれば、その各伝送線路7
0間の中間部の中間絶縁層6b部分に上述のようにヴィ
アホール(調整物体)14を複数本横に並べて設けた場
合には、その各伝送線路70間の中間部の中間絶縁層6
b部分にヴィアホール(調整物体)14を設けない場合
に比べて、その伝送線路70の特性インピーダンスを、
10〜15オーム低下させることができることが確認さ
れた。
0間の中間部の中間絶縁層6b部分に上述のようにヴィ
アホール(調整物体)14を複数本横に並べて設けた場
合には、その各伝送線路70間の中間部の中間絶縁層6
b部分にヴィアホール(調整物体)14を設けない場合
に比べて、その伝送線路70の特性インピーダンスを、
10〜15オーム低下させることができることが確認さ
れた。
【0029】
【発明の効果】以上説明したように、本発明の超高周波
素子用パッケージによれば、その絶縁層内に設けた導体
からなる調整物体により、該調整物体近くの伝送線路部
分の特性インピーダンスを、大小に調整できる。
素子用パッケージによれば、その絶縁層内に設けた導体
からなる調整物体により、該調整物体近くの伝送線路部
分の特性インピーダンスを、大小に調整できる。
【0030】そして、その調整物体近くの伝送線路部分
の幅を、同じ伝送線路の他の部分の幅に規制されずに、
伝送線路の特性インピーダンスのマッチングを図りなが
ら、パッケージ内部に収容する高集積化された超高周波
用の半導体素子等の素子の接続パターンピッチ等に合わ
せて、広狭に自在に調整できる。
の幅を、同じ伝送線路の他の部分の幅に規制されずに、
伝送線路の特性インピーダンスのマッチングを図りなが
ら、パッケージ内部に収容する高集積化された超高周波
用の半導体素子等の素子の接続パターンピッチ等に合わ
せて、広狭に自在に調整できる。
【0031】また、本発明の超高周波素子用パッケージ
を製造する場合に、そのセラミック等の絶縁層内に設け
るメタライズ等の導体からなる調整物体を、その絶縁層
及び該絶縁層に備えるメタライズ等の導体からなる伝送
線路と同時に一体焼成する等して、その絶縁層内に手数
を掛けずに容易かつ迅速に形成できる。そして、超高周
波用の半導体素子等の素子を収容する超高周波素子用パ
ッケージの大量生産の容易化、迅速化が図れる。
を製造する場合に、そのセラミック等の絶縁層内に設け
るメタライズ等の導体からなる調整物体を、その絶縁層
及び該絶縁層に備えるメタライズ等の導体からなる伝送
線路と同時に一体焼成する等して、その絶縁層内に手数
を掛けずに容易かつ迅速に形成できる。そして、超高周
波用の半導体素子等の素子を収容する超高周波素子用パ
ッケージの大量生産の容易化、迅速化が図れる。
【0032】また、伝送線路の特性インピーダンスを調
整するために、パッケージの絶縁層の一部の厚さを階段
状に局部的に薄く又は厚く形成したり、パッケージの絶
縁層の一部に誘電率の異なる絶縁体を埋め込んだりする
必要がなくなる。そして、パッケージの伝送線路の特性
インピーダンスの調整手段を設けたために、パッケージ
の機械適強度が損なわれたり、パッケージが反ったりや
歪んだりするのを、的確に防ぐことができる。
整するために、パッケージの絶縁層の一部の厚さを階段
状に局部的に薄く又は厚く形成したり、パッケージの絶
縁層の一部に誘電率の異なる絶縁体を埋め込んだりする
必要がなくなる。そして、パッケージの伝送線路の特性
インピーダンスの調整手段を設けたために、パッケージ
の機械適強度が損なわれたり、パッケージが反ったりや
歪んだりするのを、的確に防ぐことができる。
【図1】本発明のパッケージの平面図である。
【図2】本発明のパッケージの縦断面図である。
【図3】本発明のパッケージの平面図である。
【図4】本発明のパッケージの縦断面図である。
【図5】従来のパッケージの一部破断平面図である。
【図6】従来のパッケージの一部破断縦断面図である。
【図7】従来のパッケージの一部破断縦断面図である。
【図8】従来のパッケージの伝送線路の拡大平面図であ
る。
る。
【図9】従来のパッケージの一部拡大縦断面図である。
1 パッケージ 3 ボンデング層 4 金属基板 5 透孔 6a 最下絶縁層 6b 中間絶縁層 6c 最上絶縁層 7 伝送線路 7a インナーリード部 7b アウターリード部 8 シール層 9 リード 10 パッケージ 13 接地層 14 ヴィアホール 15 調整物体層 70 伝送線路 70a インナーリード部 70b アウターリード部
Claims (1)
- 【請求項1】 伝送線路を絶縁層を介して接地層に対向
させて備えてなる超高周波素子用パッケージにおいて、
前記絶縁層内に、その一方の端部が伝送線路近くに配置
され、その他方の端部が前記接地層近くに配置された導
体からなる調整物体であって、前記伝送線路の特性イン
ピーダンス調整用の調整物体を設けたことを特徴とする
超高周波素子用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26668596A JP2762404B2 (ja) | 1996-09-17 | 1996-09-17 | 超高周波素子用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26668596A JP2762404B2 (ja) | 1996-09-17 | 1996-09-17 | 超高周波素子用パッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61254134A Division JPH0793392B2 (ja) | 1986-10-25 | 1986-10-25 | 超高周波素子用パツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09199633A true JPH09199633A (ja) | 1997-07-31 |
JP2762404B2 JP2762404B2 (ja) | 1998-06-04 |
Family
ID=17434279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26668596A Expired - Fee Related JP2762404B2 (ja) | 1996-09-17 | 1996-09-17 | 超高周波素子用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2762404B2 (ja) |
-
1996
- 1996-09-17 JP JP26668596A patent/JP2762404B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2762404B2 (ja) | 1998-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0503200B1 (en) | Package for microwave integrated circuit | |
JPH0793392B2 (ja) | 超高周波素子用パツケ−ジ | |
US5286926A (en) | Integrated circuit package and process for producing same | |
US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
US4881116A (en) | Package for integrated circuit | |
JP4215495B2 (ja) | 配線構造およびその製造方法ならびに配線構造を備えた半導体装置と配線基板 | |
US5227583A (en) | Ceramic package and method for making same | |
US4067040A (en) | Semiconductor device | |
JP3167141B2 (ja) | 集積回路用パッケージ | |
JP2003068928A (ja) | 高周波用配線基板の実装構造 | |
US20030206261A1 (en) | Micro circuits with a sculpted ground plane | |
US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
JPH09199633A (ja) | 超高周波素子用パッケージ | |
WO2021085378A1 (ja) | 蓋体、電子部品収納用パッケージ及び電子装置 | |
US6529105B1 (en) | Process and device for bonding two millimeter elements | |
JP3063723B2 (ja) | 半導体装置 | |
JP4251418B2 (ja) | Icパッケージ | |
JP6208618B2 (ja) | 素子実装基板および実装構造体 | |
JP3784188B2 (ja) | 電子部品搭載用配線基板 | |
JP2794888B2 (ja) | セラミックパッケージ | |
US20240063108A1 (en) | Semiconductor package and semiconductor electronic device | |
JPH0878797A (ja) | 高周波デバイス実装用基板 | |
JP2593509B2 (ja) | 半導体集積回路用パッケージ | |
JP3784185B2 (ja) | 電子部品搭載用配線基板 | |
JPS6129155B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |