JP2004179198A - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP2004179198A
JP2004179198A JP2002340219A JP2002340219A JP2004179198A JP 2004179198 A JP2004179198 A JP 2004179198A JP 2002340219 A JP2002340219 A JP 2002340219A JP 2002340219 A JP2002340219 A JP 2002340219A JP 2004179198 A JP2004179198 A JP 2004179198A
Authority
JP
Japan
Prior art keywords
substrate
ceramic package
wiring pattern
pattern
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002340219A
Other languages
English (en)
Inventor
Makoto Yanagisawa
信 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002340219A priority Critical patent/JP2004179198A/ja
Publication of JP2004179198A publication Critical patent/JP2004179198A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】パッケージ内部の配線長を短縮し、高周波信号の伝送特性の優れたセラミックパッケージを提供する。
【解決手段】セラミックからなる基板10の一方の面と他方の面に設けられた配線パターンが内部配線パターン30を介して電気的に接続されたセラミックパッケージにおいて、前記内部配線パターン30が基板10の厚さ方向に対し傾斜して、基板の一方の面に設けられたインナーパターン14と他方の面に設けられたランド26とを直線的に接続する配置に設けられている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明はセラミックパッケージに関し、より詳細には高周波信号の伝送特性を改善したセラミックパッケージに関する。
【0002】
【従来の技術】
通信機器等に用いられるセラミックパッケージでは、近年、20GHz〜40GHzといったきわめてきわめて高い周波数帯で使用される製品があらわれてきた。このような高周波用のセラミックパッケージでは、パッケージ内に設けられる配線の信号伝送特性が問題になる。
セラミックパッケージを製造する際には、通常、導体部にメタライズペーストを使用し、セラミック基板と同時焼成によって配線パターンを形成するから、配線パターンの電気抵抗が高く、信号の高周波特性には不利である。
なお、セラミックパッケージの配線抵抗を低減する方法としては、セラミック基板を単層の基板とし、セラミック基板を焼成した後に、銅配線によってセラミック基板の表層に配線を形成し、ビアホールに銅ペーストを充填する方法がある(たとえば、特許文献1参照)。
【0003】
【特許文献1】
特開平9−260541号公報
【0004】
【発明が解決しようとする課題】
しかしながら、セラミック基板を焼成した後に配線を形成する方法は、内層パターンを備えるタイプのセラミックパッケージには対応できないという基本的な問題がある。図5は、内層パターンを有するセラミックパッケージの一般的な構成を示す。同図で10がセラミックパッケージの本体、12が本体10にろう付けした放熱板であり、14がインナーパターン、16が内層パターンである。図のように、従来のセラミックパッケージでは、層間で内層パターン16を電気的に接続するためのビア18が配線層の厚さ方向に設けられている。
図6は、セラミックパッケージの平面図である。セラミックパッケージの本体10の中央部に、半導体素子20を搭載するためのキャビティ22が設けられ、キャビティ22を囲むようにインナーパターン14が配置されている。
【0005】
半導体素子20とインナーパターン14とはワイヤボンディング等によって電気的に接続され、半導体素子20と外部接続端子24とはインナーパターン14、内層パターン16、ビア18を介して電気的に接続される。
ところで、従来のセラミックパッケージでは、図1に示すように、層間にビア18を設けて、段階的に配線パターンを電気的に接続する構成としているから、半導体素子20と外部接続端子24とを電気的に接続する配線部分が屈曲した形状となっている。このため、配線が長くなり、高周波信号の伝送特性を劣化させるという課題があった。
【0006】
そこで、本発明はこれらの課題を解消すべくなされたものであり、その目的とするところは、パッケージの内部配線の長さを短縮して、高周波信号の伝送特性を改善し、高速信号を扱う通信機器等に好適に使用できるセラミックパッケージを提供するにある。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、セラミックからなる基板の一方の面と他方の面に設けられた配線パターンが内部配線パターンを介して電気的に接続されたセラミックパッケージにおいて、前記内部配線パターンが基板の厚さ方向に対し傾斜して、基板の一方の面に設けられた配線パターンと他方の面に設けられた配線パターンとを直線的に接続する配置に設けられていることを特徴とする。
【0008】
また、前記基板の一方の面に設けられた配線パターンが、半導体素子を収容するキャビティの周囲に設けられたインナーパターンであり、基板の他方の面に設けられた配線パターンが、基板の外周縁側に配置された外部接続端子を接合するランドであることを特徴とする。なお、外部接続端子とは、はんだボール等の接続端子の他にリードフレームの外部リード等の接続端子を含む概念である。
また、前記基板にビアを介して層間で電気的に接続された配線パターンが設けられていることを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図1は本発明に係るセラミックパッケージの一実施形態の構成を示す断面図である。同図で、10がセラミックパッケージの本体、12が放熱板、14がインナーパターンである。図1(a)はランド26に外部接続端子24としてはんだボールを接合した実施形態、図1(b)はランド26に外部接続端子24として外部リード24をろう付けして接合した例である。
【0010】
本実施形態のセラミックパッケージにおいて特徴的な構成は、本体10の一方の面側であるキャビティ側に設けられたインナーパターン14と本体10の他方の面側である外面側に設けられたランド26のように、セラミックパッケージの本体10を厚さ方向に挟む配置に設けられた配線パターンを電気的に接続するための内部配線パターン30を、複数層に積層して設けられた配線層32を直線的に貫通させて設けたことにある。
【0011】
図2は、インナーパターン14とランド26とを内部配線パターン30によって直線的に接続したセラミックパッケージでの平面配置構造を示す。なお、30aは内部信号配線パターン、30bは内部グランド配線パターンを示す。図のように、内部信号配線パターン30aの両側に内部グランド配線パターン30bを配置してコプレナー線路を形成することにより、高周波信号の伝送特性を向上させることができる。
【0012】
なお、インナーパターン14とランド26とは、すべて直線的な配置による内部配線パターン30によって接続する必要はなく、高周波信号が入出力されるインナーパターン14とランド26とを選択して直線的な内部配線パターン30によって接続すればよい。他のインナーパターン14とランド26とを接続する内部配線については、図5に示す従来のセラミックパッケージと同様に、層間で屈曲した配置となる配線パターンおよびビアによって形成する。
【0013】
インナーパターン14が半導体素子20を収納するキャビティ22の周囲に配置されるのに対して、ランド26は本体10の下面の外周縁側に配置されるから、インナーパターン14とランド26とを直線的に接続する内部配線パターン30は、図1に示すように、セラミックパッケージの本体10の厚さ方向に対して傾斜した配置となる。本実施形態のセラミックパッケージにおいては、内部配線パターン30が本体10の厚さ方向に貫通し、かつ厚さ方向に対して傾斜した直線配置に設けられることが特徴である。
【0014】
なお、インナーパターン14とランド26とを直線的に接続する内部配線パターン30は、セラミックパッケージの本体10内で屈曲した配置に形成される内部配線と相互に干渉しない配置となるように設計されることはもちろんである。インナーパターン14とランド26とを接続する内部配線を、図1に示すように、配線層32を貫通する直線状に形成しているのは、インナーパターン14とランド26とを直線的に結ぶことによって、内部配線の距離を最短とし、これによって高速信号に対する周波数特性を向上させるためである。
【0015】
図3は、内部配線パターン30を傾斜させた直線配置とすることによって、どの程度、配線距離が短縮できるかを示している。同図で内層パターン16およびビア18が屈曲配置となる従来の内部配線の場合を示し、内部配線パターン30が直線配置とした本実施形態での配置を示す。基板の厚さ、基板の両面に形成された配線部A、Bの離間間隔によって内部配線パターン30の傾斜角度θが変化するが、θ=30°の場合には、A点からB点までの距離が従来の屈曲配置の場合に比較して26.6%減少し、θ=45°の場合には、従来の屈曲配置の場合に比較して30%減少する。
このように、内部配線パターン30を傾斜した直線配置とすることは、配線距離を短縮するうえで有効であり、これによって内部配線パターン30が接続する入出力部の高周波特性を改善することができる。
【0016】
本実施形態のセラミックパッケージはセラミック基板と同時焼成によって内部配線パターン30と内部配線とを形成する。
図4に本実施形態のセラミックパッケージの製造方法を示す。図4(a)は、セラミックパッケージの本体10を形成するためのセラミックのグリーンシート40a、40b、40c、40dの断面図を示す。本実施形態では、セラミックのグリーンシートを4層積層して使用する。なお、セラミックのグリーンシートは一度に複数のセラミックパッケージを形成するために複数個取り用の大判のシートを使用するが、図4ではセラミックパッケージの一単位部分のみを示す。
【0017】
ここで、内部配線パターン30を形成するセラミックのグリーンシート40b、40c、40dについては、内部配線パターン30を形成する位置にあわせてビアホール42を形成する。内部配線パターン30はセラミックパッケージの厚さ方向に対して傾斜させた配置とするから、これらのビアホール42も傾斜した貫通孔として形成する。グリーンシート40b、40c、40dの所定位置に貫通孔を形成する方法としては、抜き金型を使用する方法、レーザ加工方法、ドリル加工方法等が利用できる。
【0018】
図4(b)は、次に、グリーンシート40b、40c、40dのビアホール42にタングステンペースト等の同時焼成用のメタライズペースト44を充填し、スクリーン印刷法によってグリーンシート40a、40b、40cの表面に所定のパターンでメタライズパターン46を形成した状態を示す。
図4(c)は、グリーンシート40a、40b、40c、40dを位置合わせして積層し、焼成している状態を示す。グリーンシート40a、40b、40c、40dを厚さ方向に加圧して焼成することにより、グリーンシートが相互に一体化され、ビアホール42に充填されたメタライズペースト44が相互に導通した状態で内部配線パターン30が形成される。また、この焼成時に内層パターン16および内層パターン16を層間で電気的に接続するビア18が形成される。
図4(d)は、インナーパターン14とランド26とを直線的に接続する内部配線パターン30を備えたセラミックパッケージが焼成して得られた状態を示している。
【0019】
このように、セラミックパッケージの本体10の厚さ方向に対して傾斜した配置に内部配線パターン30を形成する場合も、セラミックパッケージの本体と配線パターンとを同時焼成によって形成する方法を利用することにより、容易にセラミックパッケージを形成することができる。
【0020】
なお、上記実施形態のセラミックパッケージは、配線層を複数層に積層した製品であるが、セラミック基板として所要の厚さを確保するため配線パターンを形成しないセラミック基板を複数層に積層して一方の面と他方の面に配線パターンを形成する場合、あるいは単板に形成したセラミック基板の一方の面と他方の面に配線パターンを形成する場合に、高周波信号の入出力に使用される等の特定の配線パターン同士を、上述したように、セラミック基板の厚さ方向に対して傾斜した直線配置となる内部配線パターンによって電気的に接続する場合にも、まったく同様に適用することができる。
【0021】
【発明の効果】
本発明に係るセラミックパッケージによれば、上述したように、高周波信号を伝送する入出力部に係る配線パターンについては直線的に内部配線パターンを形成することによって配線パターンの距離を最小にすることができ、これによって、高周波信号の伝送特性の優れたセラミックパッケージとして提供することができ、高周波信号によって動作する半導体素子を搭載するセラミックパッケージとして好適に使用することができる等の著効を奏する。
【図面の簡単な説明】
【図1】本発明に係るセラミックパッケージの構成を示す断面図である。
【図2】セラミックパッケージの内部配線パターンの平面配置を示す説明図である。
【図3】内部配線パターンの長さを示す説明図である。
【図4】セラミックパッケージの製造方法を示す説明図である。
【図5】セラミックパッケージの従来の構成を示す断面図である。
【図6】セラミックパッケージの平面図である。
【符号の説明】
10 本体
14 インナーパターン
16 内層パターン
18 ビア
20 半導体素子
22 キャビティ
24 外部接続端子
26 ランド
30 内部配線パターン
30a 内部信号配線パターン
30b 内部グランド配線パターン
32 配線層
40a、40b、40c、40d グリーンシート
42 ビアホール
44 メタライズペースト
46 メタライズパターン

Claims (3)

  1. セラミックからなる基板の一方の面と他方の面に設けられた配線パターンが内部配線パターンを介して電気的に接続されたセラミックパッケージにおいて、
    前記内部配線パターンが基板の厚さ方向に対し傾斜して、基板の一方の面に設けられた配線パターンと他方の面に設けられた配線パターンとを直線的に接続する配置に設けられていることを特徴とするセラミックパッケージ。
  2. 基板の一方の面に設けられた配線パターンが、半導体素子を収容するキャビティの周囲に設けられたインナーパターンであり、
    基板の他方の面に設けられた配線パターンが、基板の外周縁側に配置された外部接続端子を接合するランドであることを特徴とする請求項1記載のセラミックパッケージ。
  3. 基板にビアを介して層間で電気的に接続された配線パターンが設けられていることを特徴とする請求項1または2記載のセラミックパッケージ。
JP2002340219A 2002-11-25 2002-11-25 セラミックパッケージ Pending JP2004179198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002340219A JP2004179198A (ja) 2002-11-25 2002-11-25 セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002340219A JP2004179198A (ja) 2002-11-25 2002-11-25 セラミックパッケージ

Publications (1)

Publication Number Publication Date
JP2004179198A true JP2004179198A (ja) 2004-06-24

Family

ID=32702903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002340219A Pending JP2004179198A (ja) 2002-11-25 2002-11-25 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP2004179198A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173208A (ja) * 2014-03-12 2015-10-01 京セラ株式会社 実装用基板および電子装置
JP2016201576A (ja) * 2016-09-05 2016-12-01 日本電信電話株式会社 高周波半導体モジュール
WO2019146699A1 (ja) * 2018-01-24 2019-08-01 京セラ株式会社 配線基板、電子装置及び電子モジュール
EP3734653A4 (en) * 2017-12-28 2021-11-10 Kyocera Corporation WIRING BOARD, ELECTRONIC DEVICE, AND ELECTRONIC MODULE

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173208A (ja) * 2014-03-12 2015-10-01 京セラ株式会社 実装用基板および電子装置
JP2016201576A (ja) * 2016-09-05 2016-12-01 日本電信電話株式会社 高周波半導体モジュール
EP3734653A4 (en) * 2017-12-28 2021-11-10 Kyocera Corporation WIRING BOARD, ELECTRONIC DEVICE, AND ELECTRONIC MODULE
WO2019146699A1 (ja) * 2018-01-24 2019-08-01 京セラ株式会社 配線基板、電子装置及び電子モジュール
JPWO2019146699A1 (ja) * 2018-01-24 2021-01-28 京セラ株式会社 配線基板、電子装置及び電子モジュール
JP7069222B2 (ja) 2018-01-24 2022-05-17 京セラ株式会社 配線基板、電子装置及び電子モジュール
US11388819B2 (en) 2018-01-24 2022-07-12 Kyocera Corporation Wiring board, electronic device, and electronic module

Similar Documents

Publication Publication Date Title
JP6748302B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2020045480A1 (ja) 配線基板、電子装置および電子モジュール
JP4503871B2 (ja) セラミック基板の製造方法
JP2009212400A (ja) 高周波パッケージ
JP3878795B2 (ja) 多層配線基板
JP2004179198A (ja) セラミックパッケージ
JP3834190B2 (ja) 高周波用パッケージ
JP3798978B2 (ja) 多層配線基板
JP2005243970A (ja) 複合回路基板
JP3792472B2 (ja) 多層配線基板
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP3754863B2 (ja) 多層配線基板
JP2001077498A (ja) セラミック基板及びその製造方法
WO2022070856A1 (ja) 配線基体および電子装置
JP3784244B2 (ja) 多層配線基板
JP3754865B2 (ja) 多層配線基板
JP3792482B2 (ja) 多層配線基板
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3754866B2 (ja) 多層配線基板
JP2004063881A (ja) 素子搭載用パッケージ及び電子装置
JPH10135637A (ja) セラミック多層配線基板
JP3754864B2 (ja) 多層配線基板
JP5257763B2 (ja) 多層回路基板
JP2000323600A (ja) 多層配線基板
JPH0537208A (ja) マイクロ波パツケージ