JP3834190B2 - 高周波用パッケージ - Google Patents

高周波用パッケージ Download PDF

Info

Publication number
JP3834190B2
JP3834190B2 JP2000225819A JP2000225819A JP3834190B2 JP 3834190 B2 JP3834190 B2 JP 3834190B2 JP 2000225819 A JP2000225819 A JP 2000225819A JP 2000225819 A JP2000225819 A JP 2000225819A JP 3834190 B2 JP3834190 B2 JP 3834190B2
Authority
JP
Japan
Prior art keywords
speed signal
signal line
ceramic
frequency package
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000225819A
Other languages
English (en)
Other versions
JP2002043460A (ja
Inventor
昇 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2000225819A priority Critical patent/JP3834190B2/ja
Publication of JP2002043460A publication Critical patent/JP2002043460A/ja
Application granted granted Critical
Publication of JP3834190B2 publication Critical patent/JP3834190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【0001】
【発明の属する技術分野】
本発明は、高周波の高速の信号線が通過する配線の導体損失を低減し、グランドプレーンとの共振を抑制する高周波用パッケージに関する。
【0002】
【従来の技術】
図8に、従来の一般的なマイクロ波、ミリ波等の高周波において使用される高周波用パッケージ50を示す。コバール、42アロイ等からなるメタルウォール51と銅タングステン等からなるメタルベース52は、ろう付けされて接合され、表面にNiめっき、Auめっきが施されて、高周波用パッケージ50のベース53を形成している。コバール、42アロイ等からなるキャップ54は、半導体電子部品55がベース53に実装された後、ベース53と金錫ろう材等で接合し、封止をする。この高周波用パッケージ50は、実装される半導体電子部品55が外部からの電磁波に影響されないようにするため、及び半導体電子部品55からの不要電磁波を外部に出さないために、外周は導電性であることが必要である。また、この半導体電子部品55は、電源用や信号用の端子57を備え、この端子57は、メタルウォール51に開けた貫通孔に嵌入されセラミックの積層体からなるフィードスルー部56の内側(パッケージ内側)に設けられたワイヤボンディング用パッド58とボンディングワイヤ59を介して接続されている。そして、フィードスルー部56の外側(パッケージ外側)に設けられたリード接続用パッド60には外部と接続するためのコバール、42アロイ等の金属からなるリード61が銀銅ろう材等でろう付けされている。
【0003】
高周波用パッケージ50において、例えば、2.5GHzのような高周波の高速信号線71が通過する場合では、図9に示すように、凸型のセラミック積層体72で形成されるフィードスルー部56を通してパッケージの外部と内部を配線で接続させており、セラミック積層体72の各セラミックの表面に形成された電源用のグランドプレーン73はグランドビア74を介して繋がっている。しかし、更に高速化が進み、例えば、10GHz以上になると、Auめっきが施されていない貫通部75(メタルウォール51の貫通孔に嵌入する部分)において、高速信号線71は表皮効果の影響により導体損失が増加し、また、グランドプレーン73との共振が発生しやすくなる。
【0004】
そこで、図10に示すように、グランドプレーン73の各セラミック層を結ぶグランドビア74の間のピッチ76を狭く、例えば、0.5mm程度にした構造が考えられている。このピッチ76が狭いほどより高い周波数までグランドプレーン73との共振を抑えることができる。しかしながら、高速信号線71の貫通部75にグランドビア74を配設するためには、貫通部75の線路長に相当する壁厚み77をグランドビア74の設置によるセラミックのクラックの発生を考慮して、例えば、1mm以上に厚くする必要がでてくる。壁厚み77が厚くなると貫通部75の線路長が長くなり、高速信号線71の導体損失が増加する。従って、グランドプレーン73の共振対策を行っても、逆に導体損失の悪化を招くことになる。また、この構造においては、例えば、20GHz以上になると、貫通部75における高速信号線71の上層セラミックに形成されたグランドプレーン73を流れる電流の経路確保が充分でなく高速信号線71とグランドプレーン73からなるループインダクタンスが増加して、特性インピーダンスの不整合による伝送特性の劣化が目立ってくる。
【0005】
そこで、グランドプレーン73の共振対策と電流経路確保を同時に行える構造としては、図11に示すように、貫通部75における高速信号線71の上層セラミックに形成されたグランドプレーン73を流れる電流の経路を貫通部75の壁側面にグランドキャスタレーション78を形成して、確保している。これにより、特性インピーダンス不整合による伝送特性の劣化を低減し、壁厚み77は、例えば、0.7mm程度となり、薄くできるので導体損失の増加を抑えることができる。
【0006】
【発明が解決しようとする課題】
しかしながら、前述したような従来の高周波用パッケージは、次のような課題がある。
(1)高周波化が更に進んでおり、高速信号線の導体損失の低減を更に行う必要がでてきており、フィードスルー部の貫通部の線路長を短くする、すなわち、貫通部の壁厚みを薄くする必要がある。
(2)従来構造では、フィードスルー部の高速信号線の両端に電流が集中するが、高周波化が進めば進む程、表皮効果により、更に高速信号線の両端への電流の集中が強まる。この高速信号線の両端への局部的な電流集中を緩和する必要がある。
本発明は、かかる事情に鑑みてなされたものであって、グランドプレーンの共振対策構造を備え、更に、フィードスルー部の貫通部の壁厚みを薄くし、また、高速信号線の電流集中を緩和させて導体損失の増加を抑えた高周波用パッケージを提供することを目的とする。
【0007】
【課題を解決するための手段】
前記目的に沿う本発明に係る高周波用パッケージは、メタルウォールに設けた貫通孔に嵌入し、パッケージの内部と外部を電気的に接続する高速信号線を備えたフィードスルー部を複数のセラミックの積層体で形成する高周波用パッケージであって、
前記それぞれのセラミックは、前記高速信号線の方向に沿って積層され、前記セラミックの一部を貫通して導体を充填した貫通部ビアを配線の一部とする前記高速信号線を具備し、しかも前記高速信号線を挟んでグランドプレーンが形成され、前記高速信号線と並行するグランドビアが形成されている。
セラミックの積層方向(横方向、即ち高速信号線の方向に沿った方向)にグランドビアが形成され、フィードスルー部の貫通部に縦方向(即ち、上下方向)のビアやキャスタレーションを必要としないので、貫通部の壁厚みを薄くでき、貫通部の高速信号線はビアで形成されているので、信号線断面は実質的に円となり、表皮効果による電流の局部集中が回避でき、高速信号線の導体損失を低減することができる。また、グランドビアは狭ピッチで形成できるので、グランドプレーンの共振を抑えることができる。更に、グランドプレーンの電流経路は充分確保された構造であるので、高速信号線とグランドプレーンからなるループインダクタンスの増加で発生する特性インピーダンス不整合からでる反射を低減することができる。
【0008】
ここで、高速信号線が形成されるセラミックの端面部には、高速信号線を含む導体配線がキャスタレーションによって形成されていてもよい。これにより、セラミックの端面部であっても高速信号線やグランドプレーンを容易に形成することができ、導体損失や共振の少ない高周波用パッケージが得られる。また、貫通部以外の高速信号線の信号線断面が実質的に半円形状となり、表皮効果による電流の局部集中が回避でき、高速信号線の導体損失を低減することができる。
また、高速信号線が形成されるセラミックの端面部には、高速信号線を含む導体配線が平面印刷で形成されていてもよい。これにより、セラミックの端面部であっても容易に高速信号線やグランドプレーンを形成することができ、導体損失や共振の少ない高周波用パッケージが得られる。
更に、高速信号線が形成されるセラミックの端面部には、平面印刷で形成される導体配線とキャスタレーションによって形成される導体配線とを有してもよい。これにより、セラミックの端面部の高速信号線やグランドプレーンを形成するのに設計の自由度を得ることができ、導体損失や共振の少ない高周波用パッケージが得られる。
【0009】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図1(A)、(B)はそれぞれ本発明の一実施の形態に係る高周波用パッケージの平面図、断面図、図2は同高周波用パッケージのフィードスルー部の斜視図、図3(A)、(B)はそれぞれ同高周波用パッケージのフィードスルー部の断面図、図4は同高周波用パッケージの第1の変形例に係るフィードスルー部の斜視図、図5(A)〜(C)は同フィードスルー部のキャスタレーションの形成方法の説明図、図6は同高周波用パッケージの第2の変形例に係るフィードスルー部の斜視図、図7(A)、(B)はそれぞれ同高周波用パッケージの第3、第4の変形例に係るフィードスルー部の斜視図である。
【0010】
図1(A)、(B)に示すように、本発明の一実施の形態に係る高周波用パッケージ10は、発信用光モジュールパッケージであって、セラミックと熱膨張係数が近似するコバール、42アロイ等の金属で形成されるメタルウォール11と、セラミックと熱膨張係数が近似し、しかも放熱性に優れる銅タングステン等の金属で形成されるメタルベース12とが銀銅ろう等のろう材でろう付けされて接合され、表面にNiめっき及びAuめっきが施されて形成されたベース13を有している。ベース13の中に、例えば、レーザーダイオード15aとフォトダイオード15bを有する半導体電子部品15が実装された後、コバール、42アロイ等の金属表面やセラミックの全面メタライズ表面にNiめっき及びAuめっきを施して形成されるキャップ14が、ベース13に金錫ろう材等で接合され、半導体電子部品15は封止されている。この高周波用パッケージ10は、実装される半導体電子部品15が外部からの電磁波に影響されないようにするため、更に半導体電子部品15からの不要電磁波を外部に出さないために、外周をできるだけ導電性に保つことが必要とされる。
【0011】
半導体電子部品15は電源用や信号用のワイヤボンド用端子15cを備え、メタルウォール11の壁面を貫通して銀ろう付け等で接合して形成されたフィードスルー部16の内側に設けられたワイヤボンディング用パッド17とボンディングワイヤ18を介して接続されている。そして、フィードスルー部16の外側に設けられたリード接続用パッド19には外部と接続するためのコバール、42アロイ等の金属からなるリード20がろう付けされている。なお、レーザーダイオード15aからの光は、レンズ部22を介して光ファイバー21で外部に伝えられる。
【0012】
次いで、図2、図3(A)、(B)を参照して、フィードスルー部16の構造を説明する。
フィードスルー部16は、タングステンやモリブデン等の高融点金属で配線パターンやビア導体を形成したセラミックグリーンシートからなる絶縁体のセラミック23a〜23eを横方向(即ち高速信号線の方向に沿った方向)に積層した積層体23で形成されている。フィードスルー部16を形成する積層体23の実質的に中央部に配置されたセラミック23cは、高周波用パッケージ10のメタルウォール11に設けた貫通孔に嵌入して内側と外側を接続する貫通部25を構成し、他のセラミック23a、23b、23d、23eより高さが高く形成されている。セラミック23cには、スルーホールを穿設し、導体を充填して貫通部ビア26を形成し、これを配線の一部とする高速信号線24が貫通部25を通過するように設けられ、高周波用パッケージ10の外部と内部を配線で結合して信号を伝達している。
【0013】
また、各セラミック23a〜23eには、グランドプレーン28が高速信号線24を挟んでタングステンやモリブデン等の高融点金属の配線パターンで形成されている。この各層のグランドプレーン28を接続するようにグランドビア27が各セラミック23a〜23eに穿設されたスルーホールにタングステンやモリブデン等の高融点金属を充填することで形成されている。そして、このグランドビア27は、高速信号線24と並行するように形成されている。グランドビア27間のピッチは、より高い周波数までグランドプレーン28との共振を抑えるために、できるだけ短いほうがよい。
【0014】
セラミック23a、23bの端面部には、図1に示すように、半導体電子部品15とボンディングワイヤ18で接続するためのワイヤボンディング用パッド17が貫通部ビア26やグランドプレーン28とグランドビア27に接続して形成されており、セラミック23d、23eの端面部には、リード20を接合するためのリード接続用パッド19が貫通部ビア26やグランドプレーン28とグランドビア27に接続して形成されている。
【0015】
セラミック23cの外周端面部にはタングステンやモリブデン等の高融点金属が形成され、その表面にはNiめっきが施されている。更にこのセラミック23cを、メタルウォール11の予め窓状に開口した貫通孔に嵌め込み、銀銅ろう等でろう付けを行い接合し、更にNiめっき及びAuめっきを行って、高周波用パッケージ10が形成される。
【0016】
次に、図4を参照して、本実施の形態に係る高周波用パッケージ10のフィードスルー部16の第1の変形例であるフィードスルー部16aの構造を説明する。なお、符号は上記実施の形態と同じ部分は同符号を使用している。
フィードスルー部16aは、高速信号線24が形成されるセラミック23a、23b、23d、23eの端面部に、ワイヤボンディング用パッド17やリード接続用パッド19を含む導体配線がそれぞれ信号キャスタレーション29、グランドキャスタレーション30、リードキャスタレーション31のキャスタレーションで形成されている。
【0017】
なお、図5に示すように、キャスタレーションの形成方法は、セラミック23a、23b、23d、23eをそれぞれ形成するセラミックグリーンシート32に信号キャスタレーション用孔33、グランドキャスタレーション用長楕円孔34、リードキャスタレーション用長楕円孔35、及び、グランドビア用孔36を穿設し(図5(A))、次に、信号キャスタレーション用孔33、グランドキャスタレーション用長楕円孔34、リードキャスタレーション用長楕円孔35には、それぞれ孔の壁面にタングステンやモリブデン等の高融点金属を施し、グランドビア用孔36には、高融点金属を充填し、更に、グランドプレーン28のパターンを形成して(図5(B))、次に、各セラミック23a〜23eを積層し、焼成した後、信号キャスタレーション用孔33、グランドキャスタレーション用長楕円孔34、リードキャスタレーション用長楕円孔35の中心を通るスナップラインに沿って分割することで信号キャスタレーション29、グランドキャスタレーション30、リードキャスタレーション31が形成(図5(C))できる。
なお、フィードスルー部16aは、高速信号線を含む導体配線をキャスタレーションで形成する以外のその他の構造はフィードスルー部16と同じである。
【0018】
図6を参照して、第2の変形例であるフィードスルー部16bの構造を説明する。なお、符号は上記実施の形態と同じ部分は同符号を使用している。
高速信号線24が形成されるセラミック23a、23b、23d、23eの端面部には、ワイヤボンディング用パッド17やリード接続用パッド19を含む導体配線をタングステンやモリブデン等の高融点金属をスクリーン印刷等で平面印刷することによって、それぞれ信号パターン37、グランドパターン38、リードパターン39を形成している。セラミック23a、23b、23d、23eの端面部への印刷は、それぞれを別々のセラミックグリーンシートに印刷してもよく、あるいは、セラミックグリーンシートをまとめて重ねて合わせておいて、その端面部に印刷し、形成してもよい。なお、フィードスルー部16bは、高速信号線を含む導体配線を平面印刷で形成する以外のその他の構造はフィードスルー部16と同じである。
【0019】
図7(A)、(B)を参照して、第3、第4の変形例であるフィードスルー部16c、16dの構造を説明する。なお、ここでも符号は上記実施の形態と同じ部分は同符号を使用している。
フィードスルー部16c、16dにおいては、高速信号線24が形成されるセラミック23a、23b、23d、23eの端面部には、ワイヤボンディング用パッド17やリード接続用パッド19がキャスタレーションと平面印刷の両方によって、形成されている。図7(A)に示すように、高速信号線24を信号キャスタレーション40で形成し、ワイヤボンディング用パッド17やリード接続用パッド19をグランドパターン41やリードパターン42の平面印刷で形成している。また、リード接続用パッド19をリードキャスタレーションで形成することもできる。また、図7(B)に示すように、高速信号線24を信号パターン44で形成し、ワイヤボンディング用パッド17やリード接続用パッド19をグランドキャスタレーション45やリードキャスタレーション43のキャスタレーションで形成している。また、リード接続用パッド19をリードパターンで形成することもできる。なお、フィードスルー部16c、16dは、高速信号線を含む導体配線を平面印刷とキャスタレーションで形成する以外のその他の構造はフィードスルー部16と同じである。
【0020】
なお、セラミックの積層体の積層数は、本実施の形態では5層構造となっているが、セラミックの層数は限定されるものではない。更に、積層体の実質的に中央部となるセラミックは本実施の形態では1層となっているが複数層で形成してもよい。
また、セラミックの材質は、特に限定するものではなく、アルミナ、窒化アルミニウム、低温焼成ガラスセラミック等のセラミックが使用できる。
【0021】
【実施例】
本発明者は、本発明の高周波用パッケージと、従来例の高周波用パッケージの貫通部における伝送特性をSパラメーターで表すことにより導体損失の比較を行った。Sパラメーターは、周波数(GHz )を変化させながら、線路を通過する信号の損失の度合いを測定する通過S21(dB/mm)の値を求めた。資料は、貫通部の線路長(壁厚み)を1mmとし、貫通部ビアで形成された本発明の高周波用パッケージに対して、従来例は、同じく貫通部の線路長(壁厚み)を1mmとし、図11に示す、縦方向にセラミックを積層し、貫通部の壁側面にグランドキャスタレーションを設けて形成した高周波用パッケージを使用した。その結果を図12に示す。
従来例の高周波用パッケージは、高周波の度合いが増加するに従い急激に通過損失が増大するのに対して、本発明の高周波用パッケージでは、通過損失の変化は僅かであり、30GHz で従来例は本発明の5倍の通過損失である結果が電磁界構造解析によって得られた。
【0022】
【発明の効果】
請求項1〜4記載の高周波用パッケージにおいては、それぞれのセラミックは、高速信号線の方向に沿って積層され、セラミックの一部を貫通して導体を充填した貫通部ビアを配線の一部とする高速信号線を具備し、しかも高速信号線を挟んでグランドプレーンが形成され、高速信号線と並行するグランドビアが形成されているので、貫通部の壁厚みを薄くでき、貫通部の信号線断面は実質的に円となり、表皮効果による電流の局部集中が回避でき、高速信号線の導体損失を低減することができる。また、グランドビアが狭ピッチで形成でき、グランドプレーンの共振を抑えることができる。更に、グランドプレーンの電流経路は充分確保された構造であり、高速信号線とグランドプレーンからなるループインダクタンスの増加から発生する特性インピーダンス不整合による反射を低減することができる高周波用パッケージが得られる。
特に、請求項2記載の高周波用パッケージにおいては、高速信号線が形成されるセラミックの端面部には、高速信号線を含む導体配線がキャスタレーションによって形成されているので、セラミックの端面部であっても高速信号線やグランドプレーンを容易に形成することができ、導体損失や共振の少ない高周波用パッケージが得られる。また、貫通部以外の高速信号線の信号線断面が実質的に半円形状が得られ、表皮効果による電流の局部集中が回避でき、高速信号線の導体損失を低減することができる高周波用パッケージが得られる。
また、請求項3記載の高周波用パッケージにおいては、高速信号線が形成されるセラミックの端面部には、高速信号線を含む導体配線が平面印刷で形成されているので、セラミックの端面部であっても容易に高速信号線やグランドプレーンを形成することができ、導体損失や共振の少ない高周波用パッケージが得られる。
更に、請求項4記載の高周波用パッケージにおいては、高速信号線が形成されるセラミックの端面部には、平面印刷で形成される導体配線とキャスタレーションによって形成される導体配線とを有するので、セラミックの端面部の高速信号線やグランドプレーンを形成するのに設計の自由度を得ることができ、導体損失や共振の少ない高周波用パッケージが得られる。
【図面の簡単な説明】
【図1】(A)、(B)はそれぞれ本発明の一実施の形態に係る高周波用パッケージの平面図、断面図である。
【図2】同高周波用パッケージのフィードスルー部の斜視図である。
【図3】(A)、(B)はそれぞれ同高周波用パッケージのフィードスルー部の断面図である。
【図4】同高周波用パッケージのフィードスルー部の第1の変形例に係る斜視図である。
【図5】(A)〜(C)は同フィードスルー部のキャスタレーションの形成方法の説明図である。
【図6】同高周波用パッケージの第2の変形例に係るフィードスルー部の斜視図である。
【図7】(A)、(B)はそれぞれ同高周波用パッケージの第3、第4の変形例に係るフィードスルー部の斜視図である。
【図8】従来の高周波用パッケージの斜視図である。
【図9】従来の高周波用パッケージのフィードスルー部の斜視図である。
【図10】従来の高周波用パッケージのフィードスルー部の斜視図である。
【図11】従来の高周波用パッケージのフィードスルー部の斜視図である。
【図12】本発明と従来の高周波用パッケージの伝送特性の比較図である。
【符号の説明】
10:高周波用パッケージ、11:メタルウォール、12:メタルベース、13:ベース、14:キャップ、15:半導体電子部品、15a:レーザーダイオード、15b:フォトダイオード、15c:ワイヤボンド用端子、16、16a、16b、16c、16d:フィードスルー部、17:ワイヤボンディング用パッド、18:ボンディングワイヤ、19:リード接続用パッド、20:リード、21:光ファイバー、22:レンズ部、23:積層体、23a〜23e:セラミック、24:高速信号線、25:貫通部、26:貫通部ビア、27:グランドビア、28:グランドプレーン、29:信号キャスタレーション、30:グランドキャスタレーション、31:リードキャスタレーション、32:セラミックグリーンシート、33:信号キャスタレーション用孔、34:グランドキャスタレーション用長楕円孔、35:リードキャスタレーション用長楕円孔、36:グランドビア用孔、37:信号パターン、38:グランドパターン、39:リードパターン、40:信号キャスタレーション、41:グランドパターン、42:リードパターン、43:リードキャスタレーション、44:信号パターン、45:グランドキャスタレーション

Claims (4)

  1. メタルウォールに設けた貫通孔に嵌入し、パッケージの内部と外部を電気的に接続する高速信号線を備えたフィードスルー部を複数のセラミックの積層体で形成する高周波用パッケージであって、
    前記それぞれのセラミックは、前記高速信号線の方向に沿って積層され、前記セラミックの一部を貫通して導体を充填した貫通部ビアを配線の一部とする前記高速信号線を具備し、しかも前記高速信号線を挟んでグランドプレーンが形成され、前記高速信号線と並行するグランドビアが形成されていることを特徴とする高周波用パッケージ。
  2. 請求項1記載の高周波用パッケージにおいて、前記高速信号線が形成される前記セラミックの端面部には、前記高速信号線を含む導体配線がキャスタレーションによって形成されていることを特徴とする高周波用パッケージ。
  3. 請求項1記載の高周波用パッケージにおいて、前記高速信号線が形成される前記セラミックの端面部には、前記高速信号線を含む導体配線が平面印刷で形成されていることを特徴とする高周波用パッケージ。
  4. 請求項1記載の高周波用パッケージにおいて、前記高速信号線が形成される前記セラミックの端面部には、平面印刷で形成される導体配線とキャスタレーションによって形成される導体配線とを有することを特徴とする高周波用パッケージ。
JP2000225819A 2000-07-26 2000-07-26 高周波用パッケージ Expired - Lifetime JP3834190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000225819A JP3834190B2 (ja) 2000-07-26 2000-07-26 高周波用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000225819A JP3834190B2 (ja) 2000-07-26 2000-07-26 高周波用パッケージ

Publications (2)

Publication Number Publication Date
JP2002043460A JP2002043460A (ja) 2002-02-08
JP3834190B2 true JP3834190B2 (ja) 2006-10-18

Family

ID=18719534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000225819A Expired - Lifetime JP3834190B2 (ja) 2000-07-26 2000-07-26 高周波用パッケージ

Country Status (1)

Country Link
JP (1) JP3834190B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383512B2 (ja) * 2008-01-30 2014-01-08 京セラ株式会社 接続端子及びこれを用いたパッケージ並びに電子装置
JP2010016196A (ja) * 2008-07-03 2010-01-21 Ngk Spark Plug Co Ltd 高周波パッケージ
JP5769474B2 (ja) * 2011-04-06 2015-08-26 京セラ株式会社 端子構造体、電子部品収納用パッケージおよび電子装置
JP6307801B2 (ja) * 2013-07-03 2018-04-11 三菱電機株式会社 高周波装置、高周波装置の検査方法
KR102582702B1 (ko) * 2021-10-22 2023-09-25 서강대학교산학협력단 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체

Also Published As

Publication number Publication date
JP2002043460A (ja) 2002-02-08

Similar Documents

Publication Publication Date Title
US7522014B2 (en) High frequency line-to-waveguide converter and high frequency package
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP3493301B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2008135696A (ja) 電子部品収納用パッケージならびに電子装置および光半導体装置
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP5127475B2 (ja) 接続基板および電子装置
US6936921B2 (en) High-frequency package
JP3834190B2 (ja) 高周波用パッケージ
JP4804373B2 (ja) 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP6412274B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2003152124A (ja) 高周波用パッケージ
JP2004064459A (ja) 高周波用伝送線路基板及びその製造方法
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP3935082B2 (ja) 高周波用パッケージ
JP3922551B2 (ja) 高周波用伝送線路基板
JP2001160598A (ja) 半導体素子搭載用基板および光半導体素子収納用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3615697B2 (ja) 半導体素子収納用パッケージ
WO2022070856A1 (ja) 配線基体および電子装置
JP2004179198A (ja) セラミックパッケージ
JP2010283265A (ja) 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3834190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term