KR102582702B1 - 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체 - Google Patents

그라운드를 제공하는 초광대역 칩 인터커넥트 구조체 Download PDF

Info

Publication number
KR102582702B1
KR102582702B1 KR1020210142052A KR20210142052A KR102582702B1 KR 102582702 B1 KR102582702 B1 KR 102582702B1 KR 1020210142052 A KR1020210142052 A KR 1020210142052A KR 20210142052 A KR20210142052 A KR 20210142052A KR 102582702 B1 KR102582702 B1 KR 102582702B1
Authority
KR
South Korea
Prior art keywords
metal
signal line
chip
ground
bonding wire
Prior art date
Application number
KR1020210142052A
Other languages
English (en)
Other versions
KR20230057828A (ko
Inventor
정진호
전영채
장영민
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020210142052A priority Critical patent/KR102582702B1/ko
Publication of KR20230057828A publication Critical patent/KR20230057828A/ko
Application granted granted Critical
Publication of KR102582702B1 publication Critical patent/KR102582702B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item

Abstract

그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 있어서, 적어도 하나의 제1 신호선 및 적어도 하나의 제1 그라운드가 형성된 제1 칩; 적어도 하나의 제2 신호선 및 적어도 하나의 제2 그라운드가 형성된 제2 칩 - 상기 제1 신호선과 상기 제2 신호선은 신호선 본딩 와이어에 의해 연결됨 -; 상기 제1 칩이 놓여지는 영역인 제1 섹션 및 상기 제2 칩이 놓여지는 영역인 제2 섹션을 포함하는 금속 지그; 상기 금속 지그의 상부면에 형성되고, 상기 제1 칩 및 상기 제2 칩 사이에 위치하며, 상기 제1 그라운드 및 상기 제2 그라운드 각각과 연결되는 금속 격벽; 및 상기 금속 격벽의 상부면에 형성되되, 서로 이격되어 형성되는 제1 금속 요철 및 제2 금속 요철을 포함하되, 상기 신호선 본딩 와이어는, 상기 제1 신호선과 상기 제2 신호선을 연결하는 선으로서, 상기 제1 금속 요철 및 상기 제2 금속 요철의 이격된 사이의 공간에서 상기 금속 격벽의 상부면과 접촉되지 않은 상태로 배치되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.

Description

그라운드를 제공하는 초광대역 칩 인터커넥트 구조체{ULTRA-WIDEBAND CHIP INTERCONNECT STRUCTURE TO PROVIDE THE GROUND}
본 발명은 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 관한 것으로, 보다 상세하게는, DC부터 100 GHz 이상의 밀리미터파/테라헤르츠 대역까지 삽입 손실 및 반사 손실 특성이 우수한 초광대역의 인터커넥트 구조체에 관한 것이다.
초고속 데이터 전송 및 처리에 대한 수요가 증가하면서, 수십 Gbps 이상의 초고속 데이터 통신을 위한 초광대역 반도체 집적회로가 많이 개발되고 있으며, 초고속 이동 통신을 위한 100 GHz 이상의 밀리미터파 또는 테라헤르츠파 대역 반도체 집적회로 설계에 대한 연구가 활발하게 진행되고 있다. 이러한 초고속 초광대역 반도체 칩들을 패키징하고 전기적으로 연결하여 모듈과 시스템을 구현하는 과정이 반드시 필요하며, 칩과 칩, 칩과 PCB(printed circuit board) 등의 전기적 연결에 있어서 저손실, 광대역의 패키징 기법을 필요하다. 전기적 연결 기법 중에서 와이어 본딩 (Wire bonding)은 구조가 간단하고 자동화 등으로 저비용 대량 생산에 적용이 가능하여 칩 패키징에 많이 활용되고 있다.
하지만, 와이어 본딩은 와이어에 의한 기생 성분으로 인해 광대역 특성 및 저손실 특성을 달성하는 것이 어려움이 있다. 특히, 데이터 전송 속도가 높아지고 사용 주파수가 높아질수록 기생 성분으로 인한 특성 저하가 심각하게 발생하는 문제점이 있으며, 기생성분에 의해 높은 주파수에서 임피던스 부정합이 발생하여 반사 손실이 심각해는 문제점이 있다. 이러한 본딩 와이어에 의한 특성 저하와 관련된 문제점은 반도체 칩의 성능을 제대로 발휘할 수 없게 만들어 전체 시스템 특성을 제한하는 요소가 되고 있다.
따라서, 본딩 와이어에 의한 기생성분을 최소화하고, 사용 주파수가 높아져도 삽입 손실 및 반사 손실 특성이 우수한 초광대역의 인터커넥트 구조체가 필요한 실정이다.
본 발명은 상술한 문제점을 모두 해결하는 것을 목적으로 한다.
또한, 본 발명은, 칩과 칩 또는 칩과 PCB 사이에 금속 격벽이 위치하도록 함으로써 칩과 칩 또는 칩과 PCB 사이의 전기적 커플링이 발생되는 것을 방지하는 것을 다른 목적으로 한다.
또한, 본 발명은, 칩의 그라운드 또는 PCB의 그라운드가 그라운드를 제공하는 금속 격벽과 가능한 짧은 거리에서 연결될 수 있도록 함으로써 기생 성분을 최소화하는 것을 또 다른 목적으로 한다.
또한, 본 발명은, 금속 격벽, 제1 금속 요철 및 제2 금속 요철이 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 또 다른 목적으로 한다.
상기한 바와 같은 본 발명의 목적을 달성하고, 후술하는 본 발명의 특징적인 효과를 실현하기 위한 본 발명의 특징적인 구성은 다음과 같다.
본 발명의 일 태양에 따르면, 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 있어서, 적어도 하나의 제1 신호선 및 적어도 하나의 제1 그라운드가 형성된 제1 칩; 적어도 하나의 제2 신호선 및 적어도 하나의 제2 그라운드가 형성된 제2 칩 - 상기 제1 신호선과 상기 제2 신호선은 신호선 본딩 와이어에 의해 연결됨 -; 상기 제1 칩이 놓여지는 영역인 제1 섹션 및 상기 제2 칩이 놓여지는 영역인 제2 섹션을 포함하는 금속 지그; 상기 금속 지그의 상부면에 형성되고, 상기 제1 칩 및 상기 제2 칩 사이에 위치하며, 상기 제1 그라운드 및 상기 제2 그라운드 각각과 연결되는 금속 격벽; 및 상기 금속 격벽의 상부면에 형성되되, 서로 이격되어 형성되는 제1 금속 요철 및 제2 금속 요철을 포함하되, 상기 신호선 본딩 와이어는, 상기 제1 신호선과 상기 제2 신호선을 연결하는 선으로서, 상기 제1 금속 요철 및 상기 제2 금속 요철의 이격된 사이의 공간에서 상기 금속 격벽의 상부면과 접촉되지 않은 상태로 배치되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리 및 (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 측면 중 서로 마주보는 상기 제1 금속 요철의 특정 제1 측면 및 상기 제2 금속 요철의 특정 제2 측면 각각은, (i) 상기 금속 격벽의 상단면과 수직을 이루며 형성되거나, (ii) 소정의 곡률을 가진 상태로 상기 금속 격벽의 상단면과 접하거나, (iii) 상기 금속 격벽의 상단면과 소정의 각을 이루며 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 제1 금속 요철의 상부면 및 상기 제2 금속 요철의 상부면을 서로 연결하는 형태의 금속 추가 구조물이 추가로 형성되되, 상기 금속 추가 구조물은 상기 신호선 본딩 와이어의 상부에 이격되어 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 금속 격벽, 상기 제1 금속 요철, 상기 제2 금속 요철 및 상기 금속 추가 구조물 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하고, 상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리, (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리, 및 (iv) 상기 금속 추가 구조물과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 제1 섹션 및 상기 제2 섹션 각각은 상기 제1 칩의 두께 및 상기 제2 칩의 두께를 고려하여 소정의 두께로 형성될 수 있는 것을 특징으로 하되, 상기 제1 섹션의 두께인 제1 두께 및 상기 제2 섹션의 두께인 제2 두께 각각은, 상기 제1 칩이 상기 제1 섹션에 놓였을 때의 상기 제1 칩의 상부면 및 상기 제2 칩이 상기 제2 섹션에 놓였을 때의 상기 제2 칩의 상부면 각각이 상기 금속 격벽의 상부면을 기준으로 기설정된 높이범위 내에 위치되도록 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 제1 그라운드 및 상기 제2 그라운드 각각 이 상기 제1 칩 및 상기 제2 칩 각각의 상부에 형성되어 있을 경우, 상기 제1 그라운드 및 상기 제2 그라운드 각각은 상기 금속 격벽의 상부면과 적어도 하나의 그라운드 본딩 와이어에 의해 연결되거나 전도성 에폭시에 의해 연결되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 신호선 본딩 와이어 전체를 커버하는 형태의 비전도성 에폭시가 추가적으로 형성되어 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
일례로서, 상기 금속 지그, 상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 중 적어도 일부는 소정의 유전체에 도금을 하여 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체가 개시된다.
본 발명에 의하면, 다음과 같은 효과가 있다.
본 발명은, 칩과 칩 또는 칩과 PCB 사이에 금속 격벽이 위치하도록 함으로써 칩과 칩 또는 칩과 PCB 사이의 전기적 커플링이 발생되는 것을 방지할 수 있도록 하는 효과가 있다.
또한, 본 발명은, 칩의 그라운드 또는 PCB의 그라운드가 그라운드를 제공하는 금속 격벽과 가능한 짧은 거리에서 연결될 수 있도록 함으로써 기생 성분을 최소화 할 수 있도록 하는 효과가 있다.
또한, 본 발명은, 금속 격벽, 제1 금속 요철 및 제2 금속 요철이 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체의 일부를 개략적으로 도시한 것이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 제1 금속 요철의 측면 및 제2 금속 요철의 측면 각각이 금속 격벽의 상부면과 이룰 수 있는 다양한 형태를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 금속 추가 구조물을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 비전도성 에폭시를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 저주파에서 밀리미터파/테라헤르츠파 대역(170 GHz)까지의 삽입 손실 및 반사 손실을 측정한 결과에 대한 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다.
또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체의 일부를 개략적으로 도시한 것이다.
도 1을 참조하면, 본 발명에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체는 금속 지그(100), 금속 격벽(200) 및 금속 요철부(300)를 포함할 수 있다.
여기서, 초광대역 칩 인터커넥트 구조체의 금속 지그(100), 금속 격벽(200) 및 금속 요철부(300) 중 적어도 일부는 패키지(미도시), 외부 커버(미도시) 또는 외부 디바이스(미도시)의 그라운드와 연결되어 있을 수 있다.
먼저, 금속 지그(100)는 제1 칩(400)이 놓여지는 영역인 제1 섹션(110) 및 제2 칩(500)이 놓여지는 영역인 제2 섹션(120)을 포함할 수 있다.
이때, 제1 칩(400)은 적어도 하나의 제1 신호선(410) 및 적어도 하나의 제1 그라운드(420)가 형성되어 있을 수 있으며, 제2 칩(500)은 적어도 하나의 제2 신호선(510) 및 적어도 하나의 제2 그라운드(520)가 형성되어 있을 수 있으며, 제1 신호선(410)과 제2 신호선(510)은 신호선 본딩 와이어(600)에 의해 연결될 수 있다. 여기서, 신호선의 형태는 스트립(strip) 형태일 수도 있고 패드(pad) 형태일 수도 있으나, 이에 한정되는 것은 아닐 것이다. 또한, 그라운드는 신호선과 동일한 평면상에 형성될 수도 있고, 신호선이 형성된 평면보다 하부에 형성될 수도 있으나, 이에 한정되는 것은 아닐 것이다.
참고로, 도 1에서 제1 칩(400) 및 제2 칩(500)의 구조에 대한 일례로서 제1 칩(400)을 GCPW(grounded coplanar waveguide) 구조로 구현되어 있는 것으로 나타내고, 제2 칩(500)을 Si 기판위 윗면에 반도체 공정의 금속층을 이용하여 그라운드와 신호선이 형성된 구조로 구현되어 있는 것으로 나타낸 것이나, 제1 칩(400) 및 제2 칩(500)의 구조는 이에 한정되는 것은 아니며 마이크로스트립(microstrip) 구조, CPW(Coplanar Waveguide) 구조 등 신호선 및 그라운드를 포함하는 모든 구조가 포함될 수 있다. 또한, 제1 칩(400) 및 제2 칩(500) 각각은 서로 동일한 구조일 수도 있고, 서로 다른 구조일 수도 있을 것이다. 또한, 제1 칩(400) 및 제2 칩(500) 중 하나는 PCB 기판일 수도 있을 것이다. 즉, 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체는 칩과 칩을 연결하는데 사용될 수 있을 뿐만 아니라, PCB 기판과 칩을 연결하는데 사용될 수도 있을 것이다.
또한, 제1 섹션(110) 및 제2 섹션(120) 각각은 제1 칩(400)의 두께 및 제2 칩(500)의 두께를 고려하여 소정의 두께로 형성될 수 있다.
구체적으로, 제1 섹션(110)의 두께인 제1 두께(115) 및 제2 섹션(120)의 두께인 제2 두께(125) 각각은, 제1 칩(400)이 제1 섹션(110)에 놓였을 때의 제1 칩(400)의 상부면 및 제2 칩(500)이 제2 섹션(120)에 놓였을 때의 제2 칩(500)의 상부면 각각이 금속 격벽(200)의 상부면을 기준으로 기설정된 높이범위 내에 위치되도록 형성될 수 있다.
즉, 제1 칩(400)의 상부면 및 제2 칩(500)의 상부면 각각이 금속 격벽(200)의 상부면과 거의 동일한 평면상에 위치되도록 함으로써 후술하는 그라운드 본딩 와이어(700)가 가능한 짧은 길이로 제1 칩(400) 및 제2 칩(500) 각각의 그라운드와 금속 격벽(200)을 연결할 수 있을 것이다.
그리고, 금속 격벽(200)은 금속 지그(100)의 상부면에 형성될 수 있고, 제1 칩(400) 및 제2 칩(500) 사이에 위치할 수 있으며, 제1 그라운드(420) 및 제2 그라운드(520) 각각과 연결될 수 있다.
이때, 제1 그라운드(420) 및 제2 그라운드(520) 각각이 제1 칩(400) 및 제2 칩(500) 각각의 상부에 형성되어 있을 경우, 제1 그라운드(420) 및 제2 그라운드(520) 각각은 금속 격벽(200)의 상부면과 적어도 하나의 그라운드 본딩 와이어(700)에 의해 연결될 수도 있고, 전도성 에폭시(미도시)에 의해 연결될 수도 있다.
즉, 금속 격벽(200)의 상부면에 각 칩의 상부에 형성되어 있는 그라운드와의 본딩을 위한 공간을 제공하여 그라운드 본딩 와이어(700)가 가능한 짧은 길이로 연결될 수 있도록 하고, 가능한 넓은 면적에 복수의 그라운드 본딩 와이어(700)가 연결될 수 있도록 함으로써 각 칩에 안정적인 그라운드를 제공할 수 있을 것이다.
또한, 마이크로스트립(microstrip) 구조 등과 같이 칩의 그라운드가 칩의 상부면에 형성되어 있지 않을 경우에는, 칩의 그라운드를 금속 격벽(200)의 측면에 그라운드 본딩 와이어로 연결하거나 칩을 금속 격벽(200)의 측면에 밀착시켜 칩의 그라운드가 금속 격벽(200)과 연결되도록 할 수 있으나, 이에 한정되는 것은 아닐 것이다.
이와 같이 형성된 금속 격벽(200)은 제1 그라운드(420) 및 제2 그라운드(520) 각각과 연결되어 제1 칩(400) 및 제2 칩(500)에 그라운드를 제공할 뿐만 아니라, 두 칩 사이를 물리적 및 전기적으로 분리함으로써 하나의 칩에서 발생하는 전자기장이 다른 칩으로 커플링 되는 것을 방지하여 칩 기판에서 발생하는 손실 및 공진 등을 억제할 수 있도록 할 수 있을 것이다. 또한, 금속 격벽(200)은 두 칩에 가장 근접한 그라운드를 제공함으로써 그라운드 본딩 와이어(700)를 짧게 구현할 수 있게 하여 이로 인한 기생 성분을 최소화할 수 있도록 할 수 있다. 여기서, 금속 격벽(200)의 높이는 두 칩의 두께를 고려하여 설정될 수 있으며, 금속 격벽(200)의 가로길이는 되도록 짧은 것이 전기적 특성이 좋을 수 있으나 이에 한정되는 것은 아닐 것이다.
다음으로, 금속 요철부(300)는 제1 금속 요철(310) 및 제2 금속 요철(320)을 포함할 수 있고, 제1 금속 요철(310) 및 제2 금속 요철(320)은 금속 지그(200)의 상부면에 서로 이격되어 형성될 수 있으며, 제1 금속 요철(310) 및 제2 금속 요철(320)의 이격된 사이의 공간에는 신호선 본딩 와이어(600)가 금속 격벽(200)의 상부면과 접촉되지 않은 상태로 배치될 수 있다.
이와 같이 신호선 본딩 와이어(600)의 3면을 감싸는 형태로 형성된 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320) 각각은 신호선 본딩 와이어(600)의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어(600)의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 할 수 있다.
즉, 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320)이 신호선 본딩 와이어(600)에 그라운드를 제공하여 신호선 본딩 와이어(600)와의 충분한 캐패시턴스를 보장함으로써 신호선 본딩 와이어(600)의 기생 인덕턴스에 의한 임피던스를 낮추어 특성 임피던스가 일정한 값으로 유지되도록 할 수 있을 것이다. 따라서, 입력 주파수가 증가하거나 신호선 본딩 와이어(600)의 길이가 길어지더라도 임피던스 정합이 유지되어 우수한 반사 손실 및 삽입 손실 특성을 유지할 수 있도록 할 수 있을 것이다.
이때, 신호선 본딩 와이어(600)의 특성 임피던스 값은, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 높이, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각과 신호선 본딩 와이어(600) 사이의 거리, 및 금속 격벽(200)과 신호선 본딩 와이어(600) 사이의 거리 중 적어도 일부를 변경함으로써 변동될 수 있다.
즉, 신호선 본딩 와이어(600)를 신호선으로, 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320)을 그라운드로 가지는 일종의 전송선(transmission line)으로 동작할 수 있을 것이다. 따라서, 신호선 본딩 와이어(600)의 인덕턴스에 따라 그에 맞는 신호선 본딩 와이어(600)와 그라운드로 작용하는 부분 간의 캐패시턴스를 형성할 수 있도록 함으로써 신호선 본딩 와이어(600)의 특성 임피던스가 각 칩의 특성 임피던스와 동일 또는 유사하게 되도록 하여 임피던스 정합이 이루어지도록 할 수 있을 것이다. 따라서, 이와 같은 임피던스 정합을 통하여 반사 손실을 최소화하고 삽입 손실을 감소시킴으로써 DC부터 100 GHz 이상의 밀리미터파/테라헤르츠 대역까지 삽입 손실 및 반사 손실의 특성이 우수한 초광대역 인터커넥트 구조체로서 기능할 수 있을 것이다.
이때, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각은 육면체 형태일 수 있으나 이에 한정되는 것은 아닐 것이다.
또한, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 측면은 금속 격벽(200)의 상단면과 다양한 향상을 이루며 형성될 수 있다.
일례로, 도 1의 단면 A-A'을 나타낸 도 2a 내지 도 2c를 참조하여 설명하면, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 측면 중 서로 마주보는 제1 금속 요철(310)의 특정 제1 측면 및 제2 금속 요철(320)의 특정 제2 측면 각각은, 도 2a와 같이 금속 격벽(200)의 상단면과 수직을 이루며 형성될 수도 있고, 도 2b와 같이 소정의 곡률을 가진 상태로 금속 격벽(200)의 상단면과 접하도록 형성될 수도 있고, 도 2c와 같이 금속 격벽(200)의 상단면과 소정의 각을 이루며 형성될 수도 있을 것이다.
한편, 도 3과 같이, 제1 금속 요철(310)의 상부면 및 제2 금속 요철(320)의 상부면을 서로 연결하는 형태의 금속 추가 구조물(800)이 추가로 형성될 수 있으며, 이와 같은 금속 추가 구조물(800)은 신호선 본딩 와이어(600)의 상부에 이격되어 형성될 수 있다. 여기서, 금속 추가 구조물(800)은 외부 충격에서 신호선 본딩 와이어(600)를 보호하는 역할을 수행할 수 있다.
이와 같이 신호선 본딩 와이어(600)의 감싸는 형태로 형성된 금속 격벽(200), 제1 금속 요철(310), 제2 금속 요철(320) 및 금속 추가 구조물(800)은 각각은 신호선 본딩 와이어(600)의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 신호선 본딩 와이어(600)의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 할 수 있다.
이때, 신호선 본딩 와이어(600)의 특성 임피던스 값은, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각의 높이, 제1 금속 요철(310) 및 제2 금속 요철(320) 각각과 신호선 본딩 와이어(600) 사이의 거리, 금속 격벽(200)과 신호선 본딩 와이어(600) 사이의 거리, 및 금속 추가 구조물(800)과 신호선 본딩 와이어(600) 사이의 거리 중 적어도 일부를 변경함으로써 변동될 수 있다.
한편, 도 4와 같이, 본 발명인 초광대역 칩 인터커넥트 구조체에 신호선 본딩 와이어(600)의 전체를 커버하는 형태의 비전도성 에폭시(900)가 추가적으로 형성될 수 있다. 이와 같이 형성된 비전도성 에폭시(900)는 신호선 본딩 와이어(600) 및 그라운드 본딩 와이어(700) 중 일부를 보호하고, 신호선 본딩 와이어(600)의 특성 임피던스을 조절하여 임피던스 정합을 조정하는데 활용될 수 있다.
한편, 금속 지그(100), 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320) 중 적어도 일부는 소정의 유전체에 도금을 하여 형성될 수 있다.
즉, 금속 지그(100), 금속 격벽(200), 제1 금속 요철(310) 및 제2 금속 요철(320)은 금속을 가공함으로써 제작될 수도 있고, 플라스틱 등의 유전체와 같은 금속이 아닌 다른 물질로 모양을 만든 다음 금속으로 도금하여 제작될 수도 있다.
한편, 도 5는 본 발명의 일 실시예에 따른 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에서의 저주파에서 밀리미터파/테라헤르츠파 대역(170 GHz)까지의 삽입 손실(insertion loss)을 나타내는 S21, 및 반사 손실(return loss)을 나타내는 S11을 도시한 것으로, 반사 손실은 전 대역에 걸쳐 10 dB 이상 이고(즉, 임피던스 정합이 잘 이루어져 있고), 삽입 손실은 최대 1.3 dB(170 GHz에서)를 보여 주고 있음을 알 수 있다(즉, 170 GHz까지 아주 작은 삽입 손실을 보이고 있음). 따라서, 본 발명인 초광대역 칩 인터커넥트 구조체는 기존 와이어 본딩 기법에서 발생하는 여러 가지 기술적 문제들을 해결하여, 초고속 초광대역 칩 인터커넥트로서 우수한 성능을 보여주고 있다고 할 수 있을 것이다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100: 금속 지그
110: 제1 섹션
120: 제2 섹션
200: 금속 격벽
310: 제1 금속 요철
320: 제2 금속 요철
400: 제1 칩
410: 제1 신호선
420: 제1 그라운드
500: 제2 칩
510: 제2 신호선
520: 제2 그라운드
600: 신호선 본딩 와이어
700: 그라운드 본딩 와이어
800: 금속 추가 구조물
900: 비전도성 에폭시

Claims (10)

  1. 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체에 있어서,
    적어도 하나의 제1 신호선 및 적어도 하나의 제1 그라운드가 형성된 제1 칩;
    적어도 하나의 제2 신호선 및 적어도 하나의 제2 그라운드가 형성된 제2 칩 - 상기 제1 신호선과 상기 제2 신호선은 신호선 본딩 와이어에 의해 연결됨 -;
    상기 제1 칩이 놓여지는 영역인 제1 섹션 및 상기 제2 칩이 놓여지는 영역인 제2 섹션을 포함하는 금속 지그;
    상기 금속 지그의 상부면에 형성되고, 상기 제1 칩 및 상기 제2 칩 사이에 위치하며, 상기 제1 그라운드 및 상기 제2 그라운드 각각과 연결되는 금속 격벽; 및
    상기 금속 격벽의 상부면에 형성되되, 서로 이격되어 형성되는 제1 금속 요철 및 제2 금속 요철을 포함하되,
    상기 신호선 본딩 와이어는, 상기 제1 신호선과 상기 제2 신호선을 연결하는 선으로서, 상기 제1 금속 요철 및 상기 제2 금속 요철의 이격된 사이의 공간에서 상기 금속 격벽의 상부면과 접촉되지 않은 상태로 배치되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  2. 제1항에 있어서,
    상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  3. 제2항에 있어서,
    상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리 및 (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  4. 제1항에 있어서,
    상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 측면 중 서로 마주보는 상기 제1 금속 요철의 특정 제1 측면 및 상기 제2 금속 요철의 특정 제2 측면 각각은, (i) 상기 금속 격벽의 상단면과 수직을 이루며 형성되거나, (ii) 소정의 곡률을 가진 상태로 상기 금속 격벽의 상단면과 접하거나, (iii) 상기 금속 격벽의 상단면과 소정의 각을 이루며 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  5. 제1항에 있어서,
    상기 제1 금속 요철의 상부면 및 상기 제2 금속 요철의 상부면을 서로 연결하는 형태의 금속 추가 구조물이 추가로 형성되되,
    상기 금속 추가 구조물은 상기 신호선 본딩 와이어의 상부에 이격되어 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  6. 제5항에 있어서,
    상기 금속 격벽, 상기 제1 금속 요철, 상기 제2 금속 요철 및 상기 금속 추가 구조물 각각은 상기 신호선 본딩 와이어의 그라운드로 작용하여 소정의 캐패시턴스를 형성함으로써 상기 신호선 본딩 와이어의 특성 임피던스 값이 특정 값으로 일정하게 유지될 수 있도록 하는 것을 특징으로 하고,
    상기 신호선 본딩 와이어의 상기 특성 임피던스 값은 (i) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각의 높이, (ii) 상기 제1 금속 요철 및 상기 제2 금속 요철 각각과 상기 신호선 본딩 와이어 사이의 거리, (iii) 상기 금속 격벽과 상기 신호선 본딩 와이어 사이의 거리, 및 (iv) 상기 금속 추가 구조물과 상기 신호선 본딩 와이어 사이의 거리 중 적어도 일부가 변경됨으로써 변동될 수 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  7. 제1항에 있어서,
    상기 제1 섹션 및 상기 제2 섹션 각각은 상기 제1 칩의 두께 및 상기 제2 칩의 두께를 고려하여 소정의 두께로 형성될 수 있는 것을 특징으로 하되,
    상기 제1 섹션의 두께인 제1 두께 및 상기 제2 섹션의 두께인 제2 두께 각각은, 상기 제1 칩이 상기 제1 섹션에 놓였을 때의 상기 제1 칩의 상부면 및 상기 제2 칩이 상기 제2 섹션에 놓였을 때의 상기 제2 칩의 상부면 각각이 상기 금속 격벽의 상부면을 기준으로 기설정된 높이범위 내에 위치되도록 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  8. 제1항에 있어서,
    상기 제1 그라운드 및 상기 제2 그라운드 각각이 상기 제1 칩 및 상기 제2 칩 각각의 상부에 형성되어 있을 경우, 상기 제1 그라운드 및 상기 제2 그라운드 각각은 상기 금속 격벽의 상부면과 적어도 하나의 그라운드 본딩 와이어에 의해 연결되거나 전도성 에폭시에 의해 연결되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  9. 제1항에 있어서,
    상기 신호선 본딩 와이어 전체를 커버하는 형태의 비전도성 에폭시가 추가적으로 형성되어 있는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
  10. 제1항에 있어서,
    상기 금속 지그, 상기 금속 격벽, 상기 제1 금속 요철 및 상기 제2 금속 요철 중 적어도 일부는 소정의 유전체에 도금을 하여 형성되는 것을 특징으로 하는 초광대역 칩 인터커넥트 구조체.
KR1020210142052A 2021-10-22 2021-10-22 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체 KR102582702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210142052A KR102582702B1 (ko) 2021-10-22 2021-10-22 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210142052A KR102582702B1 (ko) 2021-10-22 2021-10-22 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체

Publications (2)

Publication Number Publication Date
KR20230057828A KR20230057828A (ko) 2023-05-02
KR102582702B1 true KR102582702B1 (ko) 2023-09-25

Family

ID=86387890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210142052A KR102582702B1 (ko) 2021-10-22 2021-10-22 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체

Country Status (1)

Country Link
KR (1) KR102582702B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043460A (ja) 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc 高周波用パッケージ
JP2005050974A (ja) 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820556B1 (ko) * 2002-11-15 2008-04-07 엘지이노텍 주식회사 듀플렉서 제조방법
EP2595186A3 (en) * 2011-11-16 2013-08-14 Kabushiki Kaisha Toshiba High frequency semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043460A (ja) 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc 高周波用パッケージ
JP2005050974A (ja) 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置

Also Published As

Publication number Publication date
KR20230057828A (ko) 2023-05-02

Similar Documents

Publication Publication Date Title
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US10790245B2 (en) High-frequency ceramic board and high-frequency semiconductor element package
US10038232B2 (en) Semiconductor wafer including an integrated waveguide for communicating signals between first and second integrated circuit dies
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
US20100231320A1 (en) Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system
TWI663785B (zh) 電子裝置、射頻裝置及其訊號傳輸構件
CN111555006A (zh) Ka波段接地共面波导金丝过渡结构
US11417615B2 (en) Transition circuitry for integrated circuit die
US11937368B2 (en) Structure for circuit interconnects
KR20180088002A (ko) 전송선로-도파관 전이 장치
KR100844218B1 (ko) 공통모드 여파가 가능한 고주파 전송 선로 소자
KR102582702B1 (ko) 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체
US20110084406A1 (en) Device and interconnect in flip chip architecture
US20110037178A1 (en) Integrated circuit
CN114006139B (zh) 一种基于htcc的超宽带毫米波垂直互联结构
US20210202136A1 (en) High frequency spiral termination
US7034640B2 (en) Suspended and truncated co-planar waveguide
CN212342794U (zh) Ka波段接地共面波导金丝过渡结构
CN115882183B (zh) 一种低损耗线传输结构
CN111540993B (zh) 传输线以及终端设备
KR100922576B1 (ko) 밀리미터파 대역에서의 전송 특성을 향상시키기 위한초고주파 전송 장치
KR101938227B1 (ko) 도파관 패키지
CN109390649B (zh) 一种微波传输线
KR100819462B1 (ko) Ｍｉｃ 복합 모듈
CN117766526A (zh) 封装基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant