JPS5972751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5972751A
JPS5972751A JP57184372A JP18437282A JPS5972751A JP S5972751 A JPS5972751 A JP S5972751A JP 57184372 A JP57184372 A JP 57184372A JP 18437282 A JP18437282 A JP 18437282A JP S5972751 A JPS5972751 A JP S5972751A
Authority
JP
Japan
Prior art keywords
integrated circuit
chip
chip capacitor
pads
package base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57184372A
Other languages
English (en)
Inventor
Tetsushi Wakabayashi
哲史 若林
Kiyoshi Muratake
村竹　清
Tomoji Hirayama
平山　友治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57184372A priority Critical patent/JPS5972751A/ja
Publication of JPS5972751A publication Critical patent/JPS5972751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置に係り、特に集積回路パ・ノケージ
におけるキャップ部がチップコンデンサにて構成された
。すなわちチップコンデンサにて封止された集積回路パ
ッケージの半導体装置に関する。
（２）技術の背景 近時、半導体装置の集積ドライブが向上するとともに処
理スピードが上がってきたために、集積回路を駆動する
ための電源供給ラインに付加するバイパス用コンデンサ
を接続するためのリード線の長さ、すなわちインダクタ
ンス成分や、プリント基板に取り付けられるバイパス用
コンデンサ自体の大きさによって実装時に大型回路化す
る等の問題がクローズアップされてきている。
すなわち、従来はプリント基板上に集積回路をパッケー
ジした半導体装置を複数個ハンダ付けした場合に複数の
半導体装置に対して一つのバイパス用コンデンサを付加
して電源よりのパルス性雑音の吸収を行わせていたが、
複数の集積回路自体も個々に種々の動作を行っているた
めに集積回路自体もノイズを発生し、複数の集積回路相
互間に影響を及ぼす問題があり、集積回路をパッケージ
した複数の半導体装置の個々にバイパス用コンデンサを
付加するようになってきている。
この場合、個々のパッケージされた集積回路に外付けの
バイパス用コンデンサを接続するためにリード線が長く
なり、不用なインダクタンスを含むことになり、実装密
度も低下する欠点があり、これらの問題を解決するよう
な要望があった。
（３）従来技術と問題点 第１図は従来の複数の集積回路をパッケージした半導体
装置２ａ、２ｂをプリント基板１上に実装した場合の斜
視図であり、プリント基板１に穿たれた透孔に集積回路
をパッケージした半導体装置’ｌａ、　　２ｂの外部リ
ードを挿入し、パンダイ」けでプリント基板を外部回路
（図示せず）に接続するとともに半導体装置２ａ、　　
２ｂはプリント基板上に固定され、例えば電源供給端子
３ａ′。
３ｂ′と接地端子３ａ、３ｂ間にそれぞれバイパス用コ
ンデンサ４ａ、４ｂが外付けされて、上記したように電
源よりのパルス性雑音及び集積回路２ａ、２ｂの個々の
回路より発生する雑音を吸収させている。
しかし、上述の構成による実装構造では電源供給端子３
ａ′、３ｂ’からコンデンサ４ａ、４ｂに至るリード線
及び接地端子３ａ、３ｂからコンデンサ４．ａ、４ｂに
至るリード線（実際にはプリント基板にパターニングさ
れるがリード４ａ′。
４ｂ’として示す）が長くなり、不用なインダクタンス
を含むだけでなくパルス性ノイズをひろい、さらに実装
密度が大となる欠点を生ずる。
（４）発明の目的 本発明の目的は、上記従来の欠点に鑑み、集積回路パッ
ケージのキャップ部をチップコンデンサとして構成する
ことによりインダクタンスを小とし実装密度を小とした
半導体装置を提供することにある。
（５）発明の構成 本発明の特徴とするところは、集積回路パンケージの集
積回路チ・７ブを収容する開口部を封止するキャンプが
チップコンデンサからなり、該チップコンデンサの電極
が該集積回路パッケージに形成された導体パターンを介
して電源端子に接続されていることを特徴とする半導体
装置によって達成される。
（６）発明の実施例 以下、本発明の一実施例を図面を参照しながら説明する
。
第２図は本発明を用いた一実施例の半導体装置における
ＩＣパッケージベース部とキャップ部との構成を示す概
略的斜視図である。
第２図において、半導体装置Σは集積回路チップ６を搭
載したパンケージベース部りと、集積回路チップ６を封
止するチップコンデンサ８を兼用するキャップ部９とか
ら構成されている。例えばパッケージベース部７は、多
層のグリーンシート１０ａ、１０ｂ、１０ｃに形成され
た導体パターン（図示せず）により多層配線がなされた
セラミック基板１０と、キャビティ上に載置された集積
回路チップ６と、外部とへ電気的接続を図る外部リード
１１から主に構成されている。そして集積回路チップ６
には、例えばグリーンシート１０ｂ上に設けられた複数
のパッド１２におけるボンディングによりリード１３が
取り付けられて電気的接続が図られている。また、パッ
ケージベース部７の上面において、例えばチップコンデ
ンサ８とｉＭを図るチップコンデンサ用の電極パッド１
４ａ、１４ｂが設けてあり、それぞれ電源供給　５− 用及び接地用端子１１ａ、ｌｌｂにも接続されている。
なお、パッケージベース部７上の電極バンドの内側には
、集積回路チップ６をキャップ部９にて封止するため、
例えばキャップ部９の下面と位置合せされたＡｕメッキ
された同一シールパターン１５が設けである。
集積回路チップ６を封止するための蓋がそのままチップ
コンデンサ８を構成するようになされたセラミックのキ
ャップ部ルにおいて、係るキャップ部９の下面はパッケ
ージベース部７のシールパターンと同一のシールパター
ン１６が設けである。また、これとは別にチップコンデ
ンサ８の電極としてパッケージベース部りの電極バッド
１４ａ、１４ｂと接続させるために、例えばＡ　ｇ／Ｐ
　ｄの電極１７ａ、１７ｂがそれぞれ矩形状キャンプ部
の１組の対向する辺全体に亘って設けである。
第３図は第２図におけるキャンプ部をパンケージベース
部へ取り付けた後のＡ−Ａ　′断面矢視図である。
６一 第４図ｆａｔ及びｉｂ）は第２図における牛ヤソプ部の
裏面図と正面図を各々示す。
なお、第４図＋ａ）において、パッケージベース部の封
止を行うためのキャップ部のシールパターン１６は第２
図のパンケージベース部工のシールパターン１５とあら
かじめ位置合せされた同一パクーニングが施されている
。
（７）発明の効果 以上述べてきたように、本発明を用いると集積回路チッ
プとともにチップ用コンデンサも一つのパッケージに内
蔵させであるため、インダクタンスを小さくすることが
できるだけでなく、外部よりも誘導ハム等をひろう可能
性は少ない効果を有する。また本発明を用いると、キャ
ップ部がチップ用コンデンサを兼用しているために実装
密度も小さくすることが可−態々、あり、コスト的にも
低く抑えることが可能となる効果を有する。
【図面の簡単な説明】
第１図は従来の集積回路をパッケージした半導体装置を
プリント基板上に実装した斜視図、第２図は本発明を用
いた一実施例の半導体装置におけるＩＣパッケージベー
ス部とキャップ部との構成を示す概略的斜視図、第３図
は第２図におけるキャップ部をパッケージ前記へ取り付
けた後のＡ−Ａ第断面矢視図、第４図（ａｌ及び（ｂｌ
はそれぞれ第２図におけるキャップ部裏面の図と側面図
である。 １・・・プリント基板、　　２．２ａ、２ｂ・・・半導
体装置、　　３．３ａ、３ｂ・・・外部リード、　　　
４．ａ’、４ｂ　′　・　・　・リード、６・・・集積
回路チップ、　　７・・・パッケージベース部、　　　
８・・・チップコンデンサ、９・・・キャンプ部、　　
　１１・・・外部リード、１２・・・パッド、　　　１
４ａ、１４ｂ・・・電極ハツト、　　　１５．１６・・
・シールパターン、１７ａ、１７ｂ−電極。

Claims (1)

    【特許請求の範囲】
  1. 集積回路パッケージの集積回路チップを収容する開口部
    を封止するキャップがチップコンデンサからなり、該チ
    ップコンデンサの電極が該集積回路パッケージに形成さ
    れた導体パターンを介して電源端子に接続されているこ
    とを特徴とする半導体装置。
JP57184372A 1982-10-20 1982-10-20 半導体装置 Pending JPS5972751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57184372A JPS5972751A (ja) 1982-10-20 1982-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57184372A JPS5972751A (ja) 1982-10-20 1982-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS5972751A true JPS5972751A (ja) 1984-04-24

Family

ID=16152059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57184372A Pending JPS5972751A (ja) 1982-10-20 1982-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS5972751A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362954A (ja) * 1989-05-08 1991-03-19 Honeywell Inc 半導体チツプ・パッケージのカバー
US5818106A (en) * 1994-11-29 1998-10-06 Kyocera Corporation Semiconductor device having a capacitor formed on a surface of a closure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362954A (ja) * 1989-05-08 1991-03-19 Honeywell Inc 半導体チツプ・パッケージのカバー
US5818106A (en) * 1994-11-29 1998-10-06 Kyocera Corporation Semiconductor device having a capacitor formed on a surface of a closure

Similar Documents

Publication Publication Date Title
JPS5972757A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
JPS5972751A (ja) 半導体装置
JPH04144269A (ja) 混成集積回路装置
JPS63258048A (ja) 半導体装置
JPS61285739A (ja) 高密度実装形セラミツクｉｃパツケ−ジ
JPS58178544A (ja) リ−ドフレ−ム
JPH0222886A (ja) 混成集積回路
JPH04267361A (ja) リードレスチップキャリア
JPS5915383B2 (ja) 半導体集積回路用実装化装置
JP2770530B2 (ja) フィルムキャリアパッケージ
JPS61284951A (ja) 半導体装置
JPH0214558A (ja) 半導体集積回路装置
JPS635236Y2 (ja)
JPS63250850A (ja) 半導体メモリモジユ−ル
JPH0297050A (ja) 半導体集積回路
JPH01205457A (ja) システム化半導体装置
JPH06132472A (ja) Ｉｃパッケージ
JPH01228156A (ja) 混成集積回路装置
JPH04159765A (ja) 混成集積回路装置
JPH08181241A (ja) チップキャリア及びこのチップキャリアを用いた半導体装置
JPH0936158A (ja) パッケージ型半導体装置の構造
JPH02208959A (ja) 半導体装置
JPH11260959A (ja) 半導体パッケージ
JPH04171847A (ja) 混成集積回路装置