JPS635236Y2 - - Google Patents

Description

【考案の詳細な説明】 (1) 考案の技術分野 本考案はパツケージにLSIを搭載した高密度チ
ツプキヤリヤに関するものである。

(2) 従来技術と問題点 従来より第１図に示す如きリードレスチツプキ
ヤリヤが電子計算装置等の電子回路に用いられて
いる。これはパツケージ１に半導体集積回路を収
容し、その外周に多数の端子２を設けたものであ
る。このようなリードレスチツプキヤリヤにおい
て最近は発熱量が大きく且つ多数の入出力端子を
必要とするいわゆるVLSIチツプを搭載したもの
が開発されている。ところがこのチツプキヤリヤ
は、多端子で端子間隔が小さいためプリント基板
に半田付けする際、チツプキヤリヤの下面にパツ
ドを設けて半田付けを行なつているが、パツド面
積が小さい為に充分な半田量が確保できず半田付
けの信頼度が低下する場合がある。

(3) 考案の目的 本考案は上記従来の問題点に鑑み、プリント基
板への半田付けの信頼性の高い高密度チツプキヤ
リヤを提供することを目的とするものである。

(4) 考案の構成 そしてこの目的は本考案によれば、チツプキヤ
リヤ取付基板に対向する面に開孔する凹部を有す
るパツケージの該凹部底面にLSIチツプが取付け
られ、さらに該凹部が蓋にて封止され、且つ該パ
ツケージの凹部が開する面の周囲に２列の外部接
続用端子を有するチツプキヤリヤにおいて、パツ
ケージの前記凹部が開口する面の外周に周壁を設
け、該周壁の外側と内側に前記外部接続用端子に
対応して溝を設け、該溝に前記外部接続用端子に
接続し且つ半田上りが可能な電気的導体を設けた
ことを特徴とする高密度チツプキヤリヤを提供す
ることによつて達成される。

(5) 考案の実施例 以下本考案実施例を図面によつて詳述する。

第２図は本考案による高密度チツプキヤリヤを
説明するための図であり、ａはプリント基板に搭
載した状態を示す断面図、ｂは底面の一部を示す
図である。同図において、１０はパツケージ、１
１はLSIチツプ、１２は蓋、１３は外部接続端子
に接続したバンプ、１４は溝、１５は導体をそれ
ぞれ示す。なお１６はプリント基板、１７はその
パツド、１８は半田である。

本実施例は図に示す如く、パツケージ１０内に
下向きにLSIチツプ１１が搭載され蓋１２によつ
て密封されている。そしてパツケージ１０の下面
外周には周壁１０ａが設けられ、その頂部に２列
に配列された外部接続用端子（１３はそのバン
プ）が設けられている。また周壁１０ａの外側と
内側には前記外部接続用端子に対応し溝１４が設
けられ、さらに該溝１４には前記外部接続用端子
に接続し且つ半田に濡れ易く半田上りが可能な電
気的導体１５が設けられている。

このように構成された本実施例は外部接続用端
子を２列に配置することにより端子の高密度化が
可能となり、また第２図ａに示す如くプリント基
板１６に半田付けされるときは、溝１４内の導体
１５に充分な量の半田１８が付着し、外部接続用
端子とパツド１７との接続が確保される。

(6) 考案の効果 以上詳細に説明したように本考案の高密度チツ
プキヤリヤは簡単な構成により、外部接続用端子
の高密度化と、プリント基板への搭載時に半田付
けの信頼性を向上し得るといつた効果大なるもの
である。

【図面の簡単な説明】

第１図は従来のチツプキヤリヤを示す図、第２
図は本考案による高密度チツプキヤリヤを説明す
るための図である。 図面において、１０はパツケージ、１１はLSI
チツプ、１２は蓋、１３は外部接続用端子のバン
プ、１４は溝、１５は導体、１６はプリント基
板、１７はパツド、１８は半田をそれぞれ示す。

Claims (1)

【実用新案登録請求の範囲】
1. チツプキヤリヤ取付基板に対向する面に開孔す
   る凹部を有するパツケージの該凹部底面にLSIチ
   ツプが取付けられ、さらに該凹部が蓋にて封止さ
   れ、且つ該パツケージの凹部が開口する面の周囲
   に２列の外部接続用端子を有するチツプキヤリヤ
   において、パツケージの前記凹部が開口する面の
   外周に周壁を設け、該周壁の外側と内側に前記外
   部接続用端子に対応して溝を設け、該溝に前記外
   部接続用端子に接続し且つ半田上りが可能な電気
   的導体を設けたことを特徴とする高密度チツプキ
   ヤリヤ。