JPH04107790A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に端子機能構
成を改良したマイクロコンピュータに関する。

〔従来の技術〕

従来のマイクロコンピュータは、端子をハイインピーダ
ンス状態にする機能を有するが、全出力端子を対象とし
てはいない。

第５図はかかる従来の一例を示すマイクロコンピュータ
の回路図である。

第５図に示すように、従来のマイクロコンピュータＩＡ
は、ＣＰＵ２と、入力端子ＩＮとＣＰＵ２間に接続され
た入力バッファ４と、出力端子０ＵＴＩとＣＰＵ２間に
接続されたスリーステート出力バッファ５Ａと、同じく
出力端子０ｔＪＴ２とＣＰＵ２間に接続された出力バッ
ファ５Ｂと、入出力端子Ｉ１０とＣＰＵ２間に接続され
たスリーステート入出力バッファ６とを有し、スリース
テートバッファ５Ａおよび６に対してはＣＰＵ２から直
接制御している。

かかるマイクロコンピュータの外部端子は、その回路構
成より入力端子ＩＮと、出力端子０ＵＴ２と、スリース
テート出力端子０ＵＴＩと、入出力端子Ｉ１０との４種
類に分類できる。これら４つの分類において、スリース
テートバッファおよび人出力バッファは出力をハイイン
ピータンス状態あるいはアクティブ状態のいずれかに制
御される。

まず、入力端子ＩＮは入力バッファ４を介し、出力端子
０ＵＴ２は出力バッファ５Ｂを介してそれぞれＣＰＵ２
に接続されている。また、スリーステート出力端子０Ｕ
ＴＩはスリーステート出力バッファ５Ａを介し、入出力
端子Ｉ１０は人出力バッファ６を介してそれぞれＣＰＵ
２に接続されている。このスリーステート出力バッファ
５Ａは出力バッファ制御信号Ｓ４の制御を受け、また入
出力バッファ６は出力方向および入力方向それぞれにつ
いて人出力バッファ制御信号Ｓ５および入出力バッファ
制御信号Ｓ６の制御を受けている。

次に、上述したマイクロコンピュータにおいて、全ての
出力端子の中でスリーステート出力端子０ＵＴＩと入出
力端子Ｉ１０にはスリーステートバッファ５Ａと６がそ
れぞれ存在するので、出力をハイインピーダンス状態に
する事が可能である。しかし、出力端子０ＬＩＴ２はス
リーステートバッファを介していないために、出力をハ
イインピーダンス状態に制御することができない。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータは、全出力端子を
ハイインピーダンス状態にするための機能を有していな
いので、マイクロコンピュータ開発支援装置を使用する
場合には、対象となるマイクロコンピュータをマイクロ
コンピュータ応用製品から取り外すことが必要になる。

従来はマイクロコンピュータをＩＣソケットによりマイ
クロコンピュータ応用製品の基板上に実装するという方
法を用いている。しがし、基板実装密度の向上のために
、最近増加している表面実装タイプのマイクロコンピュ
ータについては、ＩＣソケットのコストおよび基板上の
占有面積の点から量産時におけるコスト低減のためにマ
イクロコンピュータを直接ハンダ付けする方が望ましく
なっている。但し、この場合にはマイクロコンピュータ
開発支援装置の使用という面で問題が生のみソケット実
装にし量産段階では直接ハンダ付けするという方法も用
いられる。しかし、この場合もＩＣソケットの基板上の
占有面積の問題により基板の共通化が出来ないという問
題が生じ、しかもマイクロコンピュータ開発支援装置が
開発段階だけでなく量産段階においてもマイクロコンピ
ュータ応用製品の検査や不良解析に使用されることがあ
るため、根本的な解決方法とはなり得ない 以上述べたように、従来のマイクロコンピュータは応用
製品の基板上に直接ハンダ付けすると、開発支援装置の
使用が困難になるという欠点がある。この問題は表面実
装タイプのマイクロコンピュータについては特に重大な
ものとなっている。

本発明の目的は、かかる開発支援装置の使用を容易にす
ることのできるマイクロコンピュータを提供することに
ある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、ＣＰＵに接続され入
力バッファあるいは出力バッファとしての機能を有する
スリーステートバッファと、前記スリーステートバッフ
ァの出力をハイインピーダンス状態にする入出力制御回
路と、前記入出力制御回路に外部から制御信号を供給す
るための制御端子と、前記制御端子および電源またはグ
ランドの間に接続した抵抗素子とを備えて構成される。

〔実施例〕

次に、本発明の実施例について図面を奮照して説明する
。

第１図は本発明の第一の実施例を示すマイクロコンピュ
ータの回路図である。

第１図に示すように、本実施例のマイクロコンピュータ
１は、ＣＰＵ２と、入力端子ＩＮに接続され且つ出力を
ＣＰＵ２へ送出する入力バッファ４と、ＣＰＵ２からの
出力を出力端子ＯＵＴへ送出するスリーステートの出力
バッファ５と、入出力端子Ｉ１０およびＣＰＯ２間に接
続されたスリーステートの入出力バッファ６と、これら
スリーステートの出力バッファ５および人出力バッファ
６をＣＰＵ２からの制御信号Ｓ１〜Ｓ３および制御端子
Ｃ０ＮＴからの制御信号に基つき制御する入出力制御回
路３と、制御端子Ｃ０ＮＴおよび電源８間に接続した抵
抗素子７とを有している。

かかるマイクロコンピュータは、従来のマイクロコンピ
ュータの入力、出力および入出力端子の構成が４種類に
分類できるのに対して、３種類に分類され、全ての出力
端子がスリーステートバッファを介している。すなわち
入力端子ＩＮは入力バッファ４を介してＣＰＵ２に接続
されているが、その他の出力端子ＯＵＴはスリーステー
ト出力バッファ５を介し、また入出力端子Ｉ１０につい
てはスリーステート入出力バッファ６を介してそれぞれ
ＣＰＵ２に接続されている。

一方、入出力制御回路３はＣＰＵ２の出力する制御信号
８１〜Ｓ３および制御端子Ｃ０ＮＴからの制御信号をデ
コードし、スリーステートバッファ制御信号Ｓ４〜Ｓ６
を出力する。これらの信号ＳＬ、Ｓ２．Ｓ３はＣＰＵ２
からの出力であり、それぞれＳｌはＣＰＵ２からの出力
バッファ制御信号、Ｓ２はＣＰＵ２からの入出力バッフ
ァ制御信号（出力方向）、Ｓ３はＣＰＵ２からの入出力
バッファ制御信号（入力方向）である。また、信号８４
〜Ｓ６は入出力制御回路３がらの出力であり、それぞれ
Ｓ４は出力バッファ制御信号、Ｓ５は人出力バッファ制
御信号（出力方向）、Ｓ６は入出力バッファ制御信号（
入力方向）である。

これら出力バッファ５および人出力バッファ６は、その
制御信号８４〜Ｓ６がハイレベルの時にそれぞれのバッ
ファ出力をアクティブにし、ローレベルの時にハイイン
ピーダンス状態にする。

更に、制御端子Ｃ０ＮＴは抵抗素子７によりマイクロコ
ンピュータ１内部において電源８に接続されている。こ
のため、制御端子Ｃ０ＮＴを解放状態にした場合、入出
力制御回路３への入力はハイレベルになる。

第２図は第１図に示す入出力制御回路図である。

第２図に示すように、この入出力制御回路３は、制御端
子Ｃ０ＮＴからの入力により、ＣＰＵ２からの制御入力
８１〜Ｓ３をそのまま制御出力８４〜Ｓ６として出力す
るかあるいは強制的にインアクティブにするかという機
能を有する。具体的には、制御端子Ｃ０ＮＴからの制御
入力がハイレベルの時、ＡＮＤゲート９により信号Ｓ１
〜Ｓ３をＳ４〜Ｓ６としてそのまま出力する。また、制
御端子Ｃ０ＮＴからの制御入力がローレベルの時、入力
８１〜Ｓ３の状態に関わらず、制御出力８４〜Ｓ６はイ
ンアクティブ（ローレベル）になる。

要するに、第１図に示したマイクロコンピュータ１は、
制御端子Ｃ０ＮＴが解放状態またはハイレベルの時に従
来のマイクロコンピュータと全く同一の動作をし、制御
端子Ｃ０ＮＴがローレベルの時は全出力端子がハイイン
ピーダンス状態になる。尚、マイクロコンピュータ応用
製品に使用する場合は、制御端子Ｃ０ＮＴを解放状態に
して回路設計すれば、抵抗素子７によりハイレベルに固
定されるため、マイクロコンピュータ１は全く通常の動
作を行なう。

第３図は本発明の第二の実施例を示すマイクロコンピュ
ータの回路図であり、第４図は第３図に示す入出力制御
回路図である。

第３図および第４図に示すように、本実施例は前述した
第一の実施例と比較し、抵抗素子７が制御端子Ｃ０ＮＴ
およびグランド間に接続されていることと、入出力回路
３の内部構成の若干の相違とがある。これらの相違点は
制御端子Ｃ０ＮＴが、ディジタル回路のハイ入力レベル
で機能するかロー人カレベルで機能するかくアクティブ
ハイ・アクティブロウ）に対応するものであり、いずれ
でもよい。

次に、上述したマイクロコンピュータの開発支援装置に
ついて説明する。

まず、開発支援装置にはマイクロコンピュータ１の全端
子と同数の接点をもつプローブがあるが、マイクロコン
ピュータ１の制御端子Ｃ０ＮＴに相当するプローブ端子
は開発支援装置側でグラウンドに接続しておく。また、
開発支援装置のプローブの形状はマイクロコンピュータ
の全端子とプローブ接点とが接触できるようなＩＣクリ
ップ状のものとしておく。このようにして開発支援装置
を構成することにより、マイクロコンピュータ１にＩＣ
クリップ状の開発支援装置プローブを接続した時、マイ
クロコンピュータ１の制御端子Ｃ０ＮＴを外部からロー
ベレルにすることかできる。

次に、かかるマイクロコンピュータ１と開発支援装置の
動作については、マイクロコンピュータ開発支援装置の
プローブをマイクロコンピュータ１の応用製品の基板上
の対象マイクロコンピュータに接続すれば、制御端子Ｃ
０ＮＴがローレベルになるため、マイクロコンピュータ
１の全出力端子をハイインピーダンス状態にすることが
できる。従って、マイクロコンピュータ１を応用製品か
ら取り外す必要がなく、マイクロコンピュータ１が応用
製品の基板上に直接ハンダ付けされていても問題とはな
らない。また、開発支援装置のプローブを対象マイクロ
コンピュータ１に接続していない場合は、抵抗素子７の
機能により制御端子Ｃ０ＮＴかハイレベルになるため、
従来のマイクロコンピュータとまったく同様の動作がで
きる。

尚、以上の説明においては、制御用端子Ｃ，ＯＮＴがロ
ーレベル入力において機能し、また制御用端子Ｃ０ＮＴ
は抵抗素子７により電源に接続されており、制御用端子
Ｃ０ＮＴに相当する開発支援装置プローブ端子が開発支
援装置側でグラウンドに接続されているという場合につ
いて説明したが、制御用端子がハイレベル入力において
機能し、また制御用端子が抵抗素子によりグラウンドに
接続されており、制御用端子に相当する開発支援装置プ
ローブ端子が開発支援装置側で電源に接続されていると
いう場合についてもまったく同等である。

〔発明の効果〕

以上説明したように、本発明のマイクロコンピュータは
、全ての出力信号をハイインピーダンス状態にするスリ
ーステートバッファと、スリーステートバッファをＣＰ
Ｕおよび外部からの制御信号により制御する入出力制御
回路と、この制御入力端子と電源またはグラウンド−と
の間に接続した抵抗素子とを有することにより、開発支
援装置の使用および構成を容易にできるという効果があ
る。すなわち、マイクロコンピュータ応用製品から対象
となるマイクロコンピュータを取り外すことなく使用す
ることができる。

・・・グラウンド、１１・・・インバータ、ＩＮ・・・
入力端子、ＯＵＴ・・・出力端子、Ｉｌｏ・・・入出力
端子、Ｃ０ＮＴ・・・制御端子。

Claims (1)

【特許請求の範囲】
1. ＣＰＵに接続され入力バッファあるいは出力バッファと
   しての機能を有するスリーステートバッファと、前記ス
   リーステートバッファの出力をハイインピーダンス状態
   にする入出力制御回路と、前記入出力制御回路に外部か
   ら制御信号を供給するための制御端子と、前記制御端子
   および電源またはグランドの間に接続した抵抗素子とを
   備えることを特徴とするマイクロコンピュータ。