JPH04311004A - 集合抵抗内蔵パッケージ - Google Patents
集合抵抗内蔵パッケージInfo
- Publication number
- JPH04311004A JPH04311004A JP7608591A JP7608591A JPH04311004A JP H04311004 A JPH04311004 A JP H04311004A JP 7608591 A JP7608591 A JP 7608591A JP 7608591 A JP7608591 A JP 7608591A JP H04311004 A JPH04311004 A JP H04311004A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistors
- terminal
- package
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理機器などの制御
回路で、デ−タバス、アドレスバスなどのプルアップ、
プルダウンに用いる集合抵抗に係り、特に、制御回路を
実装する基板に効率良く集合抵抗を実装するための集合
抵抗内蔵パッケージに関する。
回路で、デ−タバス、アドレスバスなどのプルアップ、
プルダウンに用いる集合抵抗に係り、特に、制御回路を
実装する基板に効率良く集合抵抗を実装するための集合
抵抗内蔵パッケージに関する。
【０００２】
【従来の技術】図４のように情報処理機器の中央処理装
置９０（以下ＣＰＵ）と情報を保持する主記憶９１（以
下メモリ）とを接続するデ−タバス等には、プルアップ
、プルダウン用抵抗が多く使用されている。抵抗は、バ
スがフロ−ティング状態（信号レベルがハイレベルでも
ロ−レベルでもない状態）になると、ＣＰＵ９０やメモ
リ９１等が破壊されてしまうため、それを防ぐために用
いる。従来技術では、抵抗を図３のように単抵抗の形で
複数内蔵していた表面実装型部品がある。
置９０（以下ＣＰＵ）と情報を保持する主記憶９１（以
下メモリ）とを接続するデ−タバス等には、プルアップ
、プルダウン用抵抗が多く使用されている。抵抗は、バ
スがフロ−ティング状態（信号レベルがハイレベルでも
ロ−レベルでもない状態）になると、ＣＰＵ９０やメモ
リ９１等が破壊されてしまうため、それを防ぐために用
いる。従来技術では、抵抗を図３のように単抵抗の形で
複数内蔵していた表面実装型部品がある。
【０００３】
【発明が解決しようとする課題】従来技術の表面実装型
部品は、図３のように単抵抗の形で複数内蔵していたの
で、デ−タバス等に用いると部品点数が多くなり、実装
基板が大きくなってしまうという問題があった。
部品は、図３のように単抵抗の形で複数内蔵していたの
で、デ−タバス等に用いると部品点数が多くなり、実装
基板が大きくなってしまうという問題があった。
【０００４】本発明の目的は、部品点数を低減し、基板
面積の低減、低廉化を達成する集合抵抗内蔵パッケージ
を提供することにある。
面積の低減、低廉化を達成する集合抵抗内蔵パッケージ
を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
、本発明は複数の抵抗のみを内蔵した電子部品において
、抵抗の一方の端子を共通に接続し、接続した端子と抵
抗の他方の端子を電子部品の外部端子に接続しフラット
パッケ−ジ等の表面実装型パッケ−ジに内蔵する。
、本発明は複数の抵抗のみを内蔵した電子部品において
、抵抗の一方の端子を共通に接続し、接続した端子と抵
抗の他方の端子を電子部品の外部端子に接続しフラット
パッケ−ジ等の表面実装型パッケ−ジに内蔵する。
【０００６】
【作用】複数の抵抗のみを内蔵した電子部品において、
抵抗の一方の端子を共通に接続する。また、接続した端
子と抵抗の他方の端子を電子部品の外部端子に接続し、
フラットパッケ−ジ等の表面実装型パッケ−ジに内蔵す
る。
抵抗の一方の端子を共通に接続する。また、接続した端
子と抵抗の他方の端子を電子部品の外部端子に接続し、
フラットパッケ−ジ等の表面実装型パッケ−ジに内蔵す
る。
【０００７】これにより、本発明を適用した集合抵抗を
デ−タバス等のプルアップ、プルダウン抵抗として用い
ると、従来に比べて部品点数が低減できるので、基板面
積を小さくすることができる。
デ−タバス等のプルアップ、プルダウン抵抗として用い
ると、従来に比べて部品点数が低減できるので、基板面
積を小さくすることができる。
【０００８】
【実施例】本発明の一実施例を図１、図２により説明す
る。１、１０は本発明の抵抗のみを内蔵したフラットパ
ッケ−ジ型集合抵抗部品である。２、３、４、５、６、
７、８、９は単抵抗である。２１、２２、２３、２４、
２５、２６、２７、２８、２９、３０はフラットパッケ
−ジ型集合抵抗部品１、１０の外部端子である。１１は
単抵抗２、３、４、５の一方の端子を共通に接続するパ
ッケ−ジ内部のパタ−ン（以下パタ−ン）である。同様
に１２は単抵抗６、７、８、９の一方の端子を共通に接
続するパタ−ンである。同様に１３は単抵抗２、３、４
、５、６、７、８、９の一方の端子を共通に接続するパ
タ−ンである。従来技術では、図４のＣＰＵ９０とメモ
リ９１間のデ−タバスをプルアップするため、図３の外
部端子８ピンのフラットパッケ−ジ型集合抵抗部品１０
が二個必要となる。なぜならば、デ−タバス幅は八ビッ
トのため、プルアップするためには八個の単抵抗が必要
で、フラットパッケ−ジ型集合抵抗部品１０には四個の
単抵抗しか内蔵されていないため、二個必要である。 ところが本発明であるフラットパッケ−ジ型集合抵抗部
品１、１０を用いると、外部端子１０ピンの部品が一個
で済む。なぜならば、図１の本発明のフラットパッケ−
ジ型集合抵抗部品１は抵抗の一方の端子をパタ−ン１１
、１２で共通に接続し、パタ−ン１１、１２と抵抗の他
方の端子を、外部端子２１、２２、２３、２４、２５、
２６、２７、２８、２９、３０に接続しているので、従
来のフラットパッケ−ジ型集合抵抗部品に比べ、ほぼ同
数の外部端子数で倍の単抵抗を内蔵することが出来るた
めである。また、図２のフラットパッケ−ジ型集合抵抗
部品１０の場合も、抵抗の一方の端子をパタ−ン１３で
共通に接続し、パタ−ン１３と抵抗の他方の端子を、外
部端子２１、２２、２３、２４、２５、２６、２７、２
８、２９、３０に接続しているので、従来のフラットパ
ッケ−ジ型集合抵抗部品に比べ、図１と同様、ほぼ同数
の外部端子数で倍の単抵抗を内蔵することが出来る。
る。１、１０は本発明の抵抗のみを内蔵したフラットパ
ッケ−ジ型集合抵抗部品である。２、３、４、５、６、
７、８、９は単抵抗である。２１、２２、２３、２４、
２５、２６、２７、２８、２９、３０はフラットパッケ
−ジ型集合抵抗部品１、１０の外部端子である。１１は
単抵抗２、３、４、５の一方の端子を共通に接続するパ
ッケ−ジ内部のパタ−ン（以下パタ−ン）である。同様
に１２は単抵抗６、７、８、９の一方の端子を共通に接
続するパタ−ンである。同様に１３は単抵抗２、３、４
、５、６、７、８、９の一方の端子を共通に接続するパ
タ−ンである。従来技術では、図４のＣＰＵ９０とメモ
リ９１間のデ−タバスをプルアップするため、図３の外
部端子８ピンのフラットパッケ−ジ型集合抵抗部品１０
が二個必要となる。なぜならば、デ−タバス幅は八ビッ
トのため、プルアップするためには八個の単抵抗が必要
で、フラットパッケ−ジ型集合抵抗部品１０には四個の
単抵抗しか内蔵されていないため、二個必要である。 ところが本発明であるフラットパッケ−ジ型集合抵抗部
品１、１０を用いると、外部端子１０ピンの部品が一個
で済む。なぜならば、図１の本発明のフラットパッケ−
ジ型集合抵抗部品１は抵抗の一方の端子をパタ−ン１１
、１２で共通に接続し、パタ−ン１１、１２と抵抗の他
方の端子を、外部端子２１、２２、２３、２４、２５、
２６、２７、２８、２９、３０に接続しているので、従
来のフラットパッケ−ジ型集合抵抗部品に比べ、ほぼ同
数の外部端子数で倍の単抵抗を内蔵することが出来るた
めである。また、図２のフラットパッケ−ジ型集合抵抗
部品１０の場合も、抵抗の一方の端子をパタ−ン１３で
共通に接続し、パタ−ン１３と抵抗の他方の端子を、外
部端子２１、２２、２３、２４、２５、２６、２７、２
８、２９、３０に接続しているので、従来のフラットパ
ッケ−ジ型集合抵抗部品に比べ、図１と同様、ほぼ同数
の外部端子数で倍の単抵抗を内蔵することが出来る。
【０００９】本実施例によれば、従来技術に比べて部品
点数を低減することができ、部品を実装する基板の面積
を低減することができる。
点数を低減することができ、部品を実装する基板の面積
を低減することができる。
【００１０】
【発明の効果】本発明のフラットパッケ−ジ型集合抵抗
部品は抵抗の一方の端子を共通に接続し、接続した端子
と抵抗の他方の端子を電子部品の外部端子に接続してあ
るため、従来のフラットパッケ−ジ型集合抵抗部品に比
べ、ほぼ同数の外部端子数で倍の単抵抗を内蔵すること
が出来る。そのため、従来技術に比べ基板上の部品点数
を低減することができる。これにより、基板面積の低減
、小型化、低廉化を達成することできる。
部品は抵抗の一方の端子を共通に接続し、接続した端子
と抵抗の他方の端子を電子部品の外部端子に接続してあ
るため、従来のフラットパッケ−ジ型集合抵抗部品に比
べ、ほぼ同数の外部端子数で倍の単抵抗を内蔵すること
が出来る。そのため、従来技術に比べ基板上の部品点数
を低減することができる。これにより、基板面積の低減
、小型化、低廉化を達成することできる。
【図１】本発明の一実施例であるパッケ−ジ内部の抵抗
接続図、
接続図、
【図２】本発明の他の実施例であるパッケ−ジ内部の抵
抗接続図、
抗接続図、
【図３】従来技術であるパッケ−ジ内部の抵抗接続図、
【図４】デ−タバスにおけるプルアップ抵抗の役割の説
明図。
明図。
１、１０…フラットパッケ−ジ型集合抵抗部品、２、３
、４、５、６、７、８、９…単抵抗、１１、１２、１３
…パタ−ン、 ２１、２２、２３、２４、２５、２６、２７、２８、２
９、３０…外部端子。
、４、５、６、７、８、９…単抵抗、１１、１２、１３
…パタ−ン、 ２１、２２、２３、２４、２５、２６、２７、２８、２
９、３０…外部端子。
Claims (1)
- 【請求項１】複数の抵抗のみを内蔵した電子部品におい
て、前記抵抗の一方の端子を共通に接続し、前記接続し
た端子と前記抵抗の他方の端子を前記電子部品の外部端
子に接続し、フラットパッケ−ジなどの表面実装部品型
パッケ−ジに内蔵したことを特徴とする集合抵抗内蔵パ
ッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7608591A JPH04311004A (ja) | 1991-04-09 | 1991-04-09 | 集合抵抗内蔵パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7608591A JPH04311004A (ja) | 1991-04-09 | 1991-04-09 | 集合抵抗内蔵パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04311004A true JPH04311004A (ja) | 1992-11-02 |
Family
ID=13594991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7608591A Pending JPH04311004A (ja) | 1991-04-09 | 1991-04-09 | 集合抵抗内蔵パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04311004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646581A (en) * | 1994-06-24 | 1997-07-08 | Digital Equipment Corporation | Low inductance electrical resistor terminator package |
-
1991
- 1991-04-09 JP JP7608591A patent/JPH04311004A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646581A (en) * | 1994-06-24 | 1997-07-08 | Digital Equipment Corporation | Low inductance electrical resistor terminator package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309326A (en) | Circuit module having stacked circuit boards | |
| WO1995024729B1 (en) | Modular architecture for high bandwidth computers | |
| US5524232A (en) | Device for receiving and adapting a set of computer memory modules to a single computer memory module receiving socket | |
| KR20140121181A (ko) | 인쇄회로기판 및 이를 포함하는 메모리 모듈 | |
| JP2000277944A (ja) | 増設用の基板および基板の増設方法 | |
| JPS6193694A (ja) | 集積回路装置 | |
| JPH10126014A (ja) | 回路基板 | |
| JPH04311004A (ja) | 集合抵抗内蔵パッケージ | |
| US20030223208A1 (en) | Power plane region of printed circuit board with power blocks having an arc-shaped boundary | |
| US5319602A (en) | Combination of a printed wiring board and a memory device selecting circuit | |
| JP2000284873A (ja) | メモリ回路基板 | |
| JPH04324920A (ja) | 表面実装部品の実装方法 | |
| JP2537926B2 (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| US6809625B2 (en) | Integrated connector and positive thermal coefficient switch | |
| JPH0517900Y2 (ja) | ||
| JP2615813B2 (ja) | プリント基板 | |
| JPH1074892A (ja) | 電子部品 | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 | |
| JPH0470646B2 (ja) | ||
| JPS60200596A (ja) | 印刷配線板の接続方法 | |
| JPH04107790A (ja) | マイクロコンピュータ | |
| JPH01309113A (ja) | バス構成方式 | |
| JPH04329692A (ja) | 両面実装型メモリパッケージ | |
| JPH03283485A (ja) | 混成集積回路 |