JP2615813B2 - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2615813B2 JP2615813B2 JP63102110A JP10211088A JP2615813B2 JP 2615813 B2 JP2615813 B2 JP 2615813B2 JP 63102110 A JP63102110 A JP 63102110A JP 10211088 A JP10211088 A JP 10211088A JP 2615813 B2 JP2615813 B2 JP 2615813B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit board
- conductive member
- printed circuit
- resistance conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はメモリーカートリッジ等の比較的大きな静電
気耐圧を要求される携帯型情報機器に用いることが出来
るプリント基板に関するものである。
気耐圧を要求される携帯型情報機器に用いることが出来
るプリント基板に関するものである。
従来の技術 近年、ICカード，メモリーカートリッジなどの小型で
薄い携帯型情報機器の開発が盛んとなってきている。
薄い携帯型情報機器の開発が盛んとなってきている。
以下、図面を参照しながら従来の携帯型情報機器用プ
リント基板について説明する。第３図は従来の携帯型情
報機器の構成を示した分解斜視図である。１はコネクタ
ーであり、外部機器との接続を行う。２はプリント基板
で、少なくとも一個以上の半導体素子３が搭載され、相
互に接続されている。半導体素子３としては、その携帯
型情報機器の用途によりCPUや、RAM,ROM等が用いられ
る。また、その実装方法もフラットパッケージを用いる
ものやベアチップを用いるものなどさまざまである。４
は本体ケース、５は銘板で、それぞれプリント基板２と
接着されて携帯型情報機器を構成している。
リント基板について説明する。第３図は従来の携帯型情
報機器の構成を示した分解斜視図である。１はコネクタ
ーであり、外部機器との接続を行う。２はプリント基板
で、少なくとも一個以上の半導体素子３が搭載され、相
互に接続されている。半導体素子３としては、その携帯
型情報機器の用途によりCPUや、RAM,ROM等が用いられ
る。また、その実装方法もフラットパッケージを用いる
ものやベアチップを用いるものなどさまざまである。４
は本体ケース、５は銘板で、それぞれプリント基板２と
接着されて携帯型情報機器を構成している。
ところで、上記のような携帯型の情報機器では、比較
的大きな静電気耐圧が要求される。以下、図面を参照し
ながら従来の静電気対策について説明する。第４図a,b
は従来の静電気対策を施したプリント基板の平面図であ
る。第４図ａにおいて、２はプリント基板、３は半導体
素子、６は入出力端子である。第３図と対応する部分に
は同じ番号が付けてある。７は入出力バッファーで、静
電気耐圧の大きな半導体素子３を用いて構成されてい
る。また、第４図ｂは、入出力バッファー７の代りにシ
リーズ抵抗８を入出力端子６と半導体素子３の間に入れ
ることにより静電気耐圧を大きくしている。
的大きな静電気耐圧が要求される。以下、図面を参照し
ながら従来の静電気対策について説明する。第４図a,b
は従来の静電気対策を施したプリント基板の平面図であ
る。第４図ａにおいて、２はプリント基板、３は半導体
素子、６は入出力端子である。第３図と対応する部分に
は同じ番号が付けてある。７は入出力バッファーで、静
電気耐圧の大きな半導体素子３を用いて構成されてい
る。また、第４図ｂは、入出力バッファー７の代りにシ
リーズ抵抗８を入出力端子６と半導体素子３の間に入れ
ることにより静電気耐圧を大きくしている。
発明が解決しようとする課題 しかしながら上記のような構成においては、入出力バ
ッファーあるいはシリーズ抵抗といった入出力保護回路
を基板上に実装しなければならず、メモリーカートリッ
ジのように入出力端子が多くなるとそれにともない保護
回路の数も多くなり、基板に対する保護回路の占有面積
が増大し、半導体装置自身を小型にすることが困難とな
っていた。また、入出力端子６と半導体素子３の間に保
護回路が入るため信号伝播時間の遅延が生じる。そのた
め、半導体装置のアクセス時間が、その内部の半導体素
子３のアクセス時間よりも大幅に遅くなるといった問題
点を有していた。
ッファーあるいはシリーズ抵抗といった入出力保護回路
を基板上に実装しなければならず、メモリーカートリッ
ジのように入出力端子が多くなるとそれにともない保護
回路の数も多くなり、基板に対する保護回路の占有面積
が増大し、半導体装置自身を小型にすることが困難とな
っていた。また、入出力端子６と半導体素子３の間に保
護回路が入るため信号伝播時間の遅延が生じる。そのた
め、半導体装置のアクセス時間が、その内部の半導体素
子３のアクセス時間よりも大幅に遅くなるといった問題
点を有していた。
本発明は上記問題点に鑑み、高密度実装，高静電気耐
圧を可能とするプリント基板を提供するものである。
圧を可能とするプリント基板を提供するものである。
課題を解決するための手段 上記問題点を解決するために、本発明のプリント基板
は、外部機器との入出力端子間を高抵抗導電部材により
接続するものである。
は、外部機器との入出力端子間を高抵抗導電部材により
接続するものである。
作用 本発明は、上記した構成によって、プリント基板の入
出力端子間、すなわち、プリント基板上に実装されてい
る半導体素子の各端子間が導電部材により接続されるた
め、ある入出力端子に静電気による高電圧が生じたとし
ても、速やかに、導電部材により接続されている端子は
同電位となるため、静電気による半導体素子の破壊は起
こらない。また、導電部材は高抵抗であるため、動作に
支障は生じない。すなわち、従来のように特別な入出力
保護回路を設けなくても、静電気耐圧の大きなプリント
基板を実現することが出来る。
出力端子間、すなわち、プリント基板上に実装されてい
る半導体素子の各端子間が導電部材により接続されるた
め、ある入出力端子に静電気による高電圧が生じたとし
ても、速やかに、導電部材により接続されている端子は
同電位となるため、静電気による半導体素子の破壊は起
こらない。また、導電部材は高抵抗であるため、動作に
支障は生じない。すなわち、従来のように特別な入出力
保護回路を設けなくても、静電気耐圧の大きなプリント
基板を実現することが出来る。
実施例 以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図a,bはそれぞれ、本発明の一実施例にかかるプ
リント基板の平面図と入出力端子部分の断面図を示すも
のである。第１図において、２はプリント基板、３は半
導体素子、６は入出力端子、９は高抵抗導電部材であ
る。従来例を示す第３図，第４図と対応する部分には同
じ番号が付けてある。本実施例では、高抵抗導電部材と
して、カーボンフィラーを混入したソルダーレジストを
用い、スクリーン印刷法により形成した。このようにす
ると、従来の生産設備を変更することなく形成できるた
め便利である。
リント基板の平面図と入出力端子部分の断面図を示すも
のである。第１図において、２はプリント基板、３は半
導体素子、６は入出力端子、９は高抵抗導電部材であ
る。従来例を示す第３図，第４図と対応する部分には同
じ番号が付けてある。本実施例では、高抵抗導電部材と
して、カーボンフィラーを混入したソルダーレジストを
用い、スクリーン印刷法により形成した。このようにす
ると、従来の生産設備を変更することなく形成できるた
め便利である。
また、第２図は本発明のプリント基板をメモリーカー
トリッジに応用した際のブロック図を示したものであ
る。第２図において、10は制御回路で、アドレス信号に
よりメモリーブロック11の内の一つのICを選択する。ま
た、制御信号線13をGNDレベルとすることにより、カー
トリッジ全体のアクセスを禁止する。12は電源制御回路
で、VCC16,GND17を各ブロックに供給する。14はアドレ
ス信号線、15はデータ信号線である。なお、実際の製品
ではプリント基板上の入出力端子６にはコネクターが半
田付けしてある。高抵抗導電部材９は第２図中では抵抗
として示してある。
トリッジに応用した際のブロック図を示したものであ
る。第２図において、10は制御回路で、アドレス信号に
よりメモリーブロック11の内の一つのICを選択する。ま
た、制御信号線13をGNDレベルとすることにより、カー
トリッジ全体のアクセスを禁止する。12は電源制御回路
で、VCC16,GND17を各ブロックに供給する。14はアドレ
ス信号線、15はデータ信号線である。なお、実際の製品
ではプリント基板上の入出力端子６にはコネクターが半
田付けしてある。高抵抗導電部材９は第２図中では抵抗
として示してある。
以上のように構成された本実施例のプリント基板につ
いて、以下その動作を説明する。高抵抗導電部材９によ
り、プリント基板の入出力端子６間、すなわち、制御回
路10,電源制御回路12,メモリーブロック11に実装されて
いる半導体素子３の各端子間が接続されている。このた
め、ある入出力端子６に静電気による高電圧が生じたと
しても、速やかに、すべての端子は同電位となり、静電
気による半導体素子３の破壊は起こらない。また、導電
部材は高抵抗であるため、動作に支障は生じない。すな
わち、従来のように特別な入出力保護回路を設けなくて
も、静電気耐圧の大きなプリント基板を実現することが
出来る。
いて、以下その動作を説明する。高抵抗導電部材９によ
り、プリント基板の入出力端子６間、すなわち、制御回
路10,電源制御回路12,メモリーブロック11に実装されて
いる半導体素子３の各端子間が接続されている。このた
め、ある入出力端子６に静電気による高電圧が生じたと
しても、速やかに、すべての端子は同電位となり、静電
気による半導体素子３の破壊は起こらない。また、導電
部材は高抵抗であるため、動作に支障は生じない。すな
わち、従来のように特別な入出力保護回路を設けなくて
も、静電気耐圧の大きなプリント基板を実現することが
出来る。
また、回路的にはすべての信号線はVCCと抵抗を介し
て接続されるため、プルアップ抵抗が入っているのと同
等の効果を得ることができる。なお、この際GND端子も
抵抗を介してVCCに接続されるが、動作時にこの抵抗に
余分に電流が流れるだけで、他に悪影響はない。また、
その電流値も抵抗値が大きいためそれほど大きな値には
ならない。実際に本回路構成で動作させても何等の問題
も生じていない。
て接続されるため、プルアップ抵抗が入っているのと同
等の効果を得ることができる。なお、この際GND端子も
抵抗を介してVCCに接続されるが、動作時にこの抵抗に
余分に電流が流れるだけで、他に悪影響はない。また、
その電流値も抵抗値が大きいためそれほど大きな値には
ならない。実際に本回路構成で動作させても何等の問題
も生じていない。
更に、外部機器との接続を外した場合、すべての端子
は同電位となる。そのため、制御信号線13はGND線17と
同電位となり、カートリッジに対するすべてのアクセス
が禁止される。すなわち、本回路構成ではカートリッジ
と外部機器との接続を外すだけで、容易に待機状態にす
ることが出来る。
は同電位となる。そのため、制御信号線13はGND線17と
同電位となり、カートリッジに対するすべてのアクセス
が禁止される。すなわち、本回路構成ではカートリッジ
と外部機器との接続を外すだけで、容易に待機状態にす
ることが出来る。
以上のように本実施例によれば外部機器との入出力端
子間を高抵抗導電部材により接続したことにより特別な
静電気保護回路を設けることなく、大きな静電気耐圧を
もつ携帯型情報機器を実現している。更に、高抵抗導電
部材はプルアップ抵抗としても機能するためデータ書き
込み時の信頼性の高い機器を、特別な付加回路無しで構
成することが出来る。更に、制御信号と組み合せること
により、何等の特別な回路を付加することなく、外部機
器との接続を外すだけで携帯型情報機器を待機状態とす
ることが出来る。
子間を高抵抗導電部材により接続したことにより特別な
静電気保護回路を設けることなく、大きな静電気耐圧を
もつ携帯型情報機器を実現している。更に、高抵抗導電
部材はプルアップ抵抗としても機能するためデータ書き
込み時の信頼性の高い機器を、特別な付加回路無しで構
成することが出来る。更に、制御信号と組み合せること
により、何等の特別な回路を付加することなく、外部機
器との接続を外すだけで携帯型情報機器を待機状態とす
ることが出来る。
なお、上記実施例では高抵抗導電部材９をカーボンフ
ィラーを混入したソルダーレジストとしたが高抵抗導電
部材はソルダーレジストに限定されるものではなく、導
電性を有し、大きな抵抗率を持つものであれば何でもよ
い。
ィラーを混入したソルダーレジストとしたが高抵抗導電
部材はソルダーレジストに限定されるものではなく、導
電性を有し、大きな抵抗率を持つものであれば何でもよ
い。
また、上記実施例ではメモリーカートリッジに対する
応用例について説明したが、本発明に限定されるもので
はなく、外部機器との接続端子を有し、静電気耐圧の要
求される機器すべてに適用することが出来る。
応用例について説明したが、本発明に限定されるもので
はなく、外部機器との接続端子を有し、静電気耐圧の要
求される機器すべてに適用することが出来る。
発明の効果 以上の説明から明らかなように、本発明は外部機器と
の入出力端子間を高抵抗導電部材により接続しているの
で特別な静電気保護回路を設けることなく、大きな静電
気耐圧を実現することが出来るという効果が得られる。
更に、高抵抗導電部材はプルアップ抵抗としても機能す
るためデータ書き込み時の信頼性の高い機器を、特別な
付加回路無しで構成することが出来る。更に、外部機器
との接続を外せば、高抵抗導電部材により接続されてい
る端子はすべて同電位となるため、制御信号と組み合せ
ることにより、特別な回路を付加すること無く、外部機
器との接続を外すだけで、その状態を制御することが出
来る。
の入出力端子間を高抵抗導電部材により接続しているの
で特別な静電気保護回路を設けることなく、大きな静電
気耐圧を実現することが出来るという効果が得られる。
更に、高抵抗導電部材はプルアップ抵抗としても機能す
るためデータ書き込み時の信頼性の高い機器を、特別な
付加回路無しで構成することが出来る。更に、外部機器
との接続を外せば、高抵抗導電部材により接続されてい
る端子はすべて同電位となるため、制御信号と組み合せ
ることにより、特別な回路を付加すること無く、外部機
器との接続を外すだけで、その状態を制御することが出
来る。
第１図a,bは本発明の一実施例にかかるプリント基板の
平面図と入出力端子部分の断面図、第２図は本発明のプ
リント基板をメモリーカートリッジに応用した際のブロ
ック図、第３図は従来の携帯型情報機器の構成を示した
分解斜視図、第４図a,bは従来の静電気対策を施したプ
リント基板の平面図である。 １……コネクター、２……プリント基板、３……半導体
素子、４……本体ケース、５……銘板、６……入出力端
子、７……入出力バッファー、８……シリーズ抵抗、９
……高抵抗導電部材、10……制御回路、11……メモリー
ブロック、12……電源制御回路、13……制御信号、14…
…アドレス信号線、15……データ信号線、16……VCC、1
7……GND。
平面図と入出力端子部分の断面図、第２図は本発明のプ
リント基板をメモリーカートリッジに応用した際のブロ
ック図、第３図は従来の携帯型情報機器の構成を示した
分解斜視図、第４図a,bは従来の静電気対策を施したプ
リント基板の平面図である。 １……コネクター、２……プリント基板、３……半導体
素子、４……本体ケース、５……銘板、６……入出力端
子、７……入出力バッファー、８……シリーズ抵抗、９
……高抵抗導電部材、10……制御回路、11……メモリー
ブロック、12……電源制御回路、13……制御信号、14…
…アドレス信号線、15……データ信号線、16……VCC、1
7……GND。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−30297（ＪＰ，Ａ) 特開 昭62−128190（ＪＰ，Ａ) 特開 昭63−62108（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入出力端子を備え、少なくとも一つ以上の
半導体素子を実装するとともに、前記入出力端子間を高
抵抗導電部材により接続し、前記高抵抗導電部材として
カーボンフィラーを混入したソルダーレジストを用いた
ことを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102110A JP2615813B2 (ja) | 1988-04-25 | 1988-04-25 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102110A JP2615813B2 (ja) | 1988-04-25 | 1988-04-25 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273380A JPH01273380A (ja) | 1989-11-01 |
| JP2615813B2 true JP2615813B2 (ja) | 1997-06-04 |
Family
ID=14318663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63102110A Expired - Fee Related JP2615813B2 (ja) | 1988-04-25 | 1988-04-25 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615813B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104102B2 (ja) * | 1990-10-09 | 1994-12-21 | 株式会社東芝 | 電子内視鏡装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730297A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Insulated conductor connecting unit |
-
1988
- 1988-04-25 JP JP63102110A patent/JP2615813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01273380A (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939868A (en) | Method and apparatus for automatically controlling integrated circuit supply voltages | |
| US4791524A (en) | Electrostatic discharge protection for electronic packages | |
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| KR930020653A (ko) | 반도체 기억 장치의 실장 방법 | |
| DE69507915D1 (de) | Kontaktlose Speicherkarte mit IC-Modul | |
| US5138142A (en) | Ic card with improved power supply switching circuitry | |
| TW321791B (ja) | ||
| US20060084296A1 (en) | Electronic card formed of a printed circuit board | |
| US5184284A (en) | Method and apparatus for implementing engineering changes for integrated circuit module | |
| JP2615813B2 (ja) | プリント基板 | |
| US7183775B2 (en) | Systems and methods for determining whether a heat sink is installed | |
| US6111734A (en) | Electrostatic discharge protection circuits and application | |
| US7166934B2 (en) | Package-based voltage control | |
| JP2537926B2 (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| JPH01288983A (ja) | 電気的接続装置 | |
| US6809625B2 (en) | Integrated connector and positive thermal coefficient switch | |
| JPS5946085A (ja) | カ−ド | |
| JPH07153534A (ja) | 回路基板の接続装置 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| KR910008462B1 (ko) | 데이타 메모리를 포함하는 ic를 내장한 카드 | |
| JPH0517900Y2 (ja) | ||
| JPH04311004A (ja) | 集合抵抗内蔵パッケージ | |
| JPS6294393A (ja) | Ｉｃカ−ド | |
| JPS63107595A (ja) | カ−ドモジユ−ル | |
| JP2003142790A (ja) | 電子システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |