JPH01273380A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH01273380A JPH01273380A JP63102110A JP10211088A JPH01273380A JP H01273380 A JPH01273380 A JP H01273380A JP 63102110 A JP63102110 A JP 63102110A JP 10211088 A JP10211088 A JP 10211088A JP H01273380 A JPH01273380 A JP H01273380A
- Authority
- JP
- Japan
- Prior art keywords
- input
- conductive member
- semiconductor element
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000005611 electricity Effects 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はメモリーカートリッジ等の比較的大きな静電気
耐圧を要求される携帯型情報機器に用いることが出来る
プリント基板に関するものである。
耐圧を要求される携帯型情報機器に用いることが出来る
プリント基板に関するものである。
従来の技術
近年、ＩＣカード、メモリーカートリッジなどの小型で
薄い携帯型情報機器の開発が盛んとなってきている。
薄い携帯型情報機器の開発が盛んとなってきている。
以下、図面を参照しながら従来の携帯型情報機器用プリ
ント基板について説明する。第３図は従来の携帯型情報
機器の構成を示した分解斜視図である。１はコネクター
であシ、外部機器との接続を行う。２はプリント基板で
、少なくとも一個以上の半導体素子３が搭載され、相互
に接続されている。半導体素子３としては、その携帯型
情報機器の用途によりｃｐｕや、ＲＡＭ、ＲＯＭ等が用
いられる。また、その実装方法もフラットパッケージを
用いるものやペアチップを用いるものなどさまざまであ
る。４は本体ケース、６は銘板で、それぞれプリント基
板２と接着されて携帯型情報機器を構成している。
ント基板について説明する。第３図は従来の携帯型情報
機器の構成を示した分解斜視図である。１はコネクター
であシ、外部機器との接続を行う。２はプリント基板で
、少なくとも一個以上の半導体素子３が搭載され、相互
に接続されている。半導体素子３としては、その携帯型
情報機器の用途によりｃｐｕや、ＲＡＭ、ＲＯＭ等が用
いられる。また、その実装方法もフラットパッケージを
用いるものやペアチップを用いるものなどさまざまであ
る。４は本体ケース、６は銘板で、それぞれプリント基
板２と接着されて携帯型情報機器を構成している。
ところで、上記のような携帯型の情報機器では、比較的
大きな静電気耐圧が要求される。以下、図面を参照しな
がら従来の静電気対策について説明する。第４図ａ、ｂ
は従来の静電気対策を施したプリント基板の平面図であ
る。第４図ａにおいて、２はプリント基板、３は半導体
素子、６は入出力端子である。第３図と対応する部分に
は同じ番号が付けである。７は人出カバツフア−で、静
電気耐圧の大きな半導体素子３を用いて構成されている
。また、第４図すでは、人出カバッファ−７の代シにシ
リーズ抵抗８を入出力端子θと半導体素子３の間に入れ
ることによシ静電気耐圧を大きくしている。
大きな静電気耐圧が要求される。以下、図面を参照しな
がら従来の静電気対策について説明する。第４図ａ、ｂ
は従来の静電気対策を施したプリント基板の平面図であ
る。第４図ａにおいて、２はプリント基板、３は半導体
素子、６は入出力端子である。第３図と対応する部分に
は同じ番号が付けである。７は人出カバツフア−で、静
電気耐圧の大きな半導体素子３を用いて構成されている
。また、第４図すでは、人出カバッファ−７の代シにシ
リーズ抵抗８を入出力端子θと半導体素子３の間に入れ
ることによシ静電気耐圧を大きくしている。
発明が解決しようとする課題
しかしながら上記のような構成においては、入出力バッ
ファーあるいはシリーズ抵抗といった入出力保護回路を
基板上に実装しなければならず、メモリーカートリッジ
のように入出力端子が多くなるとそれにともない保護回
路の数も多くなり、基板に対する保護回路の占有面積が
増大し、半導体装置自身を小型にすることが困難となっ
ていた。
ファーあるいはシリーズ抵抗といった入出力保護回路を
基板上に実装しなければならず、メモリーカートリッジ
のように入出力端子が多くなるとそれにともない保護回
路の数も多くなり、基板に対する保護回路の占有面積が
増大し、半導体装置自身を小型にすることが困難となっ
ていた。
また、入出力端子６と半導体素子３の間に保護回路が入
るため信号伝播時間の遅延が生じる。そのため、半導体
装置のアクセス時間が、その内部の半導体素子３のアク
セス時間よりも大幅に遅くなるといった問題点を有して
いた。
るため信号伝播時間の遅延が生じる。そのため、半導体
装置のアクセス時間が、その内部の半導体素子３のアク
セス時間よりも大幅に遅くなるといった問題点を有して
いた。
本発明は上記問題点に鑑み、高密度実装、高静電気耐圧
を可能とするプリント基板を提供するものである。
を可能とするプリント基板を提供するものである。
課題を解決するための手段
上記問題点を解決するために、本発明のプリント基板は
、外部機器との入出力端子間を高抵抗導電部材により接
続するものである。
、外部機器との入出力端子間を高抵抗導電部材により接
続するものである。
作用
本発明は、上記した構成によって、プリント基板の入出
力端子間、すなわち、プリント基板上に実装されている
半導体素子の各端子間が導電部材によシ接続されるため
、ある入出力端子に静電気による高電圧が生じたとして
も、速やかに、導電部材によシ接続されている端子は同
電位となるため、静電気による半導体素子の破壊は起こ
らない。
力端子間、すなわち、プリント基板上に実装されている
半導体素子の各端子間が導電部材によシ接続されるため
、ある入出力端子に静電気による高電圧が生じたとして
も、速やかに、導電部材によシ接続されている端子は同
電位となるため、静電気による半導体素子の破壊は起こ
らない。
また、導電部材は高抵抗であるため、動作に支障は生じ
ない。すなわち、従来のように特別な入出力保護回路を
設けなくても、静電気耐圧の大きなプリント基板を実現
することが出来る。
ない。すなわち、従来のように特別な入出力保護回路を
設けなくても、静電気耐圧の大きなプリント基板を実現
することが出来る。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第１図ａ、ｂはそれぞれ、本発明の一実施例にかかるプ
リント基板の平面図と入出力端子部分の断面図を示すも
のである。第１図において、２はプリント基板、３は半
導体素子、６は入出力端子、９は高抵抗導電部材である
。従来例を示す第３図。
リント基板の平面図と入出力端子部分の断面図を示すも
のである。第１図において、２はプリント基板、３は半
導体素子、６は入出力端子、９は高抵抗導電部材である
。従来例を示す第３図。
第４図と対応する部分には同じ番号が付けである。
本実施例では、高抵抗導電部材として、カーボンフィラ
ーを混入したソルダーレジストを用い、スクリーン印刷
法により形成した。このようにすると、従来の生産設備
を変更することなく形成できるため便利である。
ーを混入したソルダーレジストを用い、スクリーン印刷
法により形成した。このようにすると、従来の生産設備
を変更することなく形成できるため便利である。
また、第２図は本発明のプリント基板をメモリーカート
リッジに応用した際のブロック図を示したものである。
リッジに応用した際のブロック図を示したものである。
第２図において、１ｏは制御回路で、アドレス信号によ
りメモリーブロック１１の内の一つのＩＣを選択する。
りメモリーブロック１１の内の一つのＩＣを選択する。
また、制御信号線１３をＧＮＤレベルとすることにより
、カートリッジ全体のアクセスを禁止する。１２は電源
制御回路で、ｖＣＣｌ ６ 、ＧＮＤｌ ７を各ブ０ツ
クに供給する。１４はアドレス信号線、１５はデータ信
号線である。なお、実際の製品ではプリント基板上の入
出力端子６にはコネクターが半田付けしである。高抵抗
導電部材９は第２図中では抵抗とじて示しである。
、カートリッジ全体のアクセスを禁止する。１２は電源
制御回路で、ｖＣＣｌ ６ 、ＧＮＤｌ ７を各ブ０ツ
クに供給する。１４はアドレス信号線、１５はデータ信
号線である。なお、実際の製品ではプリント基板上の入
出力端子６にはコネクターが半田付けしである。高抵抗
導電部材９は第２図中では抵抗とじて示しである。
以上のように構成された本実施例のプリント基板につい
て、以下その動作を説明する。高抵抗導電部材９によシ
、プリント基板の入出力端子６間、すなわち、制御回路
１０．電源制御回路１２．メモリーブロック１１に実装
されている半導体素子３の各端子間が接続されている。
て、以下その動作を説明する。高抵抗導電部材９によシ
、プリント基板の入出力端子６間、すなわち、制御回路
１０．電源制御回路１２．メモリーブロック１１に実装
されている半導体素子３の各端子間が接続されている。
このため、ある入出力端子ｅに静電気による高電圧が生
じたとしても、速やかに、すべての端子は同電位となり
、静電気による半導体素子３の破壊は起こらない。
じたとしても、速やかに、すべての端子は同電位となり
、静電気による半導体素子３の破壊は起こらない。
また、導電部材は高抵抗であるため、動作に支障は生じ
ない。すなわち、従来のように特別な入出力保護回路を
設けなくても、静電気耐圧の大きなプリント基板を実現
することが出来る。
ない。すなわち、従来のように特別な入出力保護回路を
設けなくても、静電気耐圧の大きなプリント基板を実現
することが出来る。
また、回路的にはすべての信号線はｖＣＣと抵抗を介し
て接続されるため、プルアップ抵抗が入っているのと同
等の効果を得ることができる。なお、この際ＧＮＤ端子
も抵抗を介して’ＩＯＣに接続されるが、動作時にこの
抵抗に余分に電流が流れるだけで、他に悪影響はない。
て接続されるため、プルアップ抵抗が入っているのと同
等の効果を得ることができる。なお、この際ＧＮＤ端子
も抵抗を介して’ＩＯＣに接続されるが、動作時にこの
抵抗に余分に電流が流れるだけで、他に悪影響はない。
また、その電流値も抵抗値が大きいためそれほど大きな
値にはならない。実際に本回路構成で動作させても何等
の問題も生じていない。
値にはならない。実際に本回路構成で動作させても何等
の問題も生じていない。
更に、外部機器との接続を外した場合、すべての端子は
同電位となる。そのため、制御信号線１３はＧＮＤ線１
７と同電位となり、カートリッジに対するすべてのアク
セスが禁止される。すなわち、本回路構成ではカートリ
ッジと外部機器との接続を外すだけで、容易に待機状態
にすることが出来る。
同電位となる。そのため、制御信号線１３はＧＮＤ線１
７と同電位となり、カートリッジに対するすべてのアク
セスが禁止される。すなわち、本回路構成ではカートリ
ッジと外部機器との接続を外すだけで、容易に待機状態
にすることが出来る。
以上のように本実施例によれば外部機器との入出力端子
間を高抵抗導電部材により接続したことによシ特別な静
電気保護回路を設けることなく、大きな静電気耐圧をも
つ携帯型情報機器を実現している。更に、高抵抗導電部
材はプルアップ抵抗としても機能するためデータ書き込
み時の信頼性の高い機器を、特別な付加回路無しで構成
することが出来る。更に、制御信号と組み合せることに
よシ、何等の特別な回路を付加することなく、外部機器
との接続を外すだけで携帯型情報機器を待機状態とする
ことが出来る。
間を高抵抗導電部材により接続したことによシ特別な静
電気保護回路を設けることなく、大きな静電気耐圧をも
つ携帯型情報機器を実現している。更に、高抵抗導電部
材はプルアップ抵抗としても機能するためデータ書き込
み時の信頼性の高い機器を、特別な付加回路無しで構成
することが出来る。更に、制御信号と組み合せることに
よシ、何等の特別な回路を付加することなく、外部機器
との接続を外すだけで携帯型情報機器を待機状態とする
ことが出来る。
なお、上記実施例では高抵抗導電部材９をカーボンフィ
ラーを混入したソルダーレジストとしたが高抵抗導電部
材はソルダーレジストに限定されるものではなく、導電
性を有し、大きな抵抗率を持つものであれば何でもよい
。
ラーを混入したソルダーレジストとしたが高抵抗導電部
材はソルダーレジストに限定されるものではなく、導電
性を有し、大きな抵抗率を持つものであれば何でもよい
。
また、上記実施例ではメモリーカートリッジに対する応
用例について説明したが、本発明に限定されるものでは
なく、外部機器との接続端子を有し、静電気耐圧の要求
される機器すべてに適用することが出来る。
用例について説明したが、本発明に限定されるものでは
なく、外部機器との接続端子を有し、静電気耐圧の要求
される機器すべてに適用することが出来る。
発明の効果
以上の説明から明らかなように、本発明は外部機器との
入出力端子間を高抵抗導電部材により接続しているので
特別な静電気保護回路を設けることなく、大きな静電気
耐圧を実現することが出来るという効果が得られる。更
に、高抵抗導電部材はプルアップ抵抗としても機能する
ためデータ書き込み時の信頼性の高い機器を、特別な付
加回路無しで構成することが出来る。更に、外部機器と
の接続を外せば、高抵抗導電部材により接続されている
端子はすべて同電位となるため、制御信号と組み合せる
ことによシ、特別な回路を付加すること無く、外部機器
との接続を外すだけで、その状態を制御することが出来
る。
入出力端子間を高抵抗導電部材により接続しているので
特別な静電気保護回路を設けることなく、大きな静電気
耐圧を実現することが出来るという効果が得られる。更
に、高抵抗導電部材はプルアップ抵抗としても機能する
ためデータ書き込み時の信頼性の高い機器を、特別な付
加回路無しで構成することが出来る。更に、外部機器と
の接続を外せば、高抵抗導電部材により接続されている
端子はすべて同電位となるため、制御信号と組み合せる
ことによシ、特別な回路を付加すること無く、外部機器
との接続を外すだけで、その状態を制御することが出来
る。
第１図ａ、ｂは本発明の一実施例にかかるプリント基板
の平面図と入出力端子部分の断面図、第２図は本発明の
プリント基板をメモリーカートリッジに応用した際のブ
ロック図、第３図は従来の面図である。 １・・・・・・コネクター、２・・・・・・プリント基
板、３・・・・・・半導体素子、４・・・・・・本体ケ
ース、６・・・・・・銘板、６・・・・・・入出力端子
、７・・・・・・人出力バッファー、８・・・・・・シ
リーズ抵抗、９・・・・・・高抵抗導電部材、１゜・・
・・・・制御回路、１１・・・・・・メモリーブロック
、１２・・・・・・電源制御回路、１３・・・・・・制
御信号、１４・・・・・・アドレス信号線、１６・・・
・・・データ信号線、１６・・・・・・ｖｃｃ １
７・・・・・・ＧＮＤ代理人の氏名 弁理士 中 尾
敏 男 ほか１名第１図 （ａ） 第３図 第４図 （ａ） ？
の平面図と入出力端子部分の断面図、第２図は本発明の
プリント基板をメモリーカートリッジに応用した際のブ
ロック図、第３図は従来の面図である。 １・・・・・・コネクター、２・・・・・・プリント基
板、３・・・・・・半導体素子、４・・・・・・本体ケ
ース、６・・・・・・銘板、６・・・・・・入出力端子
、７・・・・・・人出力バッファー、８・・・・・・シ
リーズ抵抗、９・・・・・・高抵抗導電部材、１゜・・
・・・・制御回路、１１・・・・・・メモリーブロック
、１２・・・・・・電源制御回路、１３・・・・・・制
御信号、１４・・・・・・アドレス信号線、１６・・・
・・・データ信号線、１６・・・・・・ｖｃｃ １
７・・・・・・ＧＮＤ代理人の氏名 弁理士 中 尾
敏 男 ほか１名第１図 （ａ） 第３図 第４図 （ａ） ？
Claims (1)
- 入出力端子を備え、少なくとも一つ以上の半導体素子
を実装するとともに、前記入出力端子間を高抵抗導電部
材により接続したプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102110A JP2615813B2 (ja) | 1988-04-25 | 1988-04-25 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63102110A JP2615813B2 (ja) | 1988-04-25 | 1988-04-25 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273380A true JPH01273380A (ja) | 1989-11-01 |
| JP2615813B2 JP2615813B2 (ja) | 1997-06-04 |
Family
ID=14318663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63102110A Expired - Fee Related JP2615813B2 (ja) | 1988-04-25 | 1988-04-25 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615813B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146719A (ja) * | 1990-10-09 | 1992-05-20 | Toshiba Corp | 電子内視鏡装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730297A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Insulated conductor connecting unit |
-
1988
- 1988-04-25 JP JP63102110A patent/JP2615813B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730297A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Insulated conductor connecting unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146719A (ja) * | 1990-10-09 | 1992-05-20 | Toshiba Corp | 電子内視鏡装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2615813B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2016546A1 (en) | Modular computer memory circuit board | |
| EP0463261B1 (en) | IC card with improved power supply switching circuitry | |
| US5808897A (en) | Integrated circuit device having interchangeable terminal connection | |
| JPH1154237A (ja) | 配線基板の放電構造 | |
| JPS6193694A (ja) | 集積回路装置 | |
| EP0213046A2 (en) | Electronic card connecting circuit | |
| JPH01273380A (ja) | プリント基板 | |
| JP2002131333A (ja) | プローブカード | |
| JPH04111350A (ja) | 半導体装置 | |
| JPH0536455A (ja) | 電子回路基板のコネクタ接続機構 | |
| JP5361377B2 (ja) | Ｌｃｄ装置 | |
| JPH01288983A (ja) | 電気的接続装置 | |
| JP2005222855A (ja) | レセプタクル | |
| JPS5922355A (ja) | Ｉｃカ−ド | |
| JPH0345434B2 (ja) | ||
| JPH0513660A (ja) | 混成集積回路装置 | |
| JP2005223201A (ja) | 端子間保護用フレキシブル基板及びそれを含むレセプタクル | |
| CA1241745A (en) | Magnetic bubble memory module | |
| US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit | |
| JP2537926B2 (ja) | 半導体メモリを使用する電子機器のプリント基板 | |
| JPS622704Y2 (ja) | ||
| JPH03261087A (ja) | 静電破壊防止装置 | |
| JPH0652653A (ja) | 磁気ディスク装置 | |
| JP2527485B2 (ja) | 電子機器の記憶装置 | |
| JPH05262081A (ja) | Ｉｃカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |