JPS5922355A - Ｉｃカ−ド - Google Patents

Ｉｃカ−ド

Info

Publication number
JPS5922355A
JPS5922355A JP57132513A JP13251382A JPS5922355A JP S5922355 A JPS5922355 A JP S5922355A JP 57132513 A JP57132513 A JP 57132513A JP 13251382 A JP13251382 A JP 13251382A JP S5922355 A JPS5922355 A JP S5922355A
Authority
JP
Japan
Prior art keywords
contact terminals
card
adhesive material
circuit
semiconductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57132513A
Other languages
English (en)
Inventor
Seiichi Nishikawa
誠一 西川
Koichi Okada
浩一 岡田
Teruaki Jo
輝明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP57132513A priority Critical patent/JPS5922355A/ja
Publication of JPS5922355A publication Critical patent/JPS5922355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＩＣカードにＩＮｆるものであり、特にメモ
リやデータ処理回路等の電子回路を内蔵し↓ たＩＣ素子（ＬＳＩ　、超ＬＳＩも含む）を埋設された
カードに関する。
カード本体にＩＣ素子を埋設したカードは、ＩＣカード
やクレジットカード、銀行カード等の個人識別カードと
して利用されていると共に、その他の分野に広く第１」
用されるようになって来た。
このようなカードをここではＩＣカードと称−「るか、
かかるＩＣカードを′よメモリやデータ処理回路等の電
子回路を内蔵したＩＣ素子と、ＩＣ素子をデータ伝送！
ｉ！ｉ　置等の外部製鎖に電気的に接続するための接点
端子（電極）とを具備している。そして、ＩＣカード上
の外部接続用の接点端子と、埋設されたＩＣ素子のリー
ド端子とは導体ワイヤにより電気的に接続されているた
め、ＩＣカードの携帯時やＩＣカードの未使用時に、接
点端子に静電的負荷又は意図■−ない電圧がかかり、Ｉ
ＣＣ素子プレしは電子回路が破壊されてしまう恐れがあ
った。特に、この神のＩＣカードの性質として携帯され
る可能性が高いため、人体からの静電気によりＩＣ素子
ないしは１１℃子回路が破壊されることが多かった。よ
って、この発明の目的は、上述の如き静電的負荷又は意
図しないｆｌｊ、圧がかかった場合にも、ＩＣ素子フ！
八へしは電子回路を破壊しないように１７だＩＣカード
を待供イろことにある。
以下にこの発明を説明する。
この発明は第１図に示すように、ボッティング枠１の上
面に回路基板２を配設し、回路基板２の外面にデータイ
！：、送装置等の外部装置と電気的に接続するた・＼・
°）の複数の接点端子３〜６を設けると共に、回路基板
２の内面に埋設さ旧たＩＣ素子７をワイヤでボンディン
グするだめの＋！＝ｉｌ路パターン８及び９を設け、接
点端子３，４と回路パターン８及び接点端子５，６と回
路パターン９とをそれぞれスルーホール１０　、１１で
接続したＩＣカードに関するものであり、ボッティング
枠１と回路基板２とを半導電性接着材料（たとえば、カ
ーボンを混入したエポキシ樹脂膜）で接着し、接点端子
間３〜６の間を相互に半導電的に接続するようにしたも
のである。？ｒお、ＩＣ素子７と回路パターン８．９と
はそれぞれ嘴体ワイヤ１３　、１４で接続されており、
ＩＣ素子７はボッティング枠１で包囲された領域にモー
ルド樹脂１２で固定されている。
また、回路パターン８及び９０■１（分の横断面を示す
と第２図１のようになっており、］、Ｃ素子７のリード
端子と回路パターン８及び９とはそれぞれワイヤ】３及
び１４で電気的に接続されるようになっている。そして
、回路パターン８及び９（、−の例では６個）を相互に
接続するように接着飼料１５で固定されており、各回路
パターンは接着旧料１５を介して互いに電気的に半導電
的に接続されるようになっている。
こθ）ような構造において、ＩＣカードをデータ伝送装
験等の外部装置の所定個１′９［に挿入す２）と、外部
装置からのデータ等は接点端子３〜６．スルーホール１
０．１１’、回路パターン８，９及びワイヤ１３　、１
４を経てＩＣ素子７に伝送され、ＩＣ素子７からのデー
タも同様な経路で外部装置に送られる。
ここにおいて、回路パターン８及び９はそねそれ半導電
性の接着材料１５で相互に接続されているので、接点端
子３〜６及びＩＣ素子７との間における等測的な回路結
線図は第３図に示すように１ｒる。
したかつて、たとえば接点端子３及び４σ）間しま毎、
抗Ｒ１を介して電気的に接続さ＋’ｔ、、　１）ｊ４ｊ
子４及び６の間は抵抗几６を介して電気的に接続さね、
他の接点端子間も同様に抵抗で相互に接続されて（・ろ
。
このように、各端子間が抵抗で接続さ、１′Ｌ、て（・
るため、任意の２つの接点端子間に静電的負荷カー力・
力）つた場合にも、回路ノくターンを接続して（・る接
着材料１５の半導電性により、接点端子力・らがＬ人し
た。
静電荷が接着材料１５の抵抗経路に分散さり、ＩＣ素子
７に対する静電荷の局所集中を防ぐことプ）−できる。
ブ、ｃお、半導電性の接着相料は、接点端子間尺テｙ回
路パターン間で短絡を生じな（・稈度の抵抗イ直を有す
る必要があり、隣接知る接点端子間のＪ氏抗値は数にΩ
〜数１０１＜Ωの範囲にあることカー望ましく・。
この抵抗値は埋設さνたＩｃ素子７の内部抵抗により異
ｌ「るが、最適条件を選択−ｊ　７）こｋにより面１静
１Ｌ気性を従来の１０〜１００倍に向上さゼーることカ
ー可能となる。
以」二のようにこの発明のＩＣカード１（よ十１．し王
、接点端子間に接着材料による抵抗を介挿して流入電荷
を分散できるようにしているので、Ｉｃカードの携帯時
に人体からの静電荷によってＩＣカード内に埋設された
ＩＣ素子が破壊されたり、使用不能となる恐れも軽減さ
れ、ＩＣカード自体の信頼性も向上する。また、従来の
ボッティング枠の接着剤に導電性要素を混入することに
より、ＩＣカードの耐静電気性を確実に向上でき、ＩＣ
カードの製造工程が増えるといった欠点もｔｒ　（、従
来の工程で容易に製造できるといった利点がある。
な、お、上述の実施例では接点端子の数を４個（又は６
個）としているが、接点端子及び回路パターンの数は任
意であり、導電性要素を混入する接着材料としては、固
有抵抗値を有する半導電性の未硬化樹脂膜を用（・ろの
が良い。また、樹脂膜の代わりに、二液性接着剤にカー
ボン粉等の導電要素を混入して半導電性を持たせるよう
にしたものを用いることも可能である。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図はそ
の回路パターン部における横断面図、第３図はこの発明
の等何曲な回路を示す結線１９１である。 １・・・ボッティング枠、２・・・回路基板、３〜６・
・・接点端子、７・・・ＩＣ素子、８，９・−・回路パ
ターン、１．０　、１１・・・スルーホール、１２・・
−モールド樹脂゛、１３　、１４・・・ワイヤ、１５・
−・接着材料。 出願人代理人　　　安　　形　　′Ｊ４ｉｔ　　　三弗
／図 ２１

Claims (1)

    【特許請求の範囲】
  1. ボッティング枠の上面に回路基板を配設し、前記回路基
    板の外面に外部装ｆ次と電気的に接続するための複数の
    接点端子を設けると共に、前記回路基板の内面に埋設さ
    れたＩＣ素子をボンディングするための回路パターンを
    設け、前記接点端子と前記回路パターンとをスルーホー
    ル接続したＩＣカードにおいて、前記ボッティング枠と
    前記回路基板とを半導電性接着材料で接着し、前記接点
    端子間を相互に半導電的に接続するようにしたことを特
    徴とするＩＣカード。
JP57132513A 1982-07-29 1982-07-29 Ｉｃカ−ド Pending JPS5922355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57132513A JPS5922355A (ja) 1982-07-29 1982-07-29 Ｉｃカ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57132513A JPS5922355A (ja) 1982-07-29 1982-07-29 Ｉｃカ−ド

Publications (1)

Publication Number Publication Date
JPS5922355A true JPS5922355A (ja) 1984-02-04

Family

ID=15083090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57132513A Pending JPS5922355A (ja) 1982-07-29 1982-07-29 Ｉｃカ−ド

Country Status (1)

Country Link
JP (1) JPS5922355A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60256886A (ja) * 1984-06-04 1985-12-18 Nippon Telegr & Teleph Corp <Ntt> 情報処理カ−ド
JPS61168970U (ja) * 1985-04-10 1986-10-20
JPS62236793A (ja) * 1986-04-07 1987-10-16 松下電子工業株式会社 Ｉｃカ−ド
JPH01263090A (ja) * 1988-04-15 1989-10-19 Dainippon Printing Co Ltd Ｉｃカード
JPH08186189A (ja) * 1994-12-29 1996-07-16 Toray Dow Corning Silicone Co Ltd 半導体装置およびその製造方法
JP2008099459A (ja) * 2006-10-12 2008-04-24 Toshiba Corp センサ付きｉｃタグ適用高電圧機器
WO2012059813A3 (en) * 2010-11-02 2012-07-19 Microconnections Sas Sim card and manufacturing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157590A (en) * 1980-04-04 1981-12-04 Flonic Sa Memory card

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157590A (en) * 1980-04-04 1981-12-04 Flonic Sa Memory card

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60256886A (ja) * 1984-06-04 1985-12-18 Nippon Telegr & Teleph Corp <Ntt> 情報処理カ−ド
JPS61168970U (ja) * 1985-04-10 1986-10-20
JPS62236793A (ja) * 1986-04-07 1987-10-16 松下電子工業株式会社 Ｉｃカ−ド
JPH01263090A (ja) * 1988-04-15 1989-10-19 Dainippon Printing Co Ltd Ｉｃカード
JPH08186189A (ja) * 1994-12-29 1996-07-16 Toray Dow Corning Silicone Co Ltd 半導体装置およびその製造方法
JP2008099459A (ja) * 2006-10-12 2008-04-24 Toshiba Corp センサ付きｉｃタグ適用高電圧機器
WO2012059813A3 (en) * 2010-11-02 2012-07-19 Microconnections Sas Sim card and manufacturing method

Similar Documents

Publication Publication Date Title
US6476500B2 (en) Semiconductor device
US6610923B1 (en) Multi-chip module utilizing leadframe
US4219882A (en) Magnetic domain devices
KR920001691A (ko) 제로 전력 ic 모듈
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US4914741A (en) Tape automated bonding semiconductor package
JPS5922355A (ja) Ｉｃカ−ド
US5583748A (en) Semiconductor module having multiple circuit boards
JPH0334658B2 (ja)
JPH11145595A (ja) 表面実装部品の実装構造
JPS5922353A (ja) Ｉｃカ−ド
JPS5922354A (ja) Ｉｃカ−ド
JP2004531051A (ja) Ｅｓｄ保護を備える半導体部品
CN108511412B (zh) 一种引线框再分布结构及其制造方法
JPS59229400A (ja) Ｉｃカ−ド
TW426924B (en) Land-side mounting of components to an integrated circuit package
JPH0738240A (ja) ハイブリッド集積回路装置の構造
US6797993B2 (en) Monolithic IC package
JP3296168B2 (ja) 半導体装置
JPH06183189A (ja) Ｉｃカード用ｉｃモジュール
JPS6297896A (ja) Ｉｃカ−ド
JPS62134939A (ja) 混成集積回路
US20020030979A1 (en) Circuit board system for optiming contact pin layout in an integrated circuit
JPS61180470A (ja) 半導体集積回路装置