JPS5922353A - Ｉｃカ−ド - Google Patents

Ｉｃカ−ド

Info

Publication number
JPS5922353A
JPS5922353A JP57132511A JP13251182A JPS5922353A JP S5922353 A JPS5922353 A JP S5922353A JP 57132511 A JP57132511 A JP 57132511A JP 13251182 A JP13251182 A JP 13251182A JP S5922353 A JPS5922353 A JP S5922353A
Authority
JP
Japan
Prior art keywords
contact terminals
card
semiconductive
circuit
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57132511A
Other languages
English (en)
Inventor
Seiichi Nishikawa
誠一 西川
Koichi Okada
浩一 岡田
Teruaki Jo
輝明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP57132511A priority Critical patent/JPS5922353A/ja
Publication of JPS5922353A publication Critical patent/JPS5922353A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＩＣカードに関するものであり、特にメモリ
やデータ処理」回ｈ１？１等の゛重子１！−ｉｌ路を内
蔵したＩＣ素子（ＬＳＩ　、超ＬＳＩをも含む）をＭ旧
没されたカードに関する。
カード本体に工Ｃ素子を埋設したカードは、ＩＣカード
やクレジットカード、欽行カード等の個人識別カードと
して利用されていると共に、その他の分野に広く利用さ
れるようになって米た。
このようなカードをここではＩＣカードと称する／Ｉり
、かかるＩＣカードはメモリやデータ処理回路等の市１
子回路を内蔵したＩＣ素イと、１（２素子をデータ伝送
装置等の外部装置に電気的に接続するための接点端子（
電極）とを具備している。ぞし。
て、ＩＣカード上の外部接続用の長点端子と、埋設され
たＩＣ素子のリード端子とは導体ワイヤにより電気的に
接続されているため、１０カードの携帯時やＩＣカード
の未使用時に、接点店１．１子に静電、的偵荷又はｉ［
！￥ｌｔ、ない電圧がかかり、ＩＣ素子ないしは電子回
路が破壊されてｔ、まう恐わがあった。特に、この棟の
ＩＣカードの性質として携帯される可能性が制（・ため
、人体からの静車気により１．Ｃ素子ないｔｌ、は」℃
子回路が破壊されることが多かった。よって、この発明
の目的は、上述の如き静電的負荷又は意図しない電圧が
かかった場合にも、ＩＣ素子ないしは電子回路を（↓１
υ壊■−１，（いようにしたＩＣカードを提供すること
にある。
以下にこの発明を説明する。
こσ）発明は、カードに内蔵したＩＣ素子を静電荷の局
７９ｉ集中から防ぐようにしたＩＣカードに関するもの
であり、第１図に示すように、ボッティング枠１の上面
に＃：導電性材浩（たとえば、カーボン混入ガラスエポ
キシ鈑）で成る回路基板２を配設し、回路基板２の外面
にデータ伝送装置等の外部装置と電気的に接続するため
の４数の接点端子３〜（３を設けると共に、回路基板２
の内面１１１１に埋設されたＩＣ素子７をボンディング
するための回路パターン８及び９を設け、接点端子３，
４と回路パターン８及び接点端子５，６ど回路パターン
９どを′それぞれスルーポール１．０　、１１を介して
接続することにより、第２図に示すように接点端子３〜
６を相互に抵抗Ｒ１−几６で接続し、その半等電特性に
より印加される静電荷を分散″′４〜るようにしたもの
である。なお、Ｉｔｋ素子７はボッティング枠１に包囲
された領域でモールド樹脂１２で固定されており、ＩＣ
ｇ子７と回路パターン８，９と（」、導体ワ１ヤ１３　
、１４でボンディングされている。
このような構造において、外部装置からのデータ等は接
点端子３〜６．スルーホール１０　、１１　、１ｚ７Ｊ
路パターン８，９．ワイヤ１３　、１４を経て１ｃ素子
７に伝送され、ＩＣ素子７からのデータも同様な経路で
外部装ｆｆＧｌ（に送られる。ここにおいて、スルーホ
ール１０　、１１はＩｉ：！回路基板２を貫通して形成
されており、回路基板２が半導電性材料で構成されてい
ることから、スルーホール１０　、１１との間は電気的
には半導電的に結合されることになる。したがって、接
点端子がこの実施例で述べているように４個の場合には
、接点端子３〜６は第２図に示すように抵抗■（・１〜
Ｒ６で相互に半導電的に接続される。すなわち、接点端
子３及び４は抵抗■（，１で接続され、接点端子３及び
５は抵抗几４で接続され、接点端子５及び６は抵抗Ｒ３
で接続されており、以下同様に接点端子３〜６が相互に
抵抗几１〜１（，６で接続される。したかって、任意の
２つの接点端子間に静電的負荷かがかった場合にも、半
導γＬ性の回路基板２（抵抗）も１〜Ｒ１６）内に分散
されてしまい、埋設されたＩＣ素子７への静電荷の局所
集中を防止することができる。
なお、半導電性の回路基板２は、接点端子間及び回路パ
ターン間で短絡を生じない程度の抵抗値を有するように
なっており、隣接する接点端子間の抵抗値は数にΩ〜数
１０にΩの帥囲にあることが望ましい。この抵抗値は埋
設するＩＣ素子の内部抵抗により異なるが、最適条件を
選択することにより、耐静電気性を従来の１０〜１００
倍に向上させることが可能である。
以上のようにこの発明のＩＣカードによれば、接点端子
間を半導電性の回路基板によって電気的に半導電的に接
続し、流六電荷を回路基板内で分散するようにしている
ので、ＩＣカードの携帯時に人体からの静電荷によって
ＩＣカード内のＩＣ素子が破壊されたり、使用不能とな
る恐れも軽減され、ＩＣカード自体の信頼性も向」ニす
る旧態かｋ）る。また、このづ６明の［カードは、従来
の絶糾性基板を半導電性基板に代えるだけで、削節電気
特性を著しく向上し得るものであり、ＩＣカードの製造
工程が増えるといった欠点もない。
なお、上述の実施例では接点端子を４個としているが、
接点端子及び回路パターンの数は任意であり、各接点端
子間を半導電性の回路基板、・で接続できるようになっ
ておれば良い。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すカード断面■１、第
２図はその接点端子及びＩＣ素子の電気的な等価回路を
示１−結線図である。 ］・・・ポツティング枠、２明回路基板、３〜６・・・
接点端子、７・・・ＩＣ素子、８，９・・・回路パター
ン、１０，１１・・・スルーホール、】２・・・モール
ド樹脂、１３　、１４・・・ワイヤ。

Claims (1)

    【特許請求の範囲】
  1. ポツティング枠の上面に半導電性旧制で成る回路基板を
    配役し、前記回路基板の外面に外部装置と電気的に接続
    するための複数の接点端子を設けると共に、前記回路基
    板の内面側にＪｊ■設されたＩＣ素子をボンディングす
    るためσ）回路パターンを設け、前記接点端子とｍ＋記
    回路パターンとをスルーホール接続することにより、％
    ｉ、　ｙｆ旧名点端子間を相互に半導電的に接続するよ
    うにしたことを特徴とするＩＣカード。
JP57132511A 1982-07-29 1982-07-29 Ｉｃカ−ド Pending JPS5922353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57132511A JPS5922353A (ja) 1982-07-29 1982-07-29 Ｉｃカ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57132511A JPS5922353A (ja) 1982-07-29 1982-07-29 Ｉｃカ−ド

Publications (1)

Publication Number Publication Date
JPS5922353A true JPS5922353A (ja) 1984-02-04

Family

ID=15083048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57132511A Pending JPS5922353A (ja) 1982-07-29 1982-07-29 Ｉｃカ−ド

Country Status (1)

Country Link
JP (1) JPS5922353A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171992A (ja) * 1987-12-28 1989-07-06 Ibiden Co Ltd Ｉｃカード用プリント配線板
US5048179A (en) * 1986-05-23 1991-09-17 Ricoh Company, Ltd. IC chip mounting method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811197A (ja) * 1981-07-13 1983-01-21 東京磁気印刷株式会社 照合カ−ド用基体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811197A (ja) * 1981-07-13 1983-01-21 東京磁気印刷株式会社 照合カ−ド用基体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5048179A (en) * 1986-05-23 1991-09-17 Ricoh Company, Ltd. IC chip mounting method
JPH01171992A (ja) * 1987-12-28 1989-07-06 Ibiden Co Ltd Ｉｃカード用プリント配線板

Similar Documents

Publication Publication Date Title
US6610923B1 (en) Multi-chip module utilizing leadframe
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
KR890013751A (ko) 반도체 장치
KR20040020924A (ko) 횡방향 접속된 커패시터들을 갖는 전자 어셈블리 및 그제조 방법
JPS5922355A (ja) Ｉｃカ−ド
JPS5922353A (ja) Ｉｃカ−ド
JPH10148840A (ja) 液晶表示装置
JP2004531051A (ja) Ｅｓｄ保護を備える半導体部品
JPS5922354A (ja) Ｉｃカ−ド
JPH06183189A (ja) Ｉｃカード用ｉｃモジュール
JPH0440270Y2 (ja)
JPS6297896A (ja) Ｉｃカ−ド
JP2636213B2 (ja) 静電気吸収器
JPS62259500A (ja) 回路基板
JPS61254398A (ja) Ｉｃカ−ド
US20020030979A1 (en) Circuit board system for optiming contact pin layout in an integrated circuit
JP2755148B2 (ja) 半導体装置
JPS60219794A (ja) 混成集積回路
JPH04120771A (ja) マスタースライス方式集積回路装置用遅延セル
JPH04120769A (ja) マスタースライス方式集積回路装置用遅延セル
JPS61113267A (ja) 半導体装置
JPS60256886A (ja) 情報処理カ−ド
JPS62155548A (ja) 半導体集積回路の静電保護回路素子
JPS60218864A (ja) 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造
JPS60154592A (ja) 回路基板