JPS60256886A - 情報処理カ−ド - Google Patents
情報処理カ−ドInfo
- Publication number
- JPS60256886A JPS60256886A JP59114137A JP11413784A JPS60256886A JP S60256886 A JPS60256886 A JP S60256886A JP 59114137 A JP59114137 A JP 59114137A JP 11413784 A JP11413784 A JP 11413784A JP S60256886 A JPS60256886 A JP S60256886A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- processing card
- terminals
- protection device
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、集積回路等の電子回路を静電荷及びサージの
作用から保護するために、サージ防護デバイスを取り付
けた携帯用の情報処理カードに関する。
作用から保護するために、サージ防護デバイスを取り付
けた携帯用の情報処理カードに関する。
（従来技術）
集積回路のような電子回路を埋設した携帯用の情報処理
カードは、文書情報や機密情報の登録が可能であり、銀
行カード、タレジットカード等の分野に広く利用される
ようになってきた。
カードは、文書情報や機密情報の登録が可能であり、銀
行カード、タレジットカード等の分野に広く利用される
ようになってきた。
このカートは、メモリやデータ処理回路等の集積回路と
、この集積回路をデータ伝送用の外部装置に電気的に接
続するための複数の接続端子とを有し、その全体は支持
構成要素により覆われている。
、この集積回路をデータ伝送用の外部装置に電気的に接
続するための複数の接続端子とを有し、その全体は支持
構成要素により覆われている。
ところで、カード上の接続端子と埋設された集積回路の
端子とは、導体ワイヤ或いは直接的半田付は等により、
電気的に接続されているため、カードの携帯時や未使用
時に、カードの構成要素がいろいろな摩擦の作用を受け
て生じる静電荷が、接続端子から内部に進入して、集積
回路が破壊されてしまう場合がある。同様に使用中では
、外部装置等からのサージ電圧により集積回路が破壊さ
れてしまう場合がある。
端子とは、導体ワイヤ或いは直接的半田付は等により、
電気的に接続されているため、カードの携帯時や未使用
時に、カードの構成要素がいろいろな摩擦の作用を受け
て生じる静電荷が、接続端子から内部に進入して、集積
回路が破壊されてしまう場合がある。同様に使用中では
、外部装置等からのサージ電圧により集積回路が破壊さ
れてしまう場合がある。
このような静電荷やサージの作用は、高集積化及び高速
メモリ化を可能にするＭＯ３技術を用いて製造した集積
回路においては、特に著しく観察される。従って、ＭＯ
３技術による集積回路を情報処理カードに使用する場合
には、保護素子が必要となる。
メモリ化を可能にするＭＯ３技術を用いて製造した集積
回路においては、特に著しく観察される。従って、ＭＯ
３技術による集積回路を情報処理カードに使用する場合
には、保護素子が必要となる。
従来、静電荷から保護する方法としては、特開昭５７−
１８８８４９号公報で示されるように、カードの支持構
成要素が絶縁体である場合には、その支持構成要素の表
面の接続端子を取り囲むように、保護金属環を取り付け
、この保護金属環を上記した接続端子の接地端子に接続
させている。
１８８８４９号公報で示されるように、カードの支持構
成要素が絶縁体である場合には、その支持構成要素の表
面の接続端子を取り囲むように、保護金属環を取り付け
、この保護金属環を上記した接続端子の接地端子に接続
させている。
この例では、静電荷が信−５端子に侵入した場合に、そ
の信号端子と保護金属環とでマイクロアークを発生させ
て、集積回路の破壊を回避するものである。
の信号端子と保護金属環とでマイクロアークを発生させ
て、集積回路の破壊を回避するものである。
ところが、この例では、マイクロアークの発生する静電
荷のしきい値の分布が、支持構成要素の表面状態の影響
を受けるために大きく、従って集積回路を完全に保護す
ることができないという欠点がある。
荷のしきい値の分布が、支持構成要素の表面状態の影響
を受けるために大きく、従って集積回路を完全に保護す
ることができないという欠点がある。
他の例として、特開昭５９−２２３５３号公報、特開昭
５９、−２２３５４号公報、特開昭５９−２２３５５号
公報では、接続端子を支持する支持構成要素を、半導電
性の材料で作り、静電荷の局所集中を防いでいる。
５９、−２２３５４号公報、特開昭５９−２２３５５号
公報では、接続端子を支持する支持構成要素を、半導電
性の材料で作り、静電荷の局所集中を防いでいる。
しかしながら、半導電性の抵抗率の下限は、信号損失、
給電損失等から制限され、接続端子に静電荷やサージが
侵入した場合には、その集積回路を完全に保護すること
はできない。
給電損失等から制限され、接続端子に静電荷やサージが
侵入した場合には、その集積回路を完全に保護すること
はできない。
（発明の目的）
本発明は斯かる点に鑑みて成されたもので、その目的は
、静電荷やサージから内部の電子回路を効果的に保護で
きるようにした情報処理カードを提供することである。
、静電荷やサージから内部の電子回路を効果的に保護で
きるようにした情報処理カードを提供することである。
（発明の構成）
このために本発明の情報処理カードでは、その 、１１
信号端子の一部若しくはそれぞれと接地端子間に ９
゛サージ防護デバイスを接続している。
信号端子の一部若しくはそれぞれと接地端子間に ９
゛サージ防護デバイスを接続している。
（実施例）
以下、本発明の情報処理カードの実施例について説明す
る。第１図はその一実施例の携帯用の情報処理カードの
平面を、第２図は第１図のｎ−ｎ線に沿った縦断面を、
第３図は等価回路を示す。
る。第１図はその一実施例の携帯用の情報処理カードの
平面を、第２図は第１図のｎ−ｎ線に沿った縦断面を、
第３図は等価回路を示す。
図中、１〜６は接続端子であり、その内の端子１ば接地
端子、端子２〜６は信号端子である。７は情報処理カー
ドの全体を支持する支持構成要素である。
端子、端子２〜６は信号端子である。７は情報処理カー
ドの全体を支持する支持構成要素である。
第２図において、８は薄板状の導電体であり、この導電
体８は導電性接着剤９により支持構成要素７に接着され
ている。１０ば集積回路であり、この集積回路１０も導
電性接着剤９により導電体８に接着されている。また、
集積回１洛１０の電極１１〜１３と多層配線板Ｉ４の内
部配線導体１５〜１７との間も、各々導電性接着剤９に
よって接着されている。１８は接地導体であり、接地端
子１が内部配線導体１５及びこの接地導体１８を介して
導電体８に同様に導電性接着剤９にて接着されている。
体８は導電性接着剤９により支持構成要素７に接着され
ている。１０ば集積回路であり、この集積回路１０も導
電性接着剤９により導電体８に接着されている。また、
集積回１洛１０の電極１１〜１３と多層配線板Ｉ４の内
部配線導体１５〜１７との間も、各々導電性接着剤９に
よって接着されている。１８は接地導体であり、接地端
子１が内部配線導体１５及びこの接地導体１８を介して
導電体８に同様に導電性接着剤９にて接着されている。
１９はサージ防護デバイスであり、信号端子２．３が内
部配線導体１６．１７及びこのサージ防護デバイス１９
を各々介して導電体８に導電性接着剤９により接着され
ている。２０ばモールド樹脂であり、支持構成要素７と
、集積回路１０、サージ防護デバイス１９、接地導体１
８、及び多層配線板１４との空間に、充填されている。
部配線導体１６．１７及びこのサージ防護デバイス１９
を各々介して導電体８に導電性接着剤９により接着され
ている。２０ばモールド樹脂であり、支持構成要素７と
、集積回路１０、サージ防護デバイス１９、接地導体１
８、及び多層配線板１４との空間に、充填されている。
□次に、静電荷或いはサージが侵入した場合のサージ
防護デバイス１９の動作を、第３図の等価回路で説明す
る。信号端子２〜６の内の任意の信号端子に静電荷及び
サージが侵入した場合、その信号端子と接地端子１との
間の電圧は、サージ防護デバイス１９のブレークダウン
電圧により制限される。従って、集積回路１０が保護さ
れる。
防護デバイス１９の動作を、第３図の等価回路で説明す
る。信号端子２〜６の内の任意の信号端子に静電荷及び
サージが侵入した場合、その信号端子と接地端子１との
間の電圧は、サージ防護デバイス１９のブレークダウン
電圧により制限される。従って、集積回路１０が保護さ
れる。
サージ防護デバイスとしては、適切なブレークダウン電
圧を持つ半導体サージ防護デバイスや、適切なバリスタ
電圧をもつ金属酸化物バリスタを挙げることができる。
圧を持つ半導体サージ防護デバイスや、適切なバリスタ
電圧をもつ金属酸化物バリスタを挙げることができる。
半導体サージ防護デバイスとしては、昭和５８年度電子
通信学会半導体・材料部門全国大会論文番号９２の［シ
リコンサージ防護デバイスの設計と試作」に示されてい
るものが最適である。その構造は、第４図に示すように
、逆極性で直接直列接続した２個の半導体サージ防護デ
バイスデツプ２２．２３ （２２は逆方向のアハランエ
ダイオードヂソブ、２３は順方向のアバランシェダイオ
−トチツブ）をデバイス構成単位として、複数個直列接
続して用いたもので、小形、低廉、低静電容量、サージ
電流耐量大という特徴をもっている。２１ば電極である
。
通信学会半導体・材料部門全国大会論文番号９２の［シ
リコンサージ防護デバイスの設計と試作」に示されてい
るものが最適である。その構造は、第４図に示すように
、逆極性で直接直列接続した２個の半導体サージ防護デ
バイスデツプ２２．２３ （２２は逆方向のアハランエ
ダイオードヂソブ、２３は順方向のアバランシェダイオ
−トチツブ）をデバイス構成単位として、複数個直列接
続して用いたもので、小形、低廉、低静電容量、サージ
電流耐量大という特徴をもっている。２１ば電極である
。
第５図は本発明の別の実施例の情報処理カードの等価回
路を示すもので、隣接する接続端子１〜６間に各々サー
ジ防護デバイス１９を接続したものであり、その動作は
第３図に示したものと同様である。隣接する端子間の電
圧は、１個のサージ防護デバイス１９のブレークダウン
電圧に基づき低い値となるが、離れた端子間の電圧はサ
ージ防護デバイス１９のブレークダウン電圧の和によっ
て大きい値となる。
路を示すもので、隣接する接続端子１〜６間に各々サー
ジ防護デバイス１９を接続したものであり、その動作は
第３図に示したものと同様である。隣接する端子間の電
圧は、１個のサージ防護デバイス１９のブレークダウン
電圧に基づき低い値となるが、離れた端子間の電圧はサ
ージ防護デバイス１９のブレークダウン電圧の和によっ
て大きい値となる。
第６図は更なる別の実施例の情報処理カードの等価回路
を示すもので、支持構成要素７を半導電性材料（例えば
、カーボン混入モールド樹脂）として、接続端子１〜６
を相互に抵抗Ｒ１〜Ｒ６で接続した構成とし、静電荷の
局所的な給積を防止し、静電荷保護対策をより完全にし
たものである。
を示すもので、支持構成要素７を半導電性材料（例えば
、カーボン混入モールド樹脂）として、接続端子１〜６
を相互に抵抗Ｒ１〜Ｒ６で接続した構成とし、静電荷の
局所的な給積を防止し、静電荷保護対策をより完全にし
たものである。
（発明の効果）
以上説明したように、本発明の情報処理カートによれば
、サージ防護デバイスを接続しているので、その情報処
理カードの携帯時や未使用時においては、人体等からの
静電荷によって内１１（の電子回路が破壊されることを
防止することができ、また使用中のサージの侵入に対し
ても保護することができる。よって、携帯用の情報処理
カードの信頼性が飛躍的に向上するという利点がある。
、サージ防護デバイスを接続しているので、その情報処
理カードの携帯時や未使用時においては、人体等からの
静電荷によって内１１（の電子回路が破壊されることを
防止することができ、また使用中のサージの侵入に対し
ても保護することができる。よって、携帯用の情報処理
カードの信頼性が飛躍的に向上するという利点がある。
第１図は本発明の一実施例の情報処理カードの平面図、
第２図は第１図におけるｎ−ｎ線に沿った縦断面図、第
３図は内ｈＪｌの等価回Ｉｚｈ図、第４図は半導体サー
ジ防護デバイスの構成１１位の構造を ５．１１・″ 示す図、第５図は別の実施例の情報処理カードの内部の
等価回路図、第６図は更なる別の実施例の情報処理カー
ドの内部の等ｆ町回路図である。 １・・・接地端子、２〜６・・・信号端子、７・・・支
持構成要素、８・・・薄板状の導電体、９・・・専用性
接着剤、１０・・・集積回路、ＩＩ〜１３・・・簗積回
路の電極、１４・・・多層配線板、１５〜１７・・・内
部配線導体、１８・・・接地導体、１９・・・サージ防
護デバイス、２０・・・モールド樹脂、２１・・・半導
体サージ防護デバイスの電極、２２・・・逆方向のアバ
ランシェダイオードチップ、２３・・・順方向のアバラ
ンシェダイオードチップ。 特許出願人 日本電信電話公社 代 理 人 弁理士 長尾常明 第３図 ＼ 第４図 第１頁の続き Ｏ発明者 中村 孔三部 鵡野市嗣３丁目気通信研究所
内
第２図は第１図におけるｎ−ｎ線に沿った縦断面図、第
３図は内ｈＪｌの等価回Ｉｚｈ図、第４図は半導体サー
ジ防護デバイスの構成１１位の構造を ５．１１・″ 示す図、第５図は別の実施例の情報処理カードの内部の
等価回路図、第６図は更なる別の実施例の情報処理カー
ドの内部の等ｆ町回路図である。 １・・・接地端子、２〜６・・・信号端子、７・・・支
持構成要素、８・・・薄板状の導電体、９・・・専用性
接着剤、１０・・・集積回路、ＩＩ〜１３・・・簗積回
路の電極、１４・・・多層配線板、１５〜１７・・・内
部配線導体、１８・・・接地導体、１９・・・サージ防
護デバイス、２０・・・モールド樹脂、２１・・・半導
体サージ防護デバイスの電極、２２・・・逆方向のアバ
ランシェダイオードチップ、２３・・・順方向のアバラ
ンシェダイオードチップ。 特許出願人 日本電信電話公社 代 理 人 弁理士 長尾常明 第３図 ＼ 第４図 第１頁の続き Ｏ発明者 中村 孔三部 鵡野市嗣３丁目気通信研究所
内
Claims (2)
- （１）、支持構成要素内に配置された集積回路等の電子
回路と、該電子回路を外部装置に電気的に接続するため
の複数の信号端子及び接地端子から成る接続端子とで構
成される情報処理カードにおいて、 上記信号端子の一部若しくはそれぞれと接地端子間に号
−ジ防護デバイスを接続したことを特徴とする情報処理
カード。 - （２）、上記サージ防護デバイスを上記各接続端子間に
接続したことを特徴とする特許請求の範囲第１項記載の
情報処理カード。 （３ｊ、上記支持構成要素を半導電性材料により形成し
たことを特徴とする特許請求の範囲第１項記載の情報処
理カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114137A JPS60256886A (ja) | 1984-06-04 | 1984-06-04 | 情報処理カ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59114137A JPS60256886A (ja) | 1984-06-04 | 1984-06-04 | 情報処理カ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60256886A true JPS60256886A (ja) | 1985-12-18 |
Family
ID=14630060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59114137A Pending JPS60256886A (ja) | 1984-06-04 | 1984-06-04 | 情報処理カ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256886A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2625046A1 (fr) * | 1987-12-22 | 1989-06-23 | Sgs Thomson Microelectronics | Carte a puce protegee contre les decharges electrostatiques |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5811197A (ja) * | 1981-07-13 | 1983-01-21 | 東京磁気印刷株式会社 | 照合カ−ド用基体 |
| JPS58133694A (ja) * | 1982-02-02 | 1983-08-09 | Seiichiro Sogo | 照合カ−ド |
| JPS5922355A (ja) * | 1982-07-29 | 1984-02-04 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
| JPS5945668B2 (ja) * | 1979-12-27 | 1984-11-07 | 株式会社パ−マケム・アジア | （３−カルボメトキシプロピル）−トリメチルアンモニウムクロリド−水塩の新規な製法 |
-
1984
- 1984-06-04 JP JP59114137A patent/JPS60256886A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945668B2 (ja) * | 1979-12-27 | 1984-11-07 | 株式会社パ−マケム・アジア | （３−カルボメトキシプロピル）−トリメチルアンモニウムクロリド−水塩の新規な製法 |
| JPS5811197A (ja) * | 1981-07-13 | 1983-01-21 | 東京磁気印刷株式会社 | 照合カ−ド用基体 |
| JPS58133694A (ja) * | 1982-02-02 | 1983-08-09 | Seiichiro Sogo | 照合カ−ド |
| JPS5922355A (ja) * | 1982-07-29 | 1984-02-04 | Dainippon Printing Co Ltd | Ｉｃカ−ド |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2625046A1 (fr) * | 1987-12-22 | 1989-06-23 | Sgs Thomson Microelectronics | Carte a puce protegee contre les decharges electrostatiques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570765B2 (en) | Over-voltage protection for electronic circuits | |
| US5034845A (en) | Integrated circuit apparatus including static electricity protection circuit | |
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| JPS63147357A (ja) | 静電気放電保護回路 | |
| US8081408B2 (en) | Protection of exposed contacts connected to a bridge rectifier against electrostatic discharge | |
| JPS59500845A (ja) | 外部電磁界に対して電子デバイスを保護するデバイス | |
| ES2000740A6 (es) | Un conectador electrico | |
| MY106702A (en) | Semiconductor device having protection circuit. | |
| US3743897A (en) | Hybrid circuit arrangement with metal oxide varistor shunt | |
| JP2616721B2 (ja) | 半導体集積回路装置 | |
| US4896028A (en) | Surge absorption apparatus | |
| JPH07221273A (ja) | 静電放電に対する保護装置を内蔵する集積回路 | |
| JPH11168175A (ja) | フィルタに係合できる保護回路 | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| US4942495A (en) | Electrostatic protection device for electronic cards | |
| US5539604A (en) | Transient voltage suppressor apparatus | |
| JPS60256886A (ja) | 情報処理カ−ド | |
| US5214562A (en) | Electrostatic discharge protective circuit of shunting transistors | |
| US6111734A (en) | Electrostatic discharge protection circuits and application | |
| JP4441969B2 (ja) | 電子部品及び電子装置 | |
| JP2595491B2 (ja) | 表面実装型保護回路部品 | |
| JPS595601A (ja) | 多電極電圧非直線抵抗器 | |
| JP2636213B2 (ja) | 静電気吸収器 | |
| JPH01171897A (ja) | Ｉｃカード | |
| JPS62144303A (ja) | 静電気吸収器 |