JPS59500845A - 外部電磁界に対して電子デバイスを保護するデバイス - Google Patents
外部電磁界に対して電子デバイスを保護するデバイスInfo
- Publication number
- JPS59500845A JPS59500845A JP58501559A JP50155983A JPS59500845A JP S59500845 A JPS59500845 A JP S59500845A JP 58501559 A JP58501559 A JP 58501559A JP 50155983 A JP50155983 A JP 50155983A JP S59500845 A JPS59500845 A JP S59500845A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic
- palistance
- strip
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thermistors And Varistors (AREA)
- Credit Cards Or The Like (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
外部電磁界に対して電イデバイスをt′−1護するデバイス発明の分野
本発明は、原子又は核の壊変(disintegration )に帰因するL
S、わゆるE M P(Eleclro magnetic Pu1sc )(
7)如ぎ外部電磁界によって/:1ミじる妨害(電圧)に対して、電子構成部品
及び/又は電イ回路の保護のためのデバイスに関する。
発明の背景
電磁場の存在により電子構成部品又は電子回路に電侵シ
圧が発生し、この電圧により電子構成部品の焼失は破壊が生じることが知られて
ぃ仏従−って、これらの寄生電圧に対する保護が必砂と暖1、保護を確立するこ
とか困難であればある0と、問題となる電磁界が、ある場合には数十ナノ秒に僚
づ°るスI]能件のある短い立上り時間(rise time )で突発的に現
われやすくなる。このことは、例えば前述のE M Pの場合を示している。
この種の保護とし7て、保護されるべぎ電子回路又は電子構成部品をシールド又
はファシデーケージ内に覆うことは、公知である。しかしながら、この保護は不
十分であることがわがっている。これは、これらの構成部品又は回路が必然的に
外部との電気的接続を有しており、このため外部領域内にアンテナが形成され、
また保護されるべき素子内に寄生電荷が侵入するからである。
発明の要約
本発明の[−]的は、前述の問題点を解消することができる保護デバイスを提供
することにあり、これは保護されるべき素子の接続のそれぞれのレベルで寄生電
荷を外部に流し出ずことにより行なわれる。
本発明によれば、外部電磁界に対して入出力接続を有−号る電子デバイスを保護
するデバイスてあって、該デバイスは電気的接続手段を有し、該電気的接続手段
は第]の物質及び第2の物質を有し、該第1の物質は夕(都電磁界の作用のもと
に増加する導電率を有し、前記第2の物質は導電性であるとともに前記第1の物
質−1−に位置決めされ、前記電気的接続手段は前記電子デバイスの前記入出力
接続の谷間に設けられろとともに、前記第]の物質の作用により前記入出力接続
の各々と電気的に接続され、もって外部電磁界により生ずる電荷を流し去り又は
蓄積することを特徴とする外部電磁界に対して電子デバイスを保護するデバイス
が提供される。
図面の簡単な説明
本発明は、添付する図面を参照してより詳細に説明される。
第1図は電子構成部品の保護のために用いられる、本発明によるデバイスの第1
の実施例を示す図、第2図は11チツプキヤリア11形のハウジングに対して用
(・られる、本発明によるデバイスの第2の実施例を示す図、
第3図は第2図のデバイスの部分的断面図、第4図は11チツプキヤリア1j形
のハウジング眞対して用いられる、本発明によるデバイスの第3の’ff MQ
例を示す図、
第5.6及び7図はカート上の電子回路の保護のために用いられる、本発明によ
るデバイスの3つの具体例を示す図、及び
第8.9及び10図は電子回路を支持するカードに対するコネクタに対して用い
られる、本発明によるデバイスの3つの具体例をかす図である。
好ましい実施例の説明
第1図には、4つの接続端子]、2.3及び4を有する電子構成部品Cが示され
ている。ここで、これらの接続端子は通算の方法により導電性ワイヤ10によっ
て導電体11 、12 、13及び14にそれぞれ接続されている。これらの導
電体は、例えば、電子構成部品を支持するハウジングB(セラミック又はプラス
チック)の基族上に設けられたストリップにより形成されている。この例では、
接続点3とストリップ13とは接続され、デバイスに対するアース接続を形成す
る。
本発明によれば、フレームはこれに密接する電子構成部品を取り囲む如くbえら
れている。フレームは、導電性電極Eによって覆われたパリスタンス(vari
st;u+ce)物質による層Itによって形成されている。電極Eは、例えば
層■の幅°よりもわずかに小さい幅を有する。このアレーン・■は基底Bとスト
リップ11ないし14上に付着さ゛れている。電極Eは導電体15を介してスト
リップ+3に接続されている。
公知の如く、ドープされた酸化亜鉛(ビスマス、コバルト、クロト、モリブデン
、アンチモン等の酸化物を有する)によって通常形成されるパリスタンス物質は
、非線形抵抗を有する。これに与えられる電位差がしきい値電圧(Vc)を越え
ないときは、パリスタンス物質は電気的に導通ではなく、このしきい値を越える
ときは導通となる。この現象は電界効果によって引き起こされ、導通と非導通と
間の切換え動作は極めて高速である(1.nsに等しいか又はこれより短かい)
。この性質を持つ物質は、周知の手法により付着させることができる。例えば、
ハウジングがセラミックであれば、電子構成部品Cの基底B上にスクリーン印刷
を用いて付着させることができ、またハウジングがプラスチック材料であれば陰
極蒸着(cathodic vapourisation )によって付着させ
ることができる。
このデバイスの動作は次のとおりである。外部電磁界が存在していない場合にお
いて、信号は、フレーム■又は電極Eによる影響を受けることなく、ストリップ
11−14から電子構成部品Cの端子1−4へ通過する。
これは、パリスタンス物質が導通状態でなく、従ってからである。外部電磁界が
デバイスに与えられたときに、その強さがパリスタンス物質のしきい値電圧vc
に対して十分なものであれば、この物質は導通状態になり、この結果ストリップ
月、 12 、13及び]・1を互いに(そしてアースに)電極Eを介して接続
する。従って、外部電磁界によって生じろ電気的電荷は電子構成部品C内に現わ
れることなく、デバイスのアースに流れ去り、これによりめられる保護作用が確
立される。
同じく公知の如く、パリスタンス物質のしきい値電圧vcは厚みの関数であり、
この結果予期される電磁妨害フィールドの強さ−これが知られているならば−の
関数として選択可能である。すべての現象において、しきい値電圧VCは電子構
成部品Cの最も高い動作電圧よりも高くなければならない。効果的な保護を確立
するために、この電圧聞は他方において電子構成部品の破壊電圧よりも低くなけ
ればならず、前記動作電圧にできるだけ近接していることが好ましい。しかしな
がら、パリスタンスを形成する層の厚みにおける保護の許容範囲に関する技術的
考察から、電子構成部品の最も高い動作電圧の2ないし3倍のオーダにVcを選
択可能であることがわかる。
例えば12ボルトの動作電圧に対し、Vcに対して選択される値は30ボルトの
オーダである。この電圧は多くの現存する電子構成部品の破壊電圧よりも低い。
本発明によるデバイスの1つの利点として、電子構成部品のハウジング内に集積
可能であるということが、前述の説明から明らかである。
第2図は十から見た図であり、”チップキャリア(chip carrier)
”形の・・ウジング内における、本発明によるデバイスの第2の実施例である
。この種のハウジングは接続ピン−−−これは金属刺着により置換される−〜が
存在しl工いことに本質的特徴があるということが想起されるであろう。
第2図は電子構成部品と、ITチ、プキャリー子11−・ウジングCCの基板上
に固着された接続接点のうちの一部分(1と3)を示す。基板は11と13の如
き金属付着により形成された多数の導電体−これらは半切欠き部(20)のレベ
ルで基板の周囲まてのびている−を支持する。公知の如く、導電性の付着層はこ
れらの半切欠き部内にかつベースの断面領域を介してのびており、基底の下側で
終結し、この層の出力接続を形成している。
第3図−−−これは第2図の軸XXK沿った部分断面図−−−−から明らかフ、
【ように、11の如き金属被覆とアース金属被覆13とは、基板CC−):に直
接刺着されている。
金属ネル覆は、アース接続130レベルのところを除き、電子構成部品を取り囲
むパリスタンス物質の層Vで覆われている。電+IJ!1帖1層■を覆いかつ接
地ストリップ】;つ上にのびている。これにより、電極Eとアースストリノゾ]
;3との間の電気的接続が確立される。
本発明によるこのデバイスの動作は、第1図に関して説明したものと同一である
。
第4図は、本発明による他の実施例を示している。
同図に示す実施例は伺じくチップギヤリア形の・・ウジング内に設けられて℃・
るが、更にハウシングのへ一ス内に集積されたキャパシタンスをb−J−る。
この図には、上から見たチップキャリアの基板CCが再び示されている。この基
板は、この周囲で金属被覆(]] 、 】:< 、 16 )と、パリスタンス
物質V及び電板1号で形成されたフレームとを有する。金属被覆として、アース
に接続された金属被覆1;3と、この図には示されていない電子構成部品に接続
された]]の如き金属被覆と、電子構成部品又はデバイスの外部に接続されるの
ではなく、ストリップ15を介する電極Eと基板CCの一表面−4−にイ」着さ
れた金属被覆22との間に接続用として作用する金属被覆16とが示されている
。金属$捷22はキャパシター−この誘電体は基板CCで形成される−のプレー
トの一方を形成し、他方のプレートは基板CCの他方の表面」−にイ」着されて
いる金属被覆21によって形成されている。
第2図の実施例との比較から明らかなように、キャパシタンス(プレート21と
22)は電極■うと゛アースストリップ1;つどの間に挿入されている。
この実施例によれば、少73【くとも外部電磁界により生じる電荷の一部がキャ
パシタンスによりスポット上に蓄積される。この結果、例えば自己誘導による寄
生電圧などの問題を起こしやずいアースに対する過度の電゛荷の転送が防止され
る。
キヤパシタンスをチップキャリア形のハウジングの基板上に集積することは知ら
れている。これらは、特にJキ非壜塙4墳安トムソン−セーエスエフ(THOM
SON−C8]”)による仏国特許願第79・11,852 、80・1892
7及び80・26076号に開示されている。前述の蓄積キャパシティは、これ
らの特許出願に開示されているデカップリング(dccoupl ing )キ
ャパシティと同一であってもよく又同−・てなくどもよい。
第5.6及び7図は、同一のカード上における1つ」ン、上の電子回路(プリン
ト回路又はセラミック回路)の保護に用いp)れる、本発明によるデバイスの3
つの実施例を示す。
第5図には、接続端において見られる1つ以上の電子構成部品又は回路(図示し
ない)を支持するカードSの端部が図示されている。すなわち、同図はコネクタ
を介し7て他のカードと結合するようにされた導電性ストリップの終端を示す。
これらのストリップは2種類あり、例えば、一方においてカードSの2つの端部
に位置し参照番号31と32で示される2つのアースストリップであり、他力に
おいてカードSによって支持さiシる異なる回路及び電子構成部品の信号に対す
る電源と入出力を供給するストリップ33である。
この実施例((よれば、カードSは更に、パリスタンス物質Vsのストリップ形
の層を支持する。この材料vSは好ましくは先の図のフレーム■と同様の方法で
ストリップ33の端部上に付着形成されるとともに、電極ESで覆われて℃・る
。電極Esはアースに接続されているストリップ(31と32)に接触している
。
カードSがセラミック回路であるか又はプリン[・回路でおろかに従って、パリ
スタンス材料■Sはシルク(silk)スクリーン印刷か又は陰極蒸着等によっ
て付着作は、単一の電子構成部品に対して先に説明した動作と同一である。この
ことは、外部電磁妨害フィールドが十分な強さをもっているときは、層へlsを
形成する物質は導通状態になり、カートの外部で形成され、ストリップ33を介
して入って来る電荷は電極珠及びストリップ3]と32を介してアースに流れ去
る。この結果、このような電荷はカードによって支持される回路に到達しない。
すなわち請求められる保護が形成される。
第5図に示されるこの保護デバイスは、カード上に用いられる電子構成部品又は
回路の各々のレベルで、先の図に示されているような保護デバイスに加えて利用
可能である。
第6図は電子カードの保護のためのデバイスの変形例を図示して℃・る。
この図には、カードS、アースストリップ32及び異なる回路の人出カス)・リ
ップ33が再び示されている。
このカードは更に、ストリップ32と33の間に挿入された、カートSの端部全
体をほぼ覆う小さなプレート3,1を支持する。このプレート3,1はセラミッ
クであることが好ましい。更にプレート311は、パリスタンス層vs及び電極
Es−−これらは、シルクスクリーン印刷によりプレート3.・1上にイ」着さ
れることが好ま”しい−と、カードS上のストリップ32と;33に電気的に接
続されるプレート3.1」−に設けられた電極36と35とを支持する。この接
続は、第6図に示されるように、はんだ付けされた接続ワイヤ37によって行な
われるか、又は第7図に示ス如<、前述したチップキャリアの半切欠き部のよう
なろう付け(braZe )された半切欠き部;38によって確立される。
第6図又は第7図に示される変形例によれば、セラミックプレート34の挿入の
ために、カートSがシルクスクリーン印刷とは異なるプリント回路カードであれ
ば、この技術によりパリスタンス物質■Sを付着させることが可能である。
図示しない変形例として、前述した目的と同一の目的のために、電極Eとアース
との間にキャノ々シタンスを挿入することは可能である。
第8.9.及び]O図は、電子回路又は電子構成部品を支持″するカートのため
のコネクタに与えられる、本発明によるデバイスの3つの実施例を示す。
第8図には、接続ピン:つ]か絶縁ベースCTK形成された穴を介して貫通して
いるコネクタの断面が示されている。絶縁ベースCTの同一表面上であってかつ
ピン51の各々の組の間には、図の右に位置するピン51と接続されるろう付け
されたジヨイント53と電気的に接続された金属$、覆Ec1が付着されている
。この金属$、覆↑’Jc+はパリスタンス物質vcによる層で部分的に覆われ
ている。ハリスタンス物質■cは、電極Ec司には接続されていないが、ろう付
けされたジヨイント5−1によって、図面の絶縁ベースCTの左側に位置する他
のピン51に接続されている電極EC2によって覆われている。
このデバイスの動作は、先に示したデバイスの動作と同様である。パリスタンス
物質■cは、外部電磁妨害フィールドが存在しない場合には絶縁している如く、
選択されかつ寸法法めされている。この方法では、異なるピン51が互いに電気
的に接続されていない。外部電磁妨害フィールドが存在する場合において、パリ
スタンス物質■cは導通となり、2つの連続するピンが順に、ろう伺けされたジ
ヨイント54、第]の導電層EC2、導通状態のパリスタンス物質異、第2の導
電層EC]及び最後に第2のろう付げされたジヨイント53を介して電気的に接
続される。前述した如く、外部電磁妨害フィールドによって生じる電荷は、コネ
クタを通過するいかなる手段を欠℃・ているにもかかわらず、例えばアースに接
続されたピン51のうちの1つに向って流れ去る。
更に先に示したように、コネクタのレベルで保護するための装置は、カードのレ
ベルでの保護と回路又は?itイ構成部品自体のレベルで゛の+8A÷護とを加
えて用いることができる。
第9図は、第8図の変形例である。
同図には、接続ピン51と絶縁べ・−スCTによって表わされたコネクタか再び
示されてし・る。電気的に接触していないが同一レベルに位置する2つの金属被
覆は、絶縁ベースCTの1つのかつ同一表面」−の2つの連続するピン510間
に刺着されている。パリスタンス物質VCの層は、電極EC3,EC4上に“付
着されているとともに、これらの間にも付着されている。ピン51との電気的接
続は、2つのろう付けされたジヨイント54と55を介してそれぞれ確立されて
おり、電極Ec3とBc4をこれらに対応するピン51に接続する。
動作は前述[またものと同一である。唯一の相異点は、技術的特質にある。電極
Ec3とEC4は1つのかつ同一の作業により付着可能であり、こ、れらの間の
空隙はレーザーによる型彫り(engraving )により形成される。
第10図は、本発明によるデバイスの別の実施例を示ず。この実施例は、第4図
に示されている方法と同様の方法で、集積されたキャノくシタンスを有する電子
回路カードに対するコネクタに用いられている。
この図には、第9図に示されている如く、接続ピン51ど絶縁ベースC4・、及
び−例と1−て% k ]、>(3とl’:(4及びパリスタンス物質■cか杓
O・示されている。し、かじながら、絶縁層CTの他方の表面は更(C1例えば
2つのピン5]の間にある表面にわたって広がっている電極53を有する。更に
、接続ピン5]と電気的な接続を形成するろう付す−された7ヨイントは、多少
変更されている。
従って、1つのピンはこのいずれかの9i1部において金属被覆55に接続され
ているか、又は他の表面■・:、3又はEC,I上に位置する金属被覆に接続さ
れている。
動作中において、絶縁拐料CTと電極5r+、EC3及びF〕C71は、機能が
第4図に示されているものと同様のキ・トバンタンスを形成する。
FIG、6
FIG、8
FIG、10
m沸調杏報告
Claims (1)
- 【特許請求の範囲】 1 外部電極磁界に対して入出力接続を有する電子デバイスを保護するデバイス であって、該デバイスは電気的接続手段を有し、該電気的接続手段は第1の物質 及び第2の物質を有し、該第1の物質は外部電磁界の作用のもとに増加する導電 率を有し、前記第2の物質は導電性であるとともに前記第1の物質上に位置決め され、前記電気的接続手段は前記電子デバイスの前記入出力接続の各間に設けら れるとともに、前記第1の物質の作用により前記入出力接続の各々と電気的に接 続され、もって外部電磁界により生ずる電荷を流し去り又は蓄積することを特徴 とする外部電磁界に対して電子デバイスを保護するデバイス。 2 前記第1の物質がパリスタンス物質を有することを特徴とする特許請求の範 囲第1項に記載のデバイス。 3 前記電子デバイスが接続接点を有する電子構成部品であり、該接続接点はこ れに接続される導電性ストリップを有するベース上に設けられ、前記電気的接続 手段は前記電子構成部品のまわりに設けられたフレーム形であり、前記第1の物 質は前記ベースと導電性ストリップ−Lに密着してイ」着されたノくリスタンス 物質で形成される層であり、前記第2の物質は前記電子デ゛バイスのアースに接 続されかつ前記パリスタンス物質の層上にわ・たって刺着された電極であること を特徴とする特許請求の範囲第1項に記載のデバイス。 4、前記電子デバイスは少なくとも1つの電子構成部品と導電性ストリップとを 支持するカートであり、前記電気的接続手段はコネクタと組・メ、合わさる2、 うにされた前記カードの一端に向う如く設けられたストリップ形であり、前記第 1の物質は前記カート上及υ・ストリップにわたって密着して付着されたノくリ スタンス物質の層であり、前記第2の物質は前記電子デノ(イスのアースに接続 されかつ前記パリスタンス物質による層上にわたって刺着された電極であること を特徴とする特許請求の範囲第1項に記載のデバイス。 5 前記電子デバイスは少なくとも1つの電子構成部品と導電性ストリップとを 支持するカードであって、前記保護デバイスは導電性ストリップを支持するプレ ートを有し、該プレートはコネクタと組み合わさるようにされた前記カードの一 端方向に前記カードのストリップ間に設けられており、前記第1の物質は前記プ レート及び゛ストリップに密着して付着されたパリスタンス物質の層であり、前 記第2の物質は前記電子デバイスのアースに接続されかつ前記パリスタンス物質 による層上にわたって刺着された電極であることを特徴とする特許請求の範囲第 1項に記載のデバイス。 6 前記電子デバイスはコネクタ内に設けられたカードであり、該コネクタは接 続ピンによって横切られた絶縁ベースを有し、これらの接続ピンのうちの少なく とも1つはアースさ旧゛Cおり、前記電気的接続手段ハ前記ヘースの表面の一部 に刺着されかつ接続ピンと電気的に接触している第1の導電性層と、パリスタン ス層−1−に付着されかつ接続ピンと電気的に接触している第2の導り[i層と を有し、第1及び第2の導電層と接続ピンとの間の電気的接触は接続ピン間の電 気的接触はパリスタンス層を介してのみ可能である如く確立されていることを特 徴とする特許請求の範囲第1項に記載のデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR82/08489ESE | 1982-05-14 | ||
FR8208489A FR2527039A1 (fr) | 1982-05-14 | 1982-05-14 | Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59500845A true JPS59500845A (ja) | 1984-05-10 |
Family
ID=9274065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58501559A Pending JPS59500845A (ja) | 1982-05-14 | 1983-05-10 | 外部電磁界に対して電子デバイスを保護するデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US4559579A (ja) |
EP (1) | EP0108098A1 (ja) |
JP (1) | JPS59500845A (ja) |
FR (1) | FR2527039A1 (ja) |
WO (1) | WO1983004157A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6068721A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | Ecl回路 |
ES8900238A1 (es) * | 1985-03-29 | 1989-04-01 | Raychem Ltd | Un conectador electrico para conectar una pluralidad de lineas electricas. |
FR2591801B1 (fr) * | 1985-12-17 | 1988-10-14 | Inf Milit Spatiale Aeronaut | Boitier d'encapsulation d'un circuit electronique |
FR2726941A1 (fr) * | 1986-01-28 | 1996-05-15 | Cimsa Cintra | Dispositif integre de protection par varistance d'un composant electronique contre les effets d'un champ electro-magnetique ou de charges statiques |
US5043526A (en) * | 1986-03-13 | 1991-08-27 | Nintendo Company Ltd. | Printed circuit board capable of preventing electromagnetic interference |
JPH073660Y2 (ja) * | 1989-02-27 | 1995-01-30 | 任天堂株式会社 | Emi対策用回路基板 |
GB8827627D0 (en) * | 1988-11-25 | 1989-05-17 | Smiths Industries Plc | Electrical protection assemblies |
US5107458A (en) * | 1989-01-06 | 1992-04-21 | Science Applications International Corporation | Bubble memory peripheral system tolerant to transient ionizing radiation |
US4947235A (en) * | 1989-02-21 | 1990-08-07 | Delco Electronics Corporation | Integrated circuit shield |
FI113937B (fi) * | 1989-02-21 | 2004-06-30 | Tatsuta Electric Wire & Gable | Painettu piirilevy ja menetelmä sen valmistamiseksi |
GB2233821A (en) * | 1989-07-11 | 1991-01-16 | Oxley Dev Co Ltd | Ceramic package including a semiconductor chip |
US5004317A (en) * | 1990-01-03 | 1991-04-02 | International Business Machines Corp. | Wire bond connection system with cancellation of mutual coupling |
US5008770A (en) * | 1990-02-20 | 1991-04-16 | The United States Of America As Represented By The Secretary Of The Air Force | Filter pin integrated circuit socket kit |
US5265273A (en) * | 1990-03-02 | 1993-11-23 | Motorola, Inc. | EMI shield for a display |
US5089929A (en) * | 1990-03-08 | 1992-02-18 | The United States Of America As Represented By The Secretary Of The Air Force | Retrofit integrated circuit terminal protection device |
FR2688629A1 (fr) * | 1992-03-10 | 1993-09-17 | Thomson Csf | Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices. |
FR2709020B1 (fr) * | 1993-08-13 | 1995-09-08 | Thomson Csf | Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant. |
FR2719967B1 (fr) * | 1994-05-10 | 1996-06-07 | Thomson Csf | Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés. |
AUPM690494A0 (en) * | 1994-07-18 | 1994-08-11 | Magellan Corporation (Australia) Pty Ltd | Attenuator |
US5869869A (en) * | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
KR100219080B1 (ko) * | 1996-08-09 | 1999-09-01 | 김영환 | 반도체 장치의 패키지용 리드프레임 및 반도체 장치 |
US5796570A (en) * | 1996-09-19 | 1998-08-18 | National Semiconductor Corporation | Electrostatic discharge protection package |
US5773876A (en) * | 1996-11-06 | 1998-06-30 | National Semiconductor Corporation | Lead frame with electrostatic discharge protection |
US6078068A (en) * | 1998-07-15 | 2000-06-20 | Adaptec, Inc. | Electrostatic discharge protection bus/die edge seal |
US6549114B2 (en) * | 1998-08-20 | 2003-04-15 | Littelfuse, Inc. | Protection of electrical devices with voltage variable materials |
US6316734B1 (en) * | 2000-03-07 | 2001-11-13 | 3M Innovative Properties Company | Flexible circuits with static discharge protection and process for manufacture |
US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
JP4237615B2 (ja) * | 2001-07-10 | 2009-03-11 | リッテルフューズ,インコーポレイティド | ネットワーク装置用の静電放電装置 |
US7202770B2 (en) | 2002-04-08 | 2007-04-10 | Littelfuse, Inc. | Voltage variable material for direct application and devices employing same |
US7132922B2 (en) | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
US7183891B2 (en) | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
FR2875672B1 (fr) * | 2004-09-21 | 2007-05-11 | 3D Plus Sa Sa | Dispositif electronique avec repartiteur de chaleur integre |
FR2894070B1 (fr) * | 2005-11-30 | 2008-04-11 | 3D Plus Sa Sa | Module electronique 3d |
FR2895568B1 (fr) * | 2005-12-23 | 2008-02-08 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
FR2905198B1 (fr) * | 2006-08-22 | 2008-10-17 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
US7952848B2 (en) * | 2008-04-04 | 2011-05-31 | Littelfuse, Inc. | Incorporating electrostatic protection into miniature connectors |
FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
FR2943176B1 (fr) | 2009-03-10 | 2011-08-05 | 3D Plus | Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2150324B2 (ja) * | 1971-07-22 | 1978-08-18 | Gen Electric | |
US3743897A (en) * | 1971-08-05 | 1973-07-03 | Gen Electric | Hybrid circuit arrangement with metal oxide varistor shunt |
US3742420A (en) * | 1971-10-21 | 1973-06-26 | J Harnden | Protective electrical feed through assemblies for enclosures for electrical devices |
US3743996A (en) * | 1971-10-21 | 1973-07-03 | Gen Electric | Protective pads for electrical devices |
US3896480A (en) * | 1971-10-22 | 1975-07-22 | Gen Electric | Semiconductor device with housing of varistor material |
US3916366A (en) * | 1974-10-25 | 1975-10-28 | Dale Electronics | Thick film varistor and method of making the same |
US3976811A (en) * | 1975-03-03 | 1976-08-24 | General Electric Company | Voltage responsive switches and methods of making |
FR2472272A1 (fr) * | 1979-12-21 | 1981-06-26 | Lignes Telegraph Telephon | Composant hybride de protection et circuit l'incorporant |
JPS56158478A (en) * | 1980-05-10 | 1981-12-07 | Toshiba Corp | Semiconductor device |
US4331948A (en) * | 1980-08-13 | 1982-05-25 | Chomerics, Inc. | High powered over-voltage protection |
-
1982
- 1982-05-14 FR FR8208489A patent/FR2527039A1/fr active Granted
-
1983
- 1983-05-10 JP JP58501559A patent/JPS59500845A/ja active Pending
- 1983-05-10 WO PCT/FR1983/000091 patent/WO1983004157A1/fr not_active Application Discontinuation
- 1983-05-10 EP EP83901382A patent/EP0108098A1/fr not_active Withdrawn
- 1983-05-10 US US06/571,554 patent/US4559579A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2527039A1 (fr) | 1983-11-18 |
WO1983004157A1 (fr) | 1983-11-24 |
FR2527039B1 (ja) | 1985-02-08 |
US4559579A (en) | 1985-12-17 |
EP0108098A1 (fr) | 1984-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59500845A (ja) | 外部電磁界に対して電子デバイスを保護するデバイス | |
US6650525B2 (en) | Component carrier | |
US6097581A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US6606011B2 (en) | Energy conditioning circuit assembly | |
JPH06120912A (ja) | フィルタ電気コネクタ | |
US6469595B2 (en) | Isolating energy conditioning shield assembly | |
EP0198624A1 (en) | Overvoltage protection device | |
EP0806835A3 (en) | Electronic component | |
US6178078B1 (en) | Discharge gap device and its mounting structure | |
JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるicパッケージ | |
US4860155A (en) | Overvoltage protection device | |
EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
CN2453639Y (zh) | 一种防静电的单板装置 | |
WO2001071908A1 (en) | Isolating energy conditioning shield assembly | |
EP0259179A2 (en) | Overvoltage protection device | |
JPS62259500A (ja) | 回路基板 | |
JPH0214288Y2 (ja) | ||
JPH0510799B2 (ja) | ||
JP4031549B2 (ja) | 端子のシールド構造 | |
JPH05102672A (ja) | 電子回路基板 | |
JPH02307298A (ja) | チップ部品 | |
JPH0334887Y2 (ja) | ||
JPH0139065Y2 (ja) | ||
JP3074725B2 (ja) | 電子端末装置 | |
CN117393253A (zh) | 抗浪涌电阻器及其制造方法 |